JPS6020901B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor deviceInfo
- Publication number
- JPS6020901B2 JPS6020901B2 JP53013423A JP1342378A JPS6020901B2 JP S6020901 B2 JPS6020901 B2 JP S6020901B2 JP 53013423 A JP53013423 A JP 53013423A JP 1342378 A JP1342378 A JP 1342378A JP S6020901 B2 JPS6020901 B2 JP S6020901B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- photoresist film
- etching
- plasma
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Weting (AREA)
- Conductive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に半導体基板上にア
ルミニウムまたはシリコン入りアルミニウムの如くアル
ミニウムを主成分とした金属からなる金属層を形成し、
ホトレジスト膜をマスクとして上記金属層を選択的にエ
ッチングしてなる半Z導体装置の製造方法に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for manufacturing a semiconductor device, in particular, forming a metal layer made of a metal mainly composed of aluminum, such as aluminum or silicon-containing aluminum, on a semiconductor substrate,
The present invention relates to a method of manufacturing a semiconductor Z-conductor device in which the metal layer is selectively etched using a photoresist film as a mask.
半導体装置の製造工程においては半導体基板の表面に二
酸化シリコン(Si02)あるいはフオスフオシリケー
トガラス(俺G)等の絶縁層を介してアルミニウムまた
はアルミニウムを主成分とした金属からなる金属層を蒸
着等により被着形成し、これをフオトレジスト膜をマス
クとしてエッチング液により選択的にエッチングし所望
のパターンに形成し、電極或は配線を形成する工程があ
る。In the manufacturing process of semiconductor devices, a metal layer made of aluminum or a metal mainly composed of aluminum is deposited on the surface of a semiconductor substrate through an insulating layer such as silicon dioxide (SiO2) or phosphorus silicate glass (Ore-G). There is a step of depositing and selectively etching this with an etching solution using a photoresist film as a mask to form a desired pattern and forming electrodes or wiring.
このような工程において、フオトレジスト膜でマスクさ
れた金属層にエッチング液が作用し、金属層の不必要な
部分までエッチングされるため所望のパターンを有する
金属層を精度よく形成し得ないという問題が発生した。
特に表面が平坦でない絶縁層上に金属層を形成した場合
は絶縁層の段差のある部分において金属層はくびれを呈
するように形成されやすい。したがってこのくびれを呈
する金属層上にフオトレジスト膜を形成した場合は、前
記金属層のくびれ部分に被着されたフオトレジスト膜に
充分に露光されず金属層との接着強度の弱い部分が形成
されるので、金属層のエッチ0ングの際にエッチング液
がその部分から侵入し、フオトレジスト膜でマスクされ
た金属層をもエッチングしてしまい、所望のパターンを
形成することができないという問題が生じた。絶縁膜の
段差のある部分の角が切り立っている場合はこの段差タ
部に位置する部分に形成される金属層は平坦な絶縁膜上
に形成される金属層の厚さよりも薄く形成されるので、
上記金属層のエッチングの際に侵入したエッチング液で
完全にエッチング除去され断線に至るという問題が生じ
た。このような問題を0解決するため、本願発明者は種
々実験検討した結果、アルミニウムまたはアルミニウム
を主成分とする金属層を形成したあと、その表面をフレ
オンプラズマ処理し、その後このフレオンプラズマ処理
された金属層表面にフオトレジスト膜を選択的夕に形成
し、これをマスクとして金属層をエッチング処理すれば
フオトレジスト膜でマスクされた金属層にエッチング液
が作用することなく金属層を所望のパターンに精度よく
、かつ断線が生じないように形成しうるということを究
明した。本発明はこのような実験検討に基づいて成され
るものであり、その目的は半導体基板上に形成された金
属層をフオトレジスト膜をマスクとして選択的にエッチ
ングする際にフオトレジスト膜でマスクされた部分の金
属層がエッチングされないようにして金属層を所望のパ
ターンに精度よく形成しうる半導体装置の製造方法を提
供することにある。また本発明の他の目的は半導体基板
上に形成された金属層を選択的にエッチングして所望の
電極あるいは配線を形成する際、エッチングによる断線
が生じないような半導体装置の製造方法を提供するとに
ある。本発明のさらに他の目的は半導体基板上に形成さ
れた絶縁層およびその上に形成された金属層の形状に左
右されることなくフオトレジスト膜をマスクとして金属
層を所望のパターンに精度よくエッチングしうる半導体
装置の製造方法を提供することにある。また本発明のさ
らに他の目的は所望のパターンを有する金属層を精度よ
く形成するための簡単な方法を堤供することにある。こ
のような目的を達成するため、本願発明は半導体基板上
にアルミニウムまたはアルミニウムを主成分とする金属
からなる金属層を形成し、前記金属層の表面をフレオン
ブラズマ処理したあと前記金属層表面に選択的にフオト
レジスト膜を形成し、前記フオトレジスト膜をマスクと
して前記金属層を選択的にエッチングして所望のパター
ンを有する金属層を形成することを特徴とするものであ
る。以下、本発明を実施例に基づき具体的に説明する。In such a process, the etching solution acts on the metal layer masked by the photoresist film, etching unnecessary parts of the metal layer, making it impossible to accurately form the metal layer with the desired pattern. There has occurred.
In particular, when a metal layer is formed on an insulating layer whose surface is not flat, the metal layer is likely to be formed so as to be constricted in the stepped portion of the insulating layer. Therefore, when a photoresist film is formed on a metal layer exhibiting this constriction, the photoresist film deposited on the constriction of the metal layer is not sufficiently exposed to light and a portion with weak adhesive strength with the metal layer is formed. Therefore, when etching the metal layer, the etching solution enters from that part and etches the metal layer masked by the photoresist film, causing the problem that the desired pattern cannot be formed. Ta. If the insulating film has steep corners, the metal layer formed on the stepped portion will be thinner than the metal layer formed on the flat insulating film. ,
A problem arose in that the etching solution that entered the metal layer during etching caused the metal layer to be completely etched away, resulting in disconnection. In order to completely eliminate such problems, the inventor of the present application conducted various experiments and studies, and found that after forming aluminum or a metal layer mainly composed of aluminum, the surface of the layer was treated with Freon plasma, and then this Freon plasma treatment was performed. If a photoresist film is selectively formed on the surface of the metal layer and the metal layer is etched using this as a mask, the metal layer can be shaped into the desired pattern without the etching solution acting on the metal layer masked by the photoresist film. It has been determined that the wire can be formed with high precision and without any breakage. The present invention has been made based on such experimental studies, and its purpose is to selectively etch a metal layer formed on a semiconductor substrate using the photoresist film as a mask. An object of the present invention is to provide a method for manufacturing a semiconductor device that can form a metal layer in a desired pattern with high accuracy while preventing etching of the metal layer in the exposed portions. Another object of the present invention is to provide a method for manufacturing a semiconductor device in which disconnection due to etching does not occur when a metal layer formed on a semiconductor substrate is selectively etched to form a desired electrode or wiring. It is in. Still another object of the present invention is to accurately etch a metal layer into a desired pattern using a photoresist film as a mask, regardless of the shape of an insulating layer formed on a semiconductor substrate and a metal layer formed thereon. An object of the present invention is to provide a method for manufacturing a semiconductor device that can be manufactured using a semiconductor device. Still another object of the present invention is to provide a simple method for accurately forming a metal layer having a desired pattern. In order to achieve such an object, the present invention forms a metal layer made of aluminum or a metal containing aluminum as a main component on a semiconductor substrate, performs Freon plasma treatment on the surface of the metal layer, and then selectively attaches the metal layer to the surface of the metal layer. The method is characterized in that a photoresist film is selectively formed, and the metal layer is selectively etched using the photoresist film as a mask to form a metal layer having a desired pattern. Hereinafter, the present invention will be specifically explained based on Examples.
第1図〜第6図は本発明の一実施例によるMOS型半導
体集積回路装置の各製造工程における要部斜視図である
。第1図に示すようにシリコン基板1上にSi02膜か
らなる第1の絶縁層2が3形成され、この第1の絶縁層
2上に例えばポリシリコンからなる配線層3が形成され
る。シリコン基板1には公知の選択拡散技術によりソー
ス、ドレィン領域(図示せず)が形成されており、第1
の絶縁層2はソース、ドレィン領域の一部を被覆4する
ように基板表面に形成される。またソース、ドレィン領
域間の基板表面には薄いゲート酸化膜(図示せず)が形
成され、この酸化膜上にポリシリコンからなるゲート電
極(図示せず)が形成されている。前記ポリシリコンか
らなる配線層3は上記ゲート電極の形成と同時に形成す
ることができる。次に第2図に示すように前記配線層3
およびシリコン基板上にフオスフオシリケートグラスタ
(PSG)からなる第2の絶縁層4を例えば公知の化学
蒸着法により形成する。この際同図に示すように前記配
線層3と第1の絶縁層2との段差部に位置する部分にお
いて、第2の絶縁層4はくびれ部5を有するように形成
される。次に第3図に示0すように前記絶縁層4上にシ
リコンを1.0%(重量%)を含有するアルミニウムか
らなる金属層6を約1.0山の厚さに形成する。金属層
6は同図に示すように前記段差部に位置する部分におい
て前記第2の絶縁層4のくびれ部5と同機にくびれ都夕
7を有するように形成される。次に第4図に示すように
金属層6の形成された半導体基板1をプラズマ装鷹8に
入れ、金属層の表面をプラズマ処理する。プラズマ装置
8は一端に関口部を有する石英製のプラズマ発生管9と
、この開口部を密閉すりるための石英製の蓋10と、プ
ラズマ発生管9内に延在して設けられた石英製の排気管
11および石英製のガス導入管12と、プラズマ発生管
の外部に設けられた高周波電力印加用の電極13,14
と、この電極に接続された高周波発振器15とを具備し
ている。排気管11およびガス導入管12には多数の小
孔(図示せず)が設けられている。前記金属層の形成さ
れたシリコン基板1を多数石英製の基板支持台16に載
せ、これをプラズマ発生管9内に置く。そのあとシリコ
ンオーリング17を介してプラズマ発生管9の関口部に
蓋10を取りつす密閉する。次に排気管11に接続され
た真空ポンプ(図示せず)を駆動させプラズマ発生管9
内の排気を行い、管内圧力が約o.Mom以下になるよ
うにする。管内の圧力が所定の値に達した後、フレオン
(CF4)ガスをを約0.3夕/分の流量でガス導入管
12を通してプラズマ発生管9内に導入する。フレオン
ガスを導入して管内の圧力が約0.3Tonに達したと
き、高周波発振器15を動作させ、周波数13.58M
HZ約250Wの高周波電力を前記電極13,14に印
加し、プラズマ発生管内にフレオンプラズマを発生させ
、シリコン基板1をこの管内に約1分間さらし、金属層
の表面をプラズマ処理する。その後、プラズマ処理の終
ったシリコン基板1をプラズマ装置から取り出し、その
表面にフオトレジスト剤、例えば粘度約35センチポィ
ズ(CP)OMR83(東京応化社の商品名)を回転塗
布法により彼着したあと、乾燥、エッチングを行い、第
5図に示すように厚さ約0.8ムの所望のパターンを有
するフオトレジストタ膜18を形成する。その後このフ
オトレジスト膿18をマスクとして上記基板を燐酸:硝
酸:氷酢酸:水が重量%でそれぞれ76:3:15:5
の割合で混合された370のエッチング液に約4分3町
砂浸潰し、上記導電層をエッチングする。そのあとフZ
オトレジスト膜を除去し、第6図に示すように第2の絶
縁層を介して配線層3とクロスするように所望のパター
ンに形成された金属層19を有する半導体装置を得る。
このようにして得られた半導体装置の前記絶縁層の段差
部に位置する部分に形Z成された金属層19の部分はエ
ッチングされることなく所望のパターンに精度よく形成
することができた。以上実施例で述べたように半導体基
板上に形成された金属層をフオトレジスト膜をマスクし
てエッチングする際、金属層をフレオンプラズ2マ処理
したあとフオトレジスト膜を金属層に被着し、そのあと
エッチング処理すればフオトレジスト膜で覆われた部分
の金属層を不所望にエッチングすることなく所望のパタ
ーンを有する金属層を形成することができたが、その理
由は断定的には言えないが、発明者の検討したところに
よれば、フレオンプラズマ処理により金属層表面に付着
したゴミ、汚れあるいは金属層表面に形成され酸化膜が
除去され、清浄な金属層表面が露出されるため、フオト
レジスト膜との接着性がよくなること、またフレオンプ
ラズマ処理により前記くびれ部を含む金属層表面に残存
するフッ素ラジカル(F*)とフオトレジスト剤とが作
用し、金属層とフオトレジスト膜との界面に疎水性の膜
が形成され、エッチング液がフオトレジスト膜と金属層
との間に侵入するのを防止すること等が考えられる。第
7図は従来の方法および本発明を適用して半導体装置を
製造した場合の段差部における金属層の断線発生率をそ
れぞれ示すグラフである。機軸に試作回数を示し、縦軸
には断線発生率を示す。同図において破線は半導体基板
上にシリコンを1.0%含有するアルミニウム金属層を
形成したあとフレオンプラズマ処理しないで選択的にフ
オトレジスト膜を金属層上に形成し、これをマスクとし
て金属層をエッチングした従来の方法の場合の金属層の
エッチングによる断線発生率を示す。また実線は半導体
基板上に前記金属層を形成したあと、この基板を前述し
た実施例に述べたようにプラズマ発生管10内にフレオ
ンガスを0.3Z/分流し、管内の圧力が0.虹omに
達したときに周波数13.58MHZ、約250Wの高
周波電力を電極に印加して、シリコン基板1をプラズマ
発生管内で約1分間プラズマ処理し、その後フオトレジ
スト膜をこの金属層表面に選択的に形成し、これをマス
クとして金属層をエッチング処理した本発明の場合の金
属層のエッチングによる断線発生率を示す。断線不良は
第6図に点線で囲んで示す段差部A,Bの金属層19が
配線層3と第2の絶縁層4を介してクロスするように形
成された部分のいずれか一方において金属層19が完全
に連続しないようにエッチング除去されたものがシリコ
ン基板上で1ケ所でもあればすべて不良として扱った。
なお試料数は各試作回数毎にそれぞれ10の固ずつ0と
つて試作した。その結果第7図に示すように従来の方法
によれば各試作回数とも断線発生率のバラツキはあるも
のの必ず断線を発生する。しかしながら本発明によれば
上記の如き断線は全く発生しなかった。第8図は本発明
のフレオンプラズマタ処理の時間と断線発生率との関係
を示すグラフである。同図に示すようにプラズマ処理は
1分間以上行うのが好ましい。なお本発明者は02ガス
およびN2ガスによる金属層のプラズマ処理を行い、そ
の後フオトレジスト膜を選択的に形成し、0これをマス
クとして金属層をエッチングする方法も試みてみたがい
ずれも断線防止の効果は得られなかつた。実施例では本
発明をMOS型半導体集積回路袋瞳に適用した場合につ
いて述べたが、本発明は上タ記実施例に限定されること
なく他の半導体装置の製法にも適用し得る。1 to 6 are perspective views of essential parts in each manufacturing process of a MOS type semiconductor integrated circuit device according to an embodiment of the present invention. As shown in FIG. 1, three first insulating layers 2 made of Si02 film are formed on a silicon substrate 1, and a wiring layer 3 made of polysilicon, for example, is formed on this first insulating layer 2. Source and drain regions (not shown) are formed on the silicon substrate 1 by a known selective diffusion technique.
An insulating layer 2 is formed on the substrate surface so as to cover part of the source and drain regions. Further, a thin gate oxide film (not shown) is formed on the substrate surface between the source and drain regions, and a gate electrode (not shown) made of polysilicon is formed on this oxide film. The wiring layer 3 made of polysilicon can be formed simultaneously with the formation of the gate electrode. Next, as shown in FIG.
Then, a second insulating layer 4 made of phosphorus silicate glass (PSG) is formed on the silicon substrate by, for example, a known chemical vapor deposition method. At this time, as shown in the figure, the second insulating layer 4 is formed to have a constricted part 5 in a portion located at a step between the wiring layer 3 and the first insulating layer 2. Next, as shown in FIG. 3, a metal layer 6 made of aluminum containing 1.0% (weight %) silicon is formed on the insulating layer 4 to a thickness of about 1.0 mm. As shown in the figure, the metal layer 6 is formed so as to have a constriction 7 at the same level as the constriction 5 of the second insulating layer 4 in the portion located at the step. Next, as shown in FIG. 4, the semiconductor substrate 1 on which the metal layer 6 has been formed is placed in a plasma equipment 8, and the surface of the metal layer is subjected to plasma treatment. The plasma device 8 includes a plasma generation tube 9 made of quartz having a mouth at one end, a lid 10 made of quartz for sealing this opening, and a plasma generation tube 9 made of quartz provided extending inside the plasma generation tube 9. an exhaust pipe 11 and a quartz gas introduction pipe 12, and electrodes 13 and 14 for applying high-frequency power provided outside the plasma generation tube.
and a high frequency oscillator 15 connected to this electrode. The exhaust pipe 11 and the gas introduction pipe 12 are provided with a large number of small holes (not shown). A large number of silicon substrates 1 on which the metal layers have been formed are placed on a substrate support stand 16 made of quartz, and this is placed inside the plasma generation tube 9. Thereafter, a lid 10 is attached to the entrance of the plasma generation tube 9 via a silicon O-ring 17 to seal it. Next, a vacuum pump (not shown) connected to the exhaust pipe 11 is driven, and the plasma generation pipe 9
The inside of the pipe is evacuated, and the pressure inside the pipe is about o. Make it less than Mom. After the pressure inside the tube reaches a predetermined value, Freon (CF4) gas is introduced into the plasma generation tube 9 through the gas introduction tube 12 at a flow rate of about 0.3 pm/min. When Freon gas is introduced and the pressure inside the pipe reaches approximately 0.3 Ton, the high frequency oscillator 15 is activated to generate a frequency of 13.58 M.
A high frequency power of about 250 W in HZ is applied to the electrodes 13 and 14 to generate Freon plasma in the plasma generating tube, and the silicon substrate 1 is exposed to the tube for about 1 minute to plasma-treat the surface of the metal layer. Thereafter, the silicon substrate 1 that has undergone plasma treatment is removed from the plasma apparatus, and a photoresist agent, for example, OMR83 (trade name of Tokyo Ohka Co., Ltd.) having a viscosity of about 35 centipoise (CP) is applied to the surface by spin coating. Drying and etching are performed to form a photoresist film 18 having a desired pattern and having a thickness of approximately 0.8 mm as shown in FIG. Thereafter, using this photoresist pus 18 as a mask, the above substrate was coated with phosphoric acid: nitric acid: glacial acetic acid: water in a weight percentage of 76:3:15:5, respectively.
The conductive layer is etched by dipping approximately 3/4 inch sand into an etching solution of 370 mm mixed at a ratio of 370 mm. After that Fu Z
The photoresist film is removed to obtain a semiconductor device having a metal layer 19 formed in a desired pattern so as to cross the wiring layer 3 via the second insulating layer as shown in FIG.
In the thus obtained semiconductor device, the Z-shaped portion of the metal layer 19 located at the stepped portion of the insulating layer could be accurately formed into a desired pattern without being etched. As described in the examples above, when etching a metal layer formed on a semiconductor substrate using a photoresist film as a mask, the metal layer is subjected to a Freon plasma 2-ma treatment, and then a photoresist film is applied to the metal layer. Afterwards, by performing an etching process, it was possible to form a metal layer with the desired pattern without undesirably etching the part of the metal layer covered with the photoresist film, although I cannot definitively say why. According to the inventor's study, Freon plasma treatment removes dust, dirt, and oxide film formed on the surface of the metal layer, exposing the clean surface of the metal layer, which makes photoresist In addition, due to the Freon plasma treatment, the fluorine radicals (F*) remaining on the surface of the metal layer including the constricted portion interact with the photoresist agent, and the interface between the metal layer and the photoresist film is improved. It is conceivable that a hydrophobic film is formed to prevent the etching solution from entering between the photoresist film and the metal layer. FIG. 7 is a graph showing the occurrence rate of disconnection in the metal layer at the stepped portion when semiconductor devices are manufactured using the conventional method and the present invention. The number of prototypes is shown on the machine axis, and the occurrence rate of wire breakage is shown on the vertical axis. In the figure, the broken line indicates that after forming an aluminum metal layer containing 1.0% silicon on a semiconductor substrate, a photoresist film is selectively formed on the metal layer without Freon plasma treatment, and using this as a mask, the metal layer is The figure shows the occurrence rate of wire breakage due to etching of the metal layer in the case of the conventional etching method. The solid line indicates that after the metal layer is formed on the semiconductor substrate, Freon gas is flowed at 0.3 Z/min into the plasma generating tube 10 as described in the above-mentioned embodiment, and the pressure inside the tube is reduced to 0. When the rainbow om is reached, a high frequency power of about 250 W at a frequency of 13.58 MHZ is applied to the electrode to plasma-treat the silicon substrate 1 for about 1 minute in a plasma generation tube, and then a photoresist film is selected on the surface of this metal layer. 3 shows the occurrence rate of wire breakage due to etching of the metal layer in the case of the present invention in which the metal layer is etched using this as a mask. A disconnection defect occurs when the metal layer 19 of the stepped portions A and B is formed so as to cross the wiring layer 3 and the second insulating layer 4, which are shown surrounded by dotted lines in FIG. If there was even one place on the silicon substrate where 19 was removed by etching so as not to be completely continuous, it was treated as a defect.
The number of samples was 10 and 0 for each trial production. As a result, as shown in FIG. 7, according to the conventional method, a wire breakage always occurs, although there are variations in the wire breakage occurrence rate for each trial production. However, according to the present invention, such disconnection as described above did not occur at all. FIG. 8 is a graph showing the relationship between the Freon plasma treatment time of the present invention and the occurrence rate of wire breakage. As shown in the figure, the plasma treatment is preferably performed for one minute or more. The inventor has also attempted a method in which the metal layer is subjected to plasma treatment using 02 gas and N2 gas, and then a photoresist film is selectively formed, and the metal layer is etched using this as a mask, but neither method prevents disconnection. No effect was obtained. In the embodiments, a case has been described in which the present invention is applied to a MOS type semiconductor integrated circuit, but the present invention is not limited to the above-described embodiments and can be applied to other methods of manufacturing semiconductor devices.
また金属層としては実施例で述べたSj入りアルミニウ
ムの他、アルミニウムを使用する場合も全く同様の効果
が得られる。In addition to the Sj-containing aluminum described in the embodiment, when aluminum is used as the metal layer, exactly the same effect can be obtained.
40 第1図〜第6図は本発明の一実施例による半導体
装置の各製造工程における要部断面図、第7図は従来の
方法と本発明を使用した場合の断線発生率を示すグラフ
である。
第8図は本発明のフレオンプラズマ処理時間と断線発生
率との関係を示すグラフである。1…シリコン基板、2
・・・第1の絶縁層、3・・・配線層、4・・・第2の
絶縁層、5・・・くびれ部「 6・・・金属層、7・・
・くびれ部、8・・・プラズマ装置、9・・・プラズマ
発生管、10・・・蓋、11・・・排気管、12・・・
ガス導入瞥、13,14・・・電極、15・・・高周波
発振器、16・・・基板支持台、17・・・シリコンオ
ーリング、18・・・フオトレジスト膜、19・・・金
属層。
弟′の第2図
努3図
多々図
多づ図
多6図
芥ク図
弟グ図40 FIGS. 1 to 6 are cross-sectional views of main parts in each manufacturing process of a semiconductor device according to an embodiment of the present invention, and FIG. 7 is a graph showing the incidence of disconnection when using the conventional method and the present invention. be. FIG. 8 is a graph showing the relationship between Freon plasma treatment time and wire breakage occurrence rate of the present invention. 1...Silicon substrate, 2
...first insulating layer, 3...wiring layer, 4...second insulating layer, 5...constriction 6...metal layer, 7...
- Constriction, 8... Plasma device, 9... Plasma generation tube, 10... Lid, 11... Exhaust pipe, 12...
Gas introduction screen, 13, 14... Electrode, 15... High frequency oscillator, 16... Substrate support stand, 17... Silicon O-ring, 18... Photoresist film, 19... Metal layer. My younger brother's 2nd figure Tsutomu 3rd figure Tadazu 6th figure Akuzu's younger brother's figure
Claims (1)
主成分とする金属からなる金属層を形成し、前記金属層
の表面にフレオンプラズマ処理したあと前記金属層表面
に選択的にフオトレジスト膜を形成し、前記フオトレジ
スト膜をマスクとして前記金属層を選択的にエツチング
して所望のパターンを有する金属層を形成することを特
徴とする半導体装置の製造方法。1. A metal layer made of aluminum or a metal containing aluminum as a main component is formed on a semiconductor substrate, the surface of the metal layer is subjected to Freon plasma treatment, and then a photoresist film is selectively formed on the surface of the metal layer, and the photoresist film is selectively formed on the surface of the metal layer. 1. A method of manufacturing a semiconductor device, comprising selectively etching the metal layer using a resist film as a mask to form a metal layer having a desired pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53013423A JPS6020901B2 (en) | 1978-02-10 | 1978-02-10 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53013423A JPS6020901B2 (en) | 1978-02-10 | 1978-02-10 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54107277A JPS54107277A (en) | 1979-08-22 |
| JPS6020901B2 true JPS6020901B2 (en) | 1985-05-24 |
Family
ID=11832715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53013423A Expired JPS6020901B2 (en) | 1978-02-10 | 1978-02-10 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020901B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63195001A (en) * | 1987-02-09 | 1988-08-12 | Takaaki Aoki | Adjustment bush builtup body for wheel installing and wheel installation using the body |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5792833A (en) * | 1980-12-01 | 1982-06-09 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6112045A (en) * | 1984-06-28 | 1986-01-20 | Oki Electric Ind Co Ltd | Formation of bump electrode |
-
1978
- 1978-02-10 JP JP53013423A patent/JPS6020901B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63195001A (en) * | 1987-02-09 | 1988-08-12 | Takaaki Aoki | Adjustment bush builtup body for wheel installing and wheel installation using the body |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54107277A (en) | 1979-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0345895B2 (en) | ||
| US7235479B2 (en) | Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials | |
| US6544860B1 (en) | Shallow trench isolation method for forming rounded bottom trench corners | |
| JP2858383B2 (en) | Method for manufacturing semiconductor device | |
| JPH0157495B2 (en) | ||
| JPS6255694B2 (en) | ||
| JPH0313744B2 (en) | ||
| JP4343379B2 (en) | Substrate processing method, substrate processing apparatus, and device manufacturing method | |
| CN106298504A (en) | The method of thinning grid oxic horizon and the manufacture method of MOS device | |
| JP3250240B2 (en) | Method for manufacturing semiconductor device | |
| JP3484317B2 (en) | Method for manufacturing semiconductor device | |
| CN100375237C (en) | Resist filling method and semiconductor device manufacturing method | |
| JP3282374B2 (en) | Fabrication method of tantalum oxide built-in capacitor in multilayer wiring board | |
| JPS59167021A (en) | Manufacture of semiconductor device | |
| JPS594027A (en) | Manufacture of semiconductor device | |
| US6528341B1 (en) | Method of forming a sion antireflection film which is noncontaminating with respect to deep-uv photoresists | |
| JP3206008B2 (en) | Method of forming multilayer wiring | |
| JP2757618B2 (en) | Method for manufacturing semiconductor device | |
| JP2535524B2 (en) | Plasma etching method | |
| JPH02275627A (en) | Manufacture of semiconductor device | |
| JPH03276627A (en) | Manufacture of semiconductor device | |
| JPS58113375A (en) | Dry etching method | |
| JPH03159127A (en) | Manufacture of semiconductor device | |
| JPH01191450A (en) | Manufacture of semiconductor device | |
| JPS6351640A (en) | Manufacture of semiconductor element |