JPS6020901B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6020901B2 JPS6020901B2 JP1342378A JP1342378A JPS6020901B2 JP S6020901 B2 JPS6020901 B2 JP S6020901B2 JP 1342378 A JP1342378 A JP 1342378A JP 1342378 A JP1342378 A JP 1342378A JP S6020901 B2 JPS6020901 B2 JP S6020901B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- photoresist film
- etching
- plasma
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Conductive Materials (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に半導体基板上にア
ルミニウムまたはシリコン入りアルミニウムの如くアル
ミニウムを主成分とした金属からなる金属層を形成し、
ホトレジスト膜をマスクとして上記金属層を選択的にエ
ッチングしてなる半Ｚ導体装置の製造方法に関するもの
である。
ルミニウムまたはシリコン入りアルミニウムの如くアル
ミニウムを主成分とした金属からなる金属層を形成し、
ホトレジスト膜をマスクとして上記金属層を選択的にエ
ッチングしてなる半Ｚ導体装置の製造方法に関するもの
である。
半導体装置の製造工程においては半導体基板の表面に二
酸化シリコン（Ｓｉ０２）あるいはフオスフオシリケー
トガラス（俺Ｇ）等の絶縁層を介してアルミニウムまた
はアルミニウムを主成分とした金属からなる金属層を蒸
着等により被着形成し、これをフオトレジスト膜をマス
クとしてエッチング液により選択的にエッチングし所望
のパターンに形成し、電極或は配線を形成する工程があ
る。
酸化シリコン（Ｓｉ０２）あるいはフオスフオシリケー
トガラス（俺Ｇ）等の絶縁層を介してアルミニウムまた
はアルミニウムを主成分とした金属からなる金属層を蒸
着等により被着形成し、これをフオトレジスト膜をマス
クとしてエッチング液により選択的にエッチングし所望
のパターンに形成し、電極或は配線を形成する工程があ
る。
このような工程において、フオトレジスト膜でマスクさ
れた金属層にエッチング液が作用し、金属層の不必要な
部分までエッチングされるため所望のパターンを有する
金属層を精度よく形成し得ないという問題が発生した。
特に表面が平坦でない絶縁層上に金属層を形成した場合
は絶縁層の段差のある部分において金属層はくびれを呈
するように形成されやすい。したがってこのくびれを呈
する金属層上にフオトレジスト膜を形成した場合は、前
記金属層のくびれ部分に被着されたフオトレジスト膜に
充分に露光されず金属層との接着強度の弱い部分が形成
されるので、金属層のエッチ０ングの際にエッチング液
がその部分から侵入し、フオトレジスト膜でマスクされ
た金属層をもエッチングしてしまい、所望のパターンを
形成することができないという問題が生じた。絶縁膜の
段差のある部分の角が切り立っている場合はこの段差タ
部に位置する部分に形成される金属層は平坦な絶縁膜上
に形成される金属層の厚さよりも薄く形成されるので、
上記金属層のエッチングの際に侵入したエッチング液で
完全にエッチング除去され断線に至るという問題が生じ
た。このような問題を０解決するため、本願発明者は種
々実験検討した結果、アルミニウムまたはアルミニウム
を主成分とする金属層を形成したあと、その表面をフレ
オンプラズマ処理し、その後このフレオンプラズマ処理
された金属層表面にフオトレジスト膜を選択的夕に形成
し、これをマスクとして金属層をエッチング処理すれば
フオトレジスト膜でマスクされた金属層にエッチング液
が作用することなく金属層を所望のパターンに精度よく
、かつ断線が生じないように形成しうるということを究
明した。本発明はこのような実験検討に基づいて成され
るものであり、その目的は半導体基板上に形成された金
属層をフオトレジスト膜をマスクとして選択的にエッチ
ングする際にフオトレジスト膜でマスクされた部分の金
属層がエッチングされないようにして金属層を所望のパ
ターンに精度よく形成しうる半導体装置の製造方法を提
供することにある。また本発明の他の目的は半導体基板
上に形成された金属層を選択的にエッチングして所望の
電極あるいは配線を形成する際、エッチングによる断線
が生じないような半導体装置の製造方法を提供するとに
ある。本発明のさらに他の目的は半導体基板上に形成さ
れた絶縁層およびその上に形成された金属層の形状に左
右されることなくフオトレジスト膜をマスクとして金属
層を所望のパターンに精度よくエッチングしうる半導体
装置の製造方法を提供することにある。また本発明のさ
らに他の目的は所望のパターンを有する金属層を精度よ
く形成するための簡単な方法を堤供することにある。こ
のような目的を達成するため、本願発明は半導体基板上
にアルミニウムまたはアルミニウムを主成分とする金属
からなる金属層を形成し、前記金属層の表面をフレオン
ブラズマ処理したあと前記金属層表面に選択的にフオト
レジスト膜を形成し、前記フオトレジスト膜をマスクと
して前記金属層を選択的にエッチングして所望のパター
ンを有する金属層を形成することを特徴とするものであ
る。以下、本発明を実施例に基づき具体的に説明する。
れた金属層にエッチング液が作用し、金属層の不必要な
部分までエッチングされるため所望のパターンを有する
金属層を精度よく形成し得ないという問題が発生した。
特に表面が平坦でない絶縁層上に金属層を形成した場合
は絶縁層の段差のある部分において金属層はくびれを呈
するように形成されやすい。したがってこのくびれを呈
する金属層上にフオトレジスト膜を形成した場合は、前
記金属層のくびれ部分に被着されたフオトレジスト膜に
充分に露光されず金属層との接着強度の弱い部分が形成
されるので、金属層のエッチ０ングの際にエッチング液
がその部分から侵入し、フオトレジスト膜でマスクされ
た金属層をもエッチングしてしまい、所望のパターンを
形成することができないという問題が生じた。絶縁膜の
段差のある部分の角が切り立っている場合はこの段差タ
部に位置する部分に形成される金属層は平坦な絶縁膜上
に形成される金属層の厚さよりも薄く形成されるので、
上記金属層のエッチングの際に侵入したエッチング液で
完全にエッチング除去され断線に至るという問題が生じ
た。このような問題を０解決するため、本願発明者は種
々実験検討した結果、アルミニウムまたはアルミニウム
を主成分とする金属層を形成したあと、その表面をフレ
オンプラズマ処理し、その後このフレオンプラズマ処理
された金属層表面にフオトレジスト膜を選択的夕に形成
し、これをマスクとして金属層をエッチング処理すれば
フオトレジスト膜でマスクされた金属層にエッチング液
が作用することなく金属層を所望のパターンに精度よく
、かつ断線が生じないように形成しうるということを究
明した。本発明はこのような実験検討に基づいて成され
るものであり、その目的は半導体基板上に形成された金
属層をフオトレジスト膜をマスクとして選択的にエッチ
ングする際にフオトレジスト膜でマスクされた部分の金
属層がエッチングされないようにして金属層を所望のパ
ターンに精度よく形成しうる半導体装置の製造方法を提
供することにある。また本発明の他の目的は半導体基板
上に形成された金属層を選択的にエッチングして所望の
電極あるいは配線を形成する際、エッチングによる断線
が生じないような半導体装置の製造方法を提供するとに
ある。本発明のさらに他の目的は半導体基板上に形成さ
れた絶縁層およびその上に形成された金属層の形状に左
右されることなくフオトレジスト膜をマスクとして金属
層を所望のパターンに精度よくエッチングしうる半導体
装置の製造方法を提供することにある。また本発明のさ
らに他の目的は所望のパターンを有する金属層を精度よ
く形成するための簡単な方法を堤供することにある。こ
のような目的を達成するため、本願発明は半導体基板上
にアルミニウムまたはアルミニウムを主成分とする金属
からなる金属層を形成し、前記金属層の表面をフレオン
ブラズマ処理したあと前記金属層表面に選択的にフオト
レジスト膜を形成し、前記フオトレジスト膜をマスクと
して前記金属層を選択的にエッチングして所望のパター
ンを有する金属層を形成することを特徴とするものであ
る。以下、本発明を実施例に基づき具体的に説明する。
第１図〜第６図は本発明の一実施例によるＭＯＳ型半導
体集積回路装置の各製造工程における要部斜視図である
。第１図に示すようにシリコン基板１上にＳｉ０２膜か
らなる第１の絶縁層２が３形成され、この第１の絶縁層
２上に例えばポリシリコンからなる配線層３が形成され
る。シリコン基板１には公知の選択拡散技術によりソー
ス、ドレィン領域（図示せず）が形成されており、第１
の絶縁層２はソース、ドレィン領域の一部を被覆４する
ように基板表面に形成される。またソース、ドレィン領
域間の基板表面には薄いゲート酸化膜（図示せず）が形
成され、この酸化膜上にポリシリコンからなるゲート電
極（図示せず）が形成されている。前記ポリシリコンか
らなる配線層３は上記ゲート電極の形成と同時に形成す
ることができる。次に第２図に示すように前記配線層３
およびシリコン基板上にフオスフオシリケートグラスタ
（ＰＳＧ）からなる第２の絶縁層４を例えば公知の化学
蒸着法により形成する。この際同図に示すように前記配
線層３と第１の絶縁層２との段差部に位置する部分にお
いて、第２の絶縁層４はくびれ部５を有するように形成
される。次に第３図に示０すように前記絶縁層４上にシ
リコンを１．０％（重量％）を含有するアルミニウムか
らなる金属層６を約１．０山の厚さに形成する。金属層
６は同図に示すように前記段差部に位置する部分におい
て前記第２の絶縁層４のくびれ部５と同機にくびれ都夕
７を有するように形成される。次に第４図に示すように
金属層６の形成された半導体基板１をプラズマ装鷹８に
入れ、金属層の表面をプラズマ処理する。プラズマ装置
８は一端に関口部を有する石英製のプラズマ発生管９と
、この開口部を密閉すりるための石英製の蓋１０と、プ
ラズマ発生管９内に延在して設けられた石英製の排気管
１１および石英製のガス導入管１２と、プラズマ発生管
の外部に設けられた高周波電力印加用の電極１３，１４
と、この電極に接続された高周波発振器１５とを具備し
ている。排気管１１およびガス導入管１２には多数の小
孔（図示せず）が設けられている。前記金属層の形成さ
れたシリコン基板１を多数石英製の基板支持台１６に載
せ、これをプラズマ発生管９内に置く。そのあとシリコ
ンオーリング１７を介してプラズマ発生管９の関口部に
蓋１０を取りつす密閉する。次に排気管１１に接続され
た真空ポンプ（図示せず）を駆動させプラズマ発生管９
内の排気を行い、管内圧力が約ｏ．Ｍｏｍ以下になるよ
うにする。管内の圧力が所定の値に達した後、フレオン
（ＣＦ４）ガスをを約０．３夕／分の流量でガス導入管
１２を通してプラズマ発生管９内に導入する。フレオン
ガスを導入して管内の圧力が約０．３Ｔｏｎに達したと
き、高周波発振器１５を動作させ、周波数１３．５８Ｍ
ＨＺ約２５０Ｗの高周波電力を前記電極１３，１４に印
加し、プラズマ発生管内にフレオンプラズマを発生させ
、シリコン基板１をこの管内に約１分間さらし、金属層
の表面をプラズマ処理する。その後、プラズマ処理の終
ったシリコン基板１をプラズマ装置から取り出し、その
表面にフオトレジスト剤、例えば粘度約３５センチポィ
ズ（ＣＰ）ＯＭＲ８３（東京応化社の商品名）を回転塗
布法により彼着したあと、乾燥、エッチングを行い、第
５図に示すように厚さ約０．８ムの所望のパターンを有
するフオトレジストタ膜１８を形成する。その後このフ
オトレジスト膿１８をマスクとして上記基板を燐酸：硝
酸：氷酢酸：水が重量％でそれぞれ７６：３：１５：５
の割合で混合された３７０のエッチング液に約４分３町
砂浸潰し、上記導電層をエッチングする。そのあとフＺ
オトレジスト膜を除去し、第６図に示すように第２の絶
縁層を介して配線層３とクロスするように所望のパター
ンに形成された金属層１９を有する半導体装置を得る。
このようにして得られた半導体装置の前記絶縁層の段差
部に位置する部分に形Ｚ成された金属層１９の部分はエ
ッチングされることなく所望のパターンに精度よく形成
することができた。以上実施例で述べたように半導体基
板上に形成された金属層をフオトレジスト膜をマスクし
てエッチングする際、金属層をフレオンプラズ２マ処理
したあとフオトレジスト膜を金属層に被着し、そのあと
エッチング処理すればフオトレジスト膜で覆われた部分
の金属層を不所望にエッチングすることなく所望のパタ
ーンを有する金属層を形成することができたが、その理
由は断定的には言えないが、発明者の検討したところに
よれば、フレオンプラズマ処理により金属層表面に付着
したゴミ、汚れあるいは金属層表面に形成され酸化膜が
除去され、清浄な金属層表面が露出されるため、フオト
レジスト膜との接着性がよくなること、またフレオンプ
ラズマ処理により前記くびれ部を含む金属層表面に残存
するフッ素ラジカル（Ｆ＊）とフオトレジスト剤とが作
用し、金属層とフオトレジスト膜との界面に疎水性の膜
が形成され、エッチング液がフオトレジスト膜と金属層
との間に侵入するのを防止すること等が考えられる。第
７図は従来の方法および本発明を適用して半導体装置を
製造した場合の段差部における金属層の断線発生率をそ
れぞれ示すグラフである。機軸に試作回数を示し、縦軸
には断線発生率を示す。同図において破線は半導体基板
上にシリコンを１．０％含有するアルミニウム金属層を
形成したあとフレオンプラズマ処理しないで選択的にフ
オトレジスト膜を金属層上に形成し、これをマスクとし
て金属層をエッチングした従来の方法の場合の金属層の
エッチングによる断線発生率を示す。また実線は半導体
基板上に前記金属層を形成したあと、この基板を前述し
た実施例に述べたようにプラズマ発生管１０内にフレオ
ンガスを０．３Ｚ／分流し、管内の圧力が０．虹ｏｍに
達したときに周波数１３．５８ＭＨＺ、約２５０Ｗの高
周波電力を電極に印加して、シリコン基板１をプラズマ
発生管内で約１分間プラズマ処理し、その後フオトレジ
スト膜をこの金属層表面に選択的に形成し、これをマス
クとして金属層をエッチング処理した本発明の場合の金
属層のエッチングによる断線発生率を示す。断線不良は
第６図に点線で囲んで示す段差部Ａ，Ｂの金属層１９が
配線層３と第２の絶縁層４を介してクロスするように形
成された部分のいずれか一方において金属層１９が完全
に連続しないようにエッチング除去されたものがシリコ
ン基板上で１ケ所でもあればすべて不良として扱った。
なお試料数は各試作回数毎にそれぞれ１０の固ずつ０と
つて試作した。その結果第７図に示すように従来の方法
によれば各試作回数とも断線発生率のバラツキはあるも
のの必ず断線を発生する。しかしながら本発明によれば
上記の如き断線は全く発生しなかった。第８図は本発明
のフレオンプラズマタ処理の時間と断線発生率との関係
を示すグラフである。同図に示すようにプラズマ処理は
１分間以上行うのが好ましい。なお本発明者は０２ガス
およびＮ２ガスによる金属層のプラズマ処理を行い、そ
の後フオトレジスト膜を選択的に形成し、０これをマス
クとして金属層をエッチングする方法も試みてみたがい
ずれも断線防止の効果は得られなかつた。実施例では本
発明をＭＯＳ型半導体集積回路袋瞳に適用した場合につ
いて述べたが、本発明は上タ記実施例に限定されること
なく他の半導体装置の製法にも適用し得る。
体集積回路装置の各製造工程における要部斜視図である
。第１図に示すようにシリコン基板１上にＳｉ０２膜か
らなる第１の絶縁層２が３形成され、この第１の絶縁層
２上に例えばポリシリコンからなる配線層３が形成され
る。シリコン基板１には公知の選択拡散技術によりソー
ス、ドレィン領域（図示せず）が形成されており、第１
の絶縁層２はソース、ドレィン領域の一部を被覆４する
ように基板表面に形成される。またソース、ドレィン領
域間の基板表面には薄いゲート酸化膜（図示せず）が形
成され、この酸化膜上にポリシリコンからなるゲート電
極（図示せず）が形成されている。前記ポリシリコンか
らなる配線層３は上記ゲート電極の形成と同時に形成す
ることができる。次に第２図に示すように前記配線層３
およびシリコン基板上にフオスフオシリケートグラスタ
（ＰＳＧ）からなる第２の絶縁層４を例えば公知の化学
蒸着法により形成する。この際同図に示すように前記配
線層３と第１の絶縁層２との段差部に位置する部分にお
いて、第２の絶縁層４はくびれ部５を有するように形成
される。次に第３図に示０すように前記絶縁層４上にシ
リコンを１．０％（重量％）を含有するアルミニウムか
らなる金属層６を約１．０山の厚さに形成する。金属層
６は同図に示すように前記段差部に位置する部分におい
て前記第２の絶縁層４のくびれ部５と同機にくびれ都夕
７を有するように形成される。次に第４図に示すように
金属層６の形成された半導体基板１をプラズマ装鷹８に
入れ、金属層の表面をプラズマ処理する。プラズマ装置
８は一端に関口部を有する石英製のプラズマ発生管９と
、この開口部を密閉すりるための石英製の蓋１０と、プ
ラズマ発生管９内に延在して設けられた石英製の排気管
１１および石英製のガス導入管１２と、プラズマ発生管
の外部に設けられた高周波電力印加用の電極１３，１４
と、この電極に接続された高周波発振器１５とを具備し
ている。排気管１１およびガス導入管１２には多数の小
孔（図示せず）が設けられている。前記金属層の形成さ
れたシリコン基板１を多数石英製の基板支持台１６に載
せ、これをプラズマ発生管９内に置く。そのあとシリコ
ンオーリング１７を介してプラズマ発生管９の関口部に
蓋１０を取りつす密閉する。次に排気管１１に接続され
た真空ポンプ（図示せず）を駆動させプラズマ発生管９
内の排気を行い、管内圧力が約ｏ．Ｍｏｍ以下になるよ
うにする。管内の圧力が所定の値に達した後、フレオン
（ＣＦ４）ガスをを約０．３夕／分の流量でガス導入管
１２を通してプラズマ発生管９内に導入する。フレオン
ガスを導入して管内の圧力が約０．３Ｔｏｎに達したと
き、高周波発振器１５を動作させ、周波数１３．５８Ｍ
ＨＺ約２５０Ｗの高周波電力を前記電極１３，１４に印
加し、プラズマ発生管内にフレオンプラズマを発生させ
、シリコン基板１をこの管内に約１分間さらし、金属層
の表面をプラズマ処理する。その後、プラズマ処理の終
ったシリコン基板１をプラズマ装置から取り出し、その
表面にフオトレジスト剤、例えば粘度約３５センチポィ
ズ（ＣＰ）ＯＭＲ８３（東京応化社の商品名）を回転塗
布法により彼着したあと、乾燥、エッチングを行い、第
５図に示すように厚さ約０．８ムの所望のパターンを有
するフオトレジストタ膜１８を形成する。その後このフ
オトレジスト膿１８をマスクとして上記基板を燐酸：硝
酸：氷酢酸：水が重量％でそれぞれ７６：３：１５：５
の割合で混合された３７０のエッチング液に約４分３町
砂浸潰し、上記導電層をエッチングする。そのあとフＺ
オトレジスト膜を除去し、第６図に示すように第２の絶
縁層を介して配線層３とクロスするように所望のパター
ンに形成された金属層１９を有する半導体装置を得る。
このようにして得られた半導体装置の前記絶縁層の段差
部に位置する部分に形Ｚ成された金属層１９の部分はエ
ッチングされることなく所望のパターンに精度よく形成
することができた。以上実施例で述べたように半導体基
板上に形成された金属層をフオトレジスト膜をマスクし
てエッチングする際、金属層をフレオンプラズ２マ処理
したあとフオトレジスト膜を金属層に被着し、そのあと
エッチング処理すればフオトレジスト膜で覆われた部分
の金属層を不所望にエッチングすることなく所望のパタ
ーンを有する金属層を形成することができたが、その理
由は断定的には言えないが、発明者の検討したところに
よれば、フレオンプラズマ処理により金属層表面に付着
したゴミ、汚れあるいは金属層表面に形成され酸化膜が
除去され、清浄な金属層表面が露出されるため、フオト
レジスト膜との接着性がよくなること、またフレオンプ
ラズマ処理により前記くびれ部を含む金属層表面に残存
するフッ素ラジカル（Ｆ＊）とフオトレジスト剤とが作
用し、金属層とフオトレジスト膜との界面に疎水性の膜
が形成され、エッチング液がフオトレジスト膜と金属層
との間に侵入するのを防止すること等が考えられる。第
７図は従来の方法および本発明を適用して半導体装置を
製造した場合の段差部における金属層の断線発生率をそ
れぞれ示すグラフである。機軸に試作回数を示し、縦軸
には断線発生率を示す。同図において破線は半導体基板
上にシリコンを１．０％含有するアルミニウム金属層を
形成したあとフレオンプラズマ処理しないで選択的にフ
オトレジスト膜を金属層上に形成し、これをマスクとし
て金属層をエッチングした従来の方法の場合の金属層の
エッチングによる断線発生率を示す。また実線は半導体
基板上に前記金属層を形成したあと、この基板を前述し
た実施例に述べたようにプラズマ発生管１０内にフレオ
ンガスを０．３Ｚ／分流し、管内の圧力が０．虹ｏｍに
達したときに周波数１３．５８ＭＨＺ、約２５０Ｗの高
周波電力を電極に印加して、シリコン基板１をプラズマ
発生管内で約１分間プラズマ処理し、その後フオトレジ
スト膜をこの金属層表面に選択的に形成し、これをマス
クとして金属層をエッチング処理した本発明の場合の金
属層のエッチングによる断線発生率を示す。断線不良は
第６図に点線で囲んで示す段差部Ａ，Ｂの金属層１９が
配線層３と第２の絶縁層４を介してクロスするように形
成された部分のいずれか一方において金属層１９が完全
に連続しないようにエッチング除去されたものがシリコ
ン基板上で１ケ所でもあればすべて不良として扱った。
なお試料数は各試作回数毎にそれぞれ１０の固ずつ０と
つて試作した。その結果第７図に示すように従来の方法
によれば各試作回数とも断線発生率のバラツキはあるも
のの必ず断線を発生する。しかしながら本発明によれば
上記の如き断線は全く発生しなかった。第８図は本発明
のフレオンプラズマタ処理の時間と断線発生率との関係
を示すグラフである。同図に示すようにプラズマ処理は
１分間以上行うのが好ましい。なお本発明者は０２ガス
およびＮ２ガスによる金属層のプラズマ処理を行い、そ
の後フオトレジスト膜を選択的に形成し、０これをマス
クとして金属層をエッチングする方法も試みてみたがい
ずれも断線防止の効果は得られなかつた。実施例では本
発明をＭＯＳ型半導体集積回路袋瞳に適用した場合につ
いて述べたが、本発明は上タ記実施例に限定されること
なく他の半導体装置の製法にも適用し得る。
また金属層としては実施例で述べたＳｊ入りアルミニウ
ムの他、アルミニウムを使用する場合も全く同様の効果
が得られる。
ムの他、アルミニウムを使用する場合も全く同様の効果
が得られる。
４０ 第１図〜第６図は本発明の一実施例による半導体
装置の各製造工程における要部断面図、第７図は従来の
方法と本発明を使用した場合の断線発生率を示すグラフ
である。 第８図は本発明のフレオンプラズマ処理時間と断線発生
率との関係を示すグラフである。１…シリコン基板、２
・・・第１の絶縁層、３・・・配線層、４・・・第２の
絶縁層、５・・・くびれ部「 ６・・・金属層、７・・
・くびれ部、８・・・プラズマ装置、９・・・プラズマ
発生管、１０・・・蓋、１１・・・排気管、１２・・・
ガス導入瞥、１３，１４・・・電極、１５・・・高周波
発振器、１６・・・基板支持台、１７・・・シリコンオ
ーリング、１８・・・フオトレジスト膜、１９・・・金
属層。 弟′の第２図 努３図 多々図 多づ図 多６図 芥ク図 弟グ図
装置の各製造工程における要部断面図、第７図は従来の
方法と本発明を使用した場合の断線発生率を示すグラフ
である。 第８図は本発明のフレオンプラズマ処理時間と断線発生
率との関係を示すグラフである。１…シリコン基板、２
・・・第１の絶縁層、３・・・配線層、４・・・第２の
絶縁層、５・・・くびれ部「 ６・・・金属層、７・・
・くびれ部、８・・・プラズマ装置、９・・・プラズマ
発生管、１０・・・蓋、１１・・・排気管、１２・・・
ガス導入瞥、１３，１４・・・電極、１５・・・高周波
発振器、１６・・・基板支持台、１７・・・シリコンオ
ーリング、１８・・・フオトレジスト膜、１９・・・金
属層。 弟′の第２図 努３図 多々図 多づ図 多６図 芥ク図 弟グ図
Claims (1)
- １ 半導体基板上にアルミニウムまたはアルミニウムを
主成分とする金属からなる金属層を形成し、前記金属層
の表面にフレオンプラズマ処理したあと前記金属層表面
に選択的にフオトレジスト膜を形成し、前記フオトレジ
スト膜をマスクとして前記金属層を選択的にエツチング
して所望のパターンを有する金属層を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342378A JPS6020901B2 (ja) | 1978-02-10 | 1978-02-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342378A JPS6020901B2 (ja) | 1978-02-10 | 1978-02-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54107277A JPS54107277A (en) | 1979-08-22 |
| JPS6020901B2 true JPS6020901B2 (ja) | 1985-05-24 |
Family
ID=11832715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342378A Expired JPS6020901B2 (ja) | 1978-02-10 | 1978-02-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020901B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63195001A (ja) * | 1987-02-09 | 1988-08-12 | Takaaki Aoki | ホイ−ル取付け用の調整ブツシユ組立体とこれによるホイ−ル取付方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5792833A (en) * | 1980-12-01 | 1982-06-09 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6112045A (ja) * | 1984-06-28 | 1986-01-20 | Oki Electric Ind Co Ltd | バンプ電極の形成方法 |
-
1978
- 1978-02-10 JP JP1342378A patent/JPS6020901B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63195001A (ja) * | 1987-02-09 | 1988-08-12 | Takaaki Aoki | ホイ−ル取付け用の調整ブツシユ組立体とこれによるホイ−ル取付方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54107277A (en) | 1979-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267013A (en) | Method for dry-etching aluminum and aluminum alloys | |
| JPH0345895B2 (ja) | ||
| US6544860B1 (en) | Shallow trench isolation method for forming rounded bottom trench corners | |
| JPS6020901B2 (ja) | 半導体装置の製造方法 | |
| JP2858383B2 (ja) | 半導体装置の製造方法 | |
| JPH0157495B2 (ja) | ||
| JPS6255694B2 (ja) | ||
| JPH0313744B2 (ja) | ||
| JP3250240B2 (ja) | 半導体装置の製造方法 | |
| JP3484317B2 (ja) | 半導体装置の製造方法 | |
| CN100375237C (zh) | 抗蚀剂填入方法和半导体器件的制造方法 | |
| JP3282374B2 (ja) | 多層配線基板における酸化タンタル内蔵コンデンサの作製方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPS594027A (ja) | 半導体装置の製造方法 | |
| US6528341B1 (en) | Method of forming a sion antireflection film which is noncontaminating with respect to deep-uv photoresists | |
| JP2002009061A (ja) | ウェットエッチング方法 | |
| CN106298504A (zh) | 减薄栅极氧化层的方法及mos器件的制作方法 | |
| JP3206008B2 (ja) | 多層配線の形成方法 | |
| JP2757618B2 (ja) | 半導体装置の製造方法 | |
| JPH02275627A (ja) | 半導体装置の製造方法 | |
| JP2535524B2 (ja) | プラズマエツチング方法 | |
| JPH03276627A (ja) | 半導体装置の製造方法 | |
| JPS58113375A (ja) | ドライエツチング方法 | |
| JPH03159127A (ja) | 半導体装置の製造方法 | |
| JPH06163466A (ja) | 薄膜の除去方法 |