JPS6020939Y2 - 半導体装置パツケ−ジ用基板 - Google Patents
半導体装置パツケ−ジ用基板Info
- Publication number
- JPS6020939Y2 JPS6020939Y2 JP9471379U JP9471379U JPS6020939Y2 JP S6020939 Y2 JPS6020939 Y2 JP S6020939Y2 JP 9471379 U JP9471379 U JP 9471379U JP 9471379 U JP9471379 U JP 9471379U JP S6020939 Y2 JPS6020939 Y2 JP S6020939Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- hole
- device package
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置パッケージ用基板、特にプラグイン
クイブ・パッケージ用基板の構造の改良に関する。
クイブ・パッケージ用基板の構造の改良に関する。
半導体装置において、半導体チップや半導体装置内配線
を保護し、電子回路に接続する外部リード又は外部接続
パッドを備えさパッケージは、その用途・目的に適応す
る各種構造のものがある。
を保護し、電子回路に接続する外部リード又は外部接続
パッドを備えさパッケージは、その用途・目的に適応す
る各種構造のものがある。
プラグインタイブ・パッケージは、その一種であり比較
的多数の外部リードを必要とするバイポーラ・ロジッ集
積回路や、比較的発熱量の多い高出力トランジスタ等に
使用され、耐熱性絶縁材例えばセラミックよりなる基板
と、導体よりなる外部リードピンと、カバー又は放熱器
等にて構成されている。
的多数の外部リードを必要とするバイポーラ・ロジッ集
積回路や、比較的発熱量の多い高出力トランジスタ等に
使用され、耐熱性絶縁材例えばセラミックよりなる基板
と、導体よりなる外部リードピンと、カバー又は放熱器
等にて構成されている。
第１図は前記外部リードピンを挿着した前記基板の平面
図ａ及び一部を破断した側面図すであり、第２図は第１
図の基板に前記カバーを装着した半導体装置の一部を破
断した側面図、第８図は第１図の基板に前記放熱器を装
着した半導体装置の一部を破断した側面図を示す。
図ａ及び一部を破断した側面図すであり、第２図は第１
図の基板に前記カバーを装着した半導体装置の一部を破
断した側面図、第８図は第１図の基板に前記放熱器を装
着した半導体装置の一部を破断した側面図を示す。
第１図において、基板１は、その厚さ方向に貫通する所
要数の穴２が所定間隔に整列して穿かれ、上面の中央部
にチップ塔載エリア３、該チップ塔載エリア３の近傍か
ら貫通穴２のそれぞれの開口周辺部に至る複数のリード
パター４とが導体例えばモリブデン−マンガンをメタラ
イズして形成されている。
要数の穴２が所定間隔に整列して穿かれ、上面の中央部
にチップ塔載エリア３、該チップ塔載エリア３の近傍か
ら貫通穴２のそれぞれの開口周辺部に至る複数のリード
パター４とが導体例えばモリブデン−マンガンをメタラ
イズして形成されている。
一方、例えばコバール又は４２アロイよりなる有頭釘形
状の外部リードピン５は、その頭部段付き面を基板１の
上面に接し、先端を基板１の下方に突出せしめて、貫通
穴２にろう付けした後、露出するチップ塔載エリア３及
びリードパターン４及びリードピン５には、何れもニッ
ケルメッキ層１２（第４図）及び金メッキ層１３（第４
図）が形成される。
状の外部リードピン５は、その頭部段付き面を基板１の
上面に接し、先端を基板１の下方に突出せしめて、貫通
穴２にろう付けした後、露出するチップ塔載エリア３及
びリードパターン４及びリードピン５には、何れもニッ
ケルメッキ層１２（第４図）及び金メッキ層１３（第４
図）が形成される。
このような基板１のチップ塔載エリア３には第２図及び
第３図に示す如く、半導体チップ６が固着され、半導体
チップ６上面に設けである図示しない電極端子とリード
パターン４のチップ塔載エリア３近傍端とは、導線７に
よってそれぞれ所定に接続した後、チップ６及び導線７
を保護する中カバー８を接着し設ける。
第３図に示す如く、半導体チップ６が固着され、半導体
チップ６上面に設けである図示しない電極端子とリード
パターン４のチップ塔載エリア３近傍端とは、導線７に
よってそれぞれ所定に接続した後、チップ６及び導線７
を保護する中カバー８を接着し設ける。
然る後、第２図に示す如く、エポキシ等の接着性レジン
９を充填せしめたカバー１０にて基板１上面を覆うか、
又は第３図に示す如く、エポキシ等の接着性レジン９を
介して、放熱器１１を基板１の上面に固着しである。
９を充填せしめたカバー１０にて基板１上面を覆うか、
又は第３図に示す如く、エポキシ等の接着性レジン９を
介して、放熱器１１を基板１の上面に固着しである。
このようなプラグインタイブ・パッケージにおいて基板
１はその厚さをレジン９が硬化する際の残留ひずみ、或
いはチップ６に通電した際に生ずる発生熱に起因し構成
部材間の熱膨張係数の差異による機械的ひずみに耐えら
れるように、電気的要求以上に厚くする必要がある。
１はその厚さをレジン９が硬化する際の残留ひずみ、或
いはチップ６に通電した際に生ずる発生熱に起因し構成
部材間の熱膨張係数の差異による機械的ひずみに耐えら
れるように、電気的要求以上に厚くする必要がある。
その結果、外部リードピン５を挿着した基板１の一部を
拡大して示す第４図の如く、リードピン５の全表面に、
ニッケルメッキ層１２及び金メッキ層１３が穴２の内部
において形威されず、り一ドピン５の素材が露出する部
分１４が生じ、該リードピンの素材の露出部分１４は金
メッキされた部分との境界部に於いて電位差を生じせし
め周部電池作用により電蝕され易く、かつ出口をメッキ
層に塞がれた空洞１５にメッキ液等が残留してリードピ
ンを腐蝕させる結果半導体装置の信頼性が低下される要
因ともなっていた。
拡大して示す第４図の如く、リードピン５の全表面に、
ニッケルメッキ層１２及び金メッキ層１３が穴２の内部
において形威されず、り一ドピン５の素材が露出する部
分１４が生じ、該リードピンの素材の露出部分１４は金
メッキされた部分との境界部に於いて電位差を生じせし
め周部電池作用により電蝕され易く、かつ出口をメッキ
層に塞がれた空洞１５にメッキ液等が残留してリードピ
ンを腐蝕させる結果半導体装置の信頼性が低下される要
因ともなっていた。
本考案の目的は上記欠点を去することであり、この目的
は、基板に設けた外部リードピンが突出する側に少なく
とも該ピンに被着させるメッキ層を含む径よりも所要径
に大きく開口する段付形状としたことを特徴とする半導
体装置パッケージ用基板を提供して遠戚される。
は、基板に設けた外部リードピンが突出する側に少なく
とも該ピンに被着させるメッキ層を含む径よりも所要径
に大きく開口する段付形状としたことを特徴とする半導
体装置パッケージ用基板を提供して遠戚される。
以下図面を用いて本考案を説明する。
第５図は本考案の一実施例、における外部リードピンを
挿着した基板の一部拡大図である。
挿着した基板の一部拡大図である。
第５図において、セラミックよりなる基板１′の外部リ
ードピン５を挿着する貫通穴２′をり一ドピン５の先端
部５ａが突出する側に後述するように少なくとも該ピン
５に被着させるメッキ層を含む径よりも所要径に大きく
開口する段付形状としである。
ードピン５を挿着する貫通穴２′をり一ドピン５の先端
部５ａが突出する側に後述するように少なくとも該ピン
５に被着させるメッキ層を含む径よりも所要径に大きく
開口する段付形状としである。
即ち、例えば、基板１′の厚さが３ＴＩｒ！ｎあり、外
部リードピン５のピン外径が０．４５ｒｆｒ！ｌＬの場
合には、貫通穴２′上方の長さを約１ｍｍ、その内径を
り−ドパターン４のスクリーン印刷による形成時す−ド
パターン形成材が流れ込み、及びリードピン５を基板１
′にろう付けする際のろう材１６流れ込み分等を見込ん
で約０．５１ｒｒＩｎにし、貫通穴２′下方の大径穴部
の直径をニッケルメッキ液及び金メッキ液が十分に流通
できるように約０．７朋とする。
部リードピン５のピン外径が０．４５ｒｆｒ！ｌＬの場
合には、貫通穴２′上方の長さを約１ｍｍ、その内径を
り−ドパターン４のスクリーン印刷による形成時す−ド
パターン形成材が流れ込み、及びリードピン５を基板１
′にろう付けする際のろう材１６流れ込み分等を見込ん
で約０．５１ｒｒＩｎにし、貫通穴２′下方の大径穴部
の直径をニッケルメッキ液及び金メッキ液が十分に流通
できるように約０．７朋とする。
従って、貫通穴２′の細穴部に嵌合するリードピン５の
部分表面は、リードパターン４形戊材にろう付けされる
ろう材１６によってほぼ覆われ、前記ろう材に覆われな
かった微小部分と貫通穴２′の大径厚部に挿入された部
分と基板１′の下面より突出するリードピン５の表面に
は、メッキ液が流通して、ニッケルメッキ層１２と金メ
ッキ層１３とが所望に被着形成され、リードピン５の素
材が露出することはない。
部分表面は、リードパターン４形戊材にろう付けされる
ろう材１６によってほぼ覆われ、前記ろう材に覆われな
かった微小部分と貫通穴２′の大径厚部に挿入された部
分と基板１′の下面より突出するリードピン５の表面に
は、メッキ液が流通して、ニッケルメッキ層１２と金メ
ッキ層１３とが所望に被着形成され、リードピン５の素
材が露出することはない。
また、上記貫通穴２′の大径穴部は筒状としたが錐状と
すれば成形が容易でメッキ液の流通が更に好適となる。
すれば成形が容易でメッキ液の流通が更に好適となる。
以上説明したように、本考案による半導体装置パッケー
ジ用基板は、絶縁基板上面に設けたチップ塔載エリア及
びリードパターンの導体層形成並びに、前記基板穴に挿
着した外部リード端子の非ろう材面の全面にメッキ層を
形威し、かつ、該メッキ層形戒のための処理液が残留し
ない構造にしたことにより外部リードピンの腐蝕をなく
し、半導体装置の信頼性を高める効果は顕著である。
ジ用基板は、絶縁基板上面に設けたチップ塔載エリア及
びリードパターンの導体層形成並びに、前記基板穴に挿
着した外部リード端子の非ろう材面の全面にメッキ層を
形威し、かつ、該メッキ層形戒のための処理液が残留し
ない構造にしたことにより外部リードピンの腐蝕をなく
し、半導体装置の信頼性を高める効果は顕著である。
第１図は外部リードピンを挿着した従来の絶縁基板、第
２図は第１図の絶縁基板にカバーを装着した半導体装置
の一部を破断した側面図、第３図は第１図の絶縁基板に
放熱器を装着した半導体装置の一部を破断した側面図、
第４図は第１図の絶縁基板の一部拡大図、第５図は本考
案の一実施例における絶縁基板の一部拡大図。 １．１′・・・・・・絶縁基板、２，２′・・・・・・
貫通穴、５・・・・・・外部リードピン、６・・・・・
・半導体チップ。
２図は第１図の絶縁基板にカバーを装着した半導体装置
の一部を破断した側面図、第３図は第１図の絶縁基板に
放熱器を装着した半導体装置の一部を破断した側面図、
第４図は第１図の絶縁基板の一部拡大図、第５図は本考
案の一実施例における絶縁基板の一部拡大図。 １．１′・・・・・・絶縁基板、２，２′・・・・・・
貫通穴、５・・・・・・外部リードピン、６・・・・・
・半導体チップ。
Claims (1)
- 半導体チップを塔載する耐熱性絶縁基板の所定位置に複
数の貫通穴を設け、該貫通穴に外部り−ドピンを挿着し
てなる半導体装置パッケージ用基板において、前記基板
の前記貫通穴を貫通穴外部リードピンが突出する側に少
なくとも該ピンに被着させるめっき層を含む径よりも所
要径に大きく開口する段付形状としたことを特徴とする
半導体装置パッケージ用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9471379U JPS6020939Y2 (ja) | 1979-07-10 | 1979-07-10 | 半導体装置パツケ−ジ用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9471379U JPS6020939Y2 (ja) | 1979-07-10 | 1979-07-10 | 半導体装置パツケ−ジ用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5612361U JPS5612361U (ja) | 1981-02-02 |
| JPS6020939Y2 true JPS6020939Y2 (ja) | 1985-06-22 |
Family
ID=29327588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9471379U Expired JPS6020939Y2 (ja) | 1979-07-10 | 1979-07-10 | 半導体装置パツケ−ジ用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020939Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691177B2 (ja) * | 1985-04-16 | 1994-11-14 | 富士通株式会社 | 半導体装置の製造方法 |
-
1979
- 1979-07-10 JP JP9471379U patent/JPS6020939Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5612361U (ja) | 1981-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4308608B2 (ja) | 半導体装置 | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| JPH1056129A (ja) | 積層型ボトムリード半導体パッケージ | |
| JPS59207645A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JP2814955B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2908330B2 (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| US20030025190A1 (en) | Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package | |
| KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP3672885B2 (ja) | 半導体装置 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH0517709B2 (ja) | ||
| JPS595977Y2 (ja) | 集積回路の塔載装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH03220759A (ja) | 樹脂封止型半導体装置 | |
| JPS635253Y2 (ja) | ||
| JP2649251B2 (ja) | 電子部品搭載用基板 | |
| JPS61224444A (ja) | 半導体チツプの装着方法 | |
| JPS6016447A (ja) | 小型電子部品の実装構造 | |
| JPS6276744A (ja) | 集積回路用容器 | |
| JPH0936178A (ja) | 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法 | |
| JPH04245459A (ja) | 半導体装置 | |
| JPH05166971A (ja) | 半導体装置 |