JPS60209792A - 鍵盤電子楽器における楽音発生器の割当装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、′〔Ｌ子音系合成装置に関するものであシ、
特に作］ｉυされた鍵盤スイッチに対する限定された数
の楽音発生器の割当装置べに関する。

先行技術の説明 ｃ↑盤作動楽器のために超小型電子技術を実施した楽音
発生器を用いる現在の傾向は、ｈスイッチの鍵盤配列に
おける鍵盤スイッチ数より少数の複数の楽音発生器を用
いることによっである程度の節約を行うシステムの開発
をもたらした。割当論理は、利用可能な楽音発生器のな
かの楽音発生器を鍵スィッチがその作動された鍵スイツ
チ状態に押針されると鍵スィッチに割当てるために実施
される。すべての楽音発生器が鍵スィッチに割当てられ
、更に追加の鍵スィッチが作動された時に、不可避的な
資源利用可能性の問題が起きる。

資源利用可能性の問題に対処するために実施されている
いくつかの割当システムがある。最も初期の割当システ
ムの１つが°゛電子栗器″と題する米国特許第２．５７
７．４９３号に開示された。この開示されたシステムに
おいては、多数のアナログ発振器が作動された鎚スイッ
チに多重接点セット（ａ　ｍｕｌｔｉｃｏｎｔａｃｔ　
５ｅｔ）の蛇スイッチ接点によって割当てられる。この
割当動作はまた予め選択されたコンデンサを導入するの
で、割当てられた発振器はその基本周波数が割当てられ
作動された鍵スィッチに対応する信号を発生させる。参
考のために述べたこの特許に開示されている割当システ
ムは、すべての楽音発生器が割当てられ、更に追加の鍵
スィッチが作動される状態に対処する手段について何も
教示していない。

音楽家が使える指は１０本であるので、−寸考えると１
つの”　５Ｂに対して１０個の楽音発生器があれば十分
であるように思われる。現代の鍵盤系器は、１本の指の
動作に対して２つ以上の系音発生器が割当てられること
を要求する楽音効果をと９入れている。この楽音効果に
は゛サスティン”という一般名が与えられている。残念
乍らこの術語はある程度の混乱をもたらしている。とい
う訳は、エンベロープ変調の現在の用法はＡＤＳＲ（ア
タック／ディケイ／サスティン／レリース）時間エンベ
ロープ変調関数を云う。より適切には°′サスティン″
の古い術語は今では゛ロングレリース（ｌｏｎｇｒｅｌ
ｅａｓｅ　）　”　と云うべきである。ロングレリース
を用いると、１本の指で１つの鍵スィッチを開放（ｒｅ
ｌｅａｓｅ　）　Ｌ別の１つの鍵スィッチを作動させ、
一方では第１楽音発生器を作動させたま＼にしておいて
そのＡＤＳＲエンベロープ変調関数によって自動的に音
量を減少させることがかなり容易になる。

ロングレリースモードが特定の鍵盤に対して実施された
場合に資源利用可能性問題を解決することを意図した楽
音発生器割当システムは、パデジタル電子オルガン用適
応サスティンシステム″′と題する米国特許第３．６１
０，８０６号に記述されている。

この開示されたシステムにおいては、割当てられていな
い楽音発生器が遊んでいて割当に使用できる限りにおい
ては楽音発生器はアタック、ディケイおよびレリースの
通常の割当順序に従う。すべての楽音発生器が割当てら
れてしまうと、システムは自動的に適応ザスディンモー
ドに入り、このモードにおいては、ロングレリース効果
を有する手ＣＭ　Ｍ’に土の１つの鎚に対応づけられた
ノー）（ｎｏｔｅ）に割当てられそのエンベロープ変調
レリース位相の最長持続時間を有する波形を供給しつつ
ある楽音発生器は尚全く同じ所定のエンベロープ変調関
数を用いている間にロングレリースから比較的類いレリ
ースに直ちに切換えられる。

楽音発生器割当論理システムに本来側っている問題は、
割当論理が音楽家が予想した方法と矛盾する方法で１）
ｉ１ノ作するかなり一般的な音楽システムが現われると
いう意味でそれらの楽音発生器割当論理システトは理想
的なもので（性ないという点である。

発明の要約 米国べ＝￥許第４．０８５，０４４号（特り、１（昭５
１−０９３５１９　）に記述されている４重類の復廿ゾ
ンセザイザにおいては、計算サイクルとデータ転送サイ
クルとが反復して且つ独立して実施され、楽音波形に変
換されるデータを与える。個々の各言１算サイクルの後
に転送サイクルが開始され、記憶された主データセット
がこの転送サイクルの間に枚数のノートレジスタ（ｎｏ
ｔｅ　ｒｅｇｉｓｔｅｒｓ　）のうらの対応づけられた
１つに転送される。ｑ４　’Ｉｔ発生２：÷の各々に対
応づけられた１つのノートレジスタがある。これらの楽
音発生器は作動された鍵盤スイッチに割当てられる。

１つの楽音発生器に対応するノートレジスタに記憶され
たデータは作動された鍵盤スイッチに対応づけられた楽
音（ｍｕｓｉｃａｌ　ｎｏｔｅ）の基本周波数に対応す
るメモリアドバンス速度で逐次反復して読出される。

利用可能なすべての楽音発生器が割当てられてしまうま
で、楽音発生器割当サブシステムは楽音発生器を作動さ
れた鍵盤スイッチに割当てる通常の方法で動作する。す
べての楽音発生器が割当てられ更に追加の鍵盤スイッチ
が作動されると、割当システムはキル動作モード（ｋｉ
ｌｌ　ｏｐｅｒａｔｉｏｎｍｏｄｅ　）に入り、このモ
ードの期間中に最も以前に割当てられた楽音発生器が最
も最近に作動された鍵盤スイッチに割当てられるのと同
時にこのヒ盾音発生器は零トーン出力状態にされる。こ
のキルモードは自動的であって以前に作動された蒋盤ス
イッチの開放には関係ない。トーン減少は、最も以前に
割当てられた楽音発生器に対する主データセットのだめ
の各データ点が小さい一定値にされる位相取消プロセス
によって行われる。

３、発明の詳細な説明 本発明はすべての利用可能な楽音発生器が割当てられ新
たな鍵盤スイッチが作動された場合に楽音の損失を防ぐ
ための複音発生器における楽音発生器を指向する。この
楽音発生器は離散的フーリエ変換算法（ａｌｇｏｒｉｔ
ｈｍ　）を実施することによって楽音波形を合成する種
類の楽器に組み込まれている。この種類の楽音発生シス
テムは″複音シンセサイザ”と題する米国特許第４　、
０８５　、６４４号（特願昭５１−０９３５１９　）に
記述されている。この特許はこ＼に参考のために述べで
ある。下記の説明において、参考のために述べである特
許に記述されているシステムの全素子は、参考のために
述べである特許に現われる同一数字のつけられた素子に
対応する２桁数字によって識別される。３桁数字によっ
て識別されるシステム素子ブロックは複音シンセサイザ
に追加されたシステム素子に対応するか、又は参考のた
めに述べた特許に現われるいくつかの素子の組合せに対
応する。

第１図は米国特許第４，０８５，６４４号（％願昭５１
−０９３５１９　）に記述されているシステムの変形お
よび付加物として説明されている本発明の１実施例を示
す。参考のために述べである特許に説明されている複音
シンセサイザは鍵盤スイッチ１２の配列を含む。１つ又
は複数の況盤スイッチがスイッチ状態を変化させ作動さ
れると（パオン″のスイッチ位置になると）、音調検出
・割当装置１４は作動された状態に状態を変えた検出さ
れた舒Ｅ　ｆ：：ｊスイッチを符号化し、作動された建
スイッチのための対応するノート情報を記憶する。楽音
発生器というラベルが付いているシステムブロックに含
−まれている１セツトの楽音発生器のうちの１つが音調
検出・割当装置１４によシ発生された１−１“ｊ−報を
用いて作ｄ「υされた各駅スイッチに割当てられる。

適当な音調検出・割当装置ｉ′ｔサブシステムはこ＼に
参考のために述べである米国ｌ［ヲ許ｇ　４．０２２．
０９８号（特願昭５１−１１０６５２　）に記述されて
いる。

１つ又は複数の鍵スィッチが作動されると、実行制御回
路は反復する一連の計算サイクルを開始する。各計算サ
イクルの１す］間中に、６４デ一タ語を含む主データセ
ットが計算され、主レジスタ３４に記憶される。主デー
タセットの６４デ一タ語は、楽音発生器１００というラ
ベルの１月いているシステムブロックに含まれる楽音発
生器のうちの対応する１つが発生させた楽音に対するオ
ーディオ波形の１周期の６４の等間隔に置かれた点の振
幅に対応する。一般的原則は、オーディオトーンスペク
トルの高調波の最大θは、１つの完全な波形周期におけ
るデータ点の数のれにすぎないというものである。従っ
て、６４テ一タ点を含む主データセットは最高３２のデ
ータ点に対応する。

参考のために述べである米国特許第４，０８５，６４４
号（特願昭ｓ１−０９３５１９　）に記述されているよ
うに、作動された鍵が鮭盤上でその作動された、又は押
鍵されたま＼の状態にとど１つている間に、発生した主
データセットを反復する一連の計算サイクルの期間中に
連続的に再引算して記憶し、このデータを楽音発生器に
対応づけられたノートレジスタにロードできることが望
ましい。

参考のために述べである米国特許第４，０８５，６４４
号（特願昭５１−０９３５１９　）　に記述されている
方法によって、高調波カウンタ２０は各計算サイクルの
始めにその最小カウント状態又は零カウント状態に初期
設定される。ワード（語）カウンタ１９が実行制御回路
１６によって増分されそのモジュロカウンティング実施
の故にその初期又は最小カウント状態に戻る度毎に、実
行制御回路１６は高調波カウンタ２０のカウント状態を
増分させる信号を発生させる。ワードカウンタ１９は主
データセットのデータ語の数である６４をモジュロとし
てカウントするように実施されている。高調波カウンタ
２ｏはモジュロ３２をカウントするように実施されてい
る１、この数は６４デ一タ語を含む主データセットと一
致する最大高詩波数に対応する。

各１３つ″ザイクルの開始時に、加算器−アキュムレー
タ２１のアキュムレータは、実行制御回路１６によって
零値に初期設定される。ワードカウンタ１９が増分され
る度４σに、加算器−アキュムレータ２１は高調波カウ
ンタ２ｏの現在の状態をアキュムレータに含まれる合計
値に加算する。この加算はモジュロ６４になるように実
行されている。

加算器−アキュムレータ２１のアキュムレータの内容は
正弦波関数表２４から三角関数正弦波関数値をアクセス
するためにメモリアドレスデコーダ２３によって用いら
れる。正弦波関数表２４は間隔りにおける０くθ＜６４
に対する三角関数５ｉｎ（２πθ／６４）の値を記憶す
る固定メモリとして実施するのが有利である。Ｄはテー
ブル解析定数である。

乗算器２８は正弦波関数表（テーブル）２４から読出さ
れた三角関数値と高調波係数メモリ２６から読出された
高調波係数とを乗算する。メモリアドレスデコーダ２５
は高調波カウンタ２０のカウント状態に応答して高調波
係数メモリ２６から高調波係数を読出す。乗算器２８に
よってつくられた積値は１人力として加算器３３に与え
られる。

主レジスタ３４の内容は計算サイクルの開始時に零値に
初期設定される。ワードカウンタ１９が増分される度毎
に、ワードカウンタ１９のカウント状態に対応するアド
レスにおける主レジスタ３４の内容が読出されて入力と
して加算器おに与えられる。

加算器３３への入力の合計は、ワードカウンタ１９のカ
ウント内容に等しいか又は対応するメモリ位置において
主レジスタあに記憶される。ワードカウンタ１９が１ザ
ーｆクル６４カウントの児全な３２サイクル循環すると
、主レジスタ３４は主データセットを含む。

反復する一連の計ｎサイクルのうちの各計算サイクルの
後に、転送ザイクルが開始され実行される。転送サイク
ルの期間中には、参考のために述べである米国特許第４
．０８５．６４４号（特願昭５１−０９３５１９　）に
記述されている方法と同様な方法で主データセットは主
レジスタ３４から楽音発生器に対応づけられたノートレ
ジスタへ転送される。ノートレジスタに記憶された主デ
ータセットは、対応づけられたノートクロックによって
決定されるメモリアドバンス速度で逐次反復して読出さ
れる。

読出されたデータ値はＤ−＝Ａ変換器４７によってアナ
ログ信号に変換されて音響システム１１に与えられる。

音響システム１１は従来の増幅器およびスピーカ組合せ
配置を含む。

第２図は“参考のために述べである米国特許第４．０２
２．０９８号（特願昭５１−１１０６５２　）　に記述
されている此盤スイッチ検出・割当装置１４に付加され
た論理を示す。２桁数字が付いているブロックは参考の
ために述べである特許において同じ数字が付いているブ
ロックに対応する。ノート検出およびエンコーダ３００
は、謎スイッチ状態変化を検出し新たに作動された鍵ス
ィッチを割当てられた状態、＠！盤ナンバー、オクター
ブナンバーおよびオクターブ内のノートナンバーを含む
割当ｆｔｌ　（ａｓｓｉｇｎ−ｍｅｎｔ　ｗｏｒｄ　）
に符号化するサブシステム論理を含む。符号化された割
当語はメモリアドレス／データ書込回路８３によって与
えられるデータに応答して割当メモリ８２に記憶される
。

割当データ語がメモリアドレス／データ科込回路８３に
よって与えられたアドレスデータに応答して割当メモリ
８２から読出されると、事、象シーケンサ１１５は割当
データ語が作動された１スイツチに割当てられた時間順
序に対応する時間順序に割当データをならべる。この順
序は最も古い作動された向スイッチに対応する最も古い
割当データ語への即時アクセスを与える。各割当データ
語は楽音発生器１００というラベルが付いているシステ
ム論理ブロックに含遺れる対応する楽音発生器に対応す
る。事象シーケンサの動作の詳細な説明は下記に述べら
れている。

事象シーケンサ１１５は、楽器鍵盤スイッチ１２という
ラベルの付いたシステムブロックに含１れる鍵スィッチ
の作動に応答して割当データ語が割当てられたタイム・
ヒストリ（ｔｉｍｅ　ｈｉｓｔｏｒｙ　）によって順序
づけられているメモリ配置に割当メモリ８２から読出さ
れた割当データ語を記憶する。割当データ語が割当てら
れた状態に符号化された瞬間から時間がカウントされる
。すべての楽音発生器が割当てられ更に追加のキル（Ｋ
ＩＬＬ）　信号が発生する。キル信号の発生に応答して
、最も古い割当てられた楽音発生器に対応する割当デー
タ語が最も最近の追加鍵スィッチへ割当てるために楽音
発生器１００にとって利用可能となる。キル信号が発生
すると、最も古い割当データ語に対応する楽音発生器は
急速に零音出力状態にされる。この動作は対応する畦ス
イッチがその作動された鍵スイツチ状態に押鍵されたま
＼になっていても起きる。

更に、対応するノート（ｎｏｔｅ）は糺スイッチが先づ
開放され次に再び作動されるまでは再演秦できない。

第３図はキル信号に応答して選択された楽音発生器から
の楽音出力を減少させる方法を示す。音量の減少は、互
に位相外れしている２つの同一波形を点別加算（ｐｏｉ
ｎｔ　ｗｉｓｅ　ａｄｄｉｔｉｏｎ　）することによっ
て行われる。これら２つの波形の間の位相差は完全々波
形取消が行われるまで変化する。取消の完全な状態かえ
られると本質的に楽音発生器は出力楽音を発生させる機
能を停止する。この方法によシ、楽音の急激な停止によ
って生じるパキークリック（１＜ｅｙ　ｃｌｉｃｋ　）
”が避けられる。

主データセットは上述した方法で計算され主レジスタ３
４に記憶される。転送ザイクルの期間中に主データセッ
トはノートレジスタ３５に転送され、従属ノートレジス
タ１０４に転送される。各楽音発生器はノートレジスタ
と従属ノートレジスタの両方を含む。第３図は１個の楽
音発生器のための論理を明示的に示す。この論理はまた
他の楽音発生器の各々についても再現されることが理解
される。

主データセットは、関連したノートクロック３７の周波
数によって決定されるメモリアトノ（ンス速度でノート
レジスタ３５から読出される。メモリアドレスデコーダ
１０２はノートクロック３７によって与えられるタイミ
ング情報に応答して主テータ語ヲアドレスアウトする。

キル信号が存在しないと、その時にはデータ選択回路１
０６は従属ノートレジスタ１０４から読出されたデータ
語のいづれをも加ｎ器１０５．又はその他の楽音発生器
の各々に対応づけられた任襲、の同様な加算器に転送し
ない。

発生したアドレスがその最大１０進値６４（２進論理状
態６３）からその最小１（１進値１（２進論理状態Ｏ）
に変化する度毎に、アドレスデコーダ１０２は加算（Ａ
ＤＤ）信号を発生させる。この方法により、記憶された
主セットの第１主テータセツト語がノートレジスタ３５
からアドレスアウトされる度毎に加算信号が発生する。

キル信号に応答して位相（ｐｈａｓｅ　）加算器−アキ
ュムレータ１０７のアキュムレータの内容は零初期値に
リセットされる。アドレスデコーダ１０２が加算信号を
発生させる度毎に、位相加算器−アキュムレータは位相
定数発生器１０８が与えた位相定数をそのアキュムレー
タの内容に加算する。位相発生器１０８は予め選択され
た定数を含む固定メモリとして実施することができる。

位相加算器１０３は、アドレスデコーダ１０２によって
作られたアドレスに位相アキュムレータ１０７の内容の
現在値であるオフセットナンバーを加えたものに等しい
メモリアドレスナンバーを発生させる。

キル（ｎ’−Ｑが発生すると、第３図に明示的に示され
ている楽音発生器は最も古い割当てられた楽音発生器と
なシ、データ選択回路１０６は従属ノートレジスタ１０
４から読出された主データセラト語を加算器１０５に転
送する。加算器１０５はノートレジスタ３５から読出さ
れた主データ語とデータ選択回路１０６によって転送さ
れた主データセラト語とを点別加算する。その最終的結
果として、Ｄ−Ａ変換器４７への入カテータは２つの位
相外れの同じ波形の合計を含む。このため結果的に生じ
た波形の最大像幅は、ノートレジスタ３５からＮＩｉ、
出された主データセット語が変化せずにそのま＼Ｄ−Ａ
変換器４７へ転送された場合にのみ生じる最太撮幅よシ
小さくなる。

位相加算器−アキュムレータ１０７のアキュムレータに
含まれる値が楽音波形の完全な１周期を定める主データ
セット点の数の弓に等しいか、又はそれより犬である場
合には、２つの成分波形の完全な、又ははソ冗全な取消
が起き、ホラｌ的には苓データ値のみが加ＪＦ：ｇ：＋
ｘｏｓの出力に生じる。この時にダン（ＤＯＮＦ　）信
号がつくられ音訳検出・割当装置１４へ送られる。

位相加算器−アキュムレータの出力が楽音波形の完全な
１周期を明示する主データセットのデータ点数のｈに初
めて達した時に、又はそのデータ点数のイを初めて超え
た時に、ダン４８号が比較器１０９によってつくられる
。

第４図は参考のために述べた米国特許第４．０２２．０
９８号（特願昭５１．−１１０６５２　）　に記述され
ている音調検出・割当装置１４のためのシステム論理ブ
ロックに付加されたシステム論理ブロックを示す。伺加
された論理の目的は、ダン信号が発生して新たに作動さ
れた鍵スィッチを利用可能な楽音発生器に直ちに割当て
ることができるようになった時に、最も古い割当てられ
た楽音発生器を割当てられていない状態にすることであ
る。

ダン信号がないと、ノート発生器除去回路１１０はメモ
リアドレス／データ書込回路８３によって与えられた割
当データ語を割当メモリ８２へ転送する。

ダン信号が存在すると（２進ｔｏ　１　ｔｒ　１６理状
態にあると）、ノート発生器除去回路１１０は比較器１
１１からのクリア（ＣＬＥＡＲ）　（ｇ号に応答して入
力割当データ語を変更するので、それは割当メモリ８２
に記憶される前に符号化されて割当てられていない状態
を示す。

キル割当装置１０１がキル信号を発生させると、最も古
い割当てられた楽音発生器に対応する割当データ語が事
象シーケンサ１１５によってキル割当装置１ｉ１０１に
与えられる。今度はキル割当装置１０１がこの割当デー
タ詔を比較器１１１へ転送する。キル割当装置１０１に
よって与えられた６１１当デ一タ語が割当メモリ８２か
ら読出された現在の割当データ語に等しい１［４に、ク
リア信号が比較器１１１によって発生される１、 参考のために述べてちる米国特許第４．０２２．０９８
号（！ＩＨ爪昭５１　１１０６５２　）に記述されてい
るように、音調検出・割当装置ｉ’１１４のｊｊｊＩ１
作（またとえ最も古い作動されたσ１！スイッチが押開
された１＼になっていても、キル割当装置が以＾１１に
割当てた楽音発生器を割当てられでいない状態にした後
も同じ賞スイッチに楽音発生器割当は行われないので、
その楽音発生器を新たに作動された踊スイッチに割当て
ることができないように動作する。このｉ３す作は米国
特許第４．０２２，０９８号（！１寺ｊ頭昭５１−１１
０６５２　）の第２図に示されている腺８６および８７
上に現われるシステム配置によって行わＪする。信号８
７はまた本発明の第２図にも現われる。楽音発生器の新
たな割当を行うためには、線”および８７の両方の線上
の信号が’１’　２進論理状態になければならない。

鍵盤の前のデータ走査以後に成る１つの鍵スィッチがそ
のスイッチ状態を変化させたことが検出されると、線８
６はパ１”２進論理状態を有する。この鍵スィッチが作
動されていない状態（謎゛オフ″）から作動された状態
に変化し、割当てられていない楽音発生器が現在存在す
ることを示すために符号化されている割当データ語が割
当メモリ８２から読出されると、線８７はパ１”２進論
理状態を有する。

最も古い踵スイッチが押Ｃｌされだま＼でいる時には、
綜８６は’０”２進状態を有するので、割当システムは
その最も古い徨スイッチに楽音発生器を割当てようとし
ない。

第５図は本発明の代わシの実施例を示す。この代わシの
システム配置においてはキル割当装置１０１の動作によ
って開放されるように指定されている１セツトの楽音発
生器１００のうちの任意の１つの位相取消をするのに１
つだけの波形レジスタが用いられる。

キル割当装置１０１によって与えられたアドレス信号は
データ選択回路１１５によって用いられ、アドレスデコ
ーダ１０２又はアドレスデコーダ１１２の出力を選択し
、選択したアドレスを位相加算器１０３へ与える。第５
図は２つの楽音発生器を明示的に示しているが、このシ
ステムは任意の所望する楽音発生器数に１で容易に拡張
できる。キル割当装置庁１０１からのアドレス信号はま
たデータ選択回路１１３によって用いられ、ノートレジ
スタ３５又はノートレジスタ３６から読出された主デー
タセット語を選択し、それらの主データセット語を加ｆ
）：器１０５に力える。加算器１０５へ転送するために
選択されないデータ選択回路１１３への主データセツト
入力はＤ−Ａ変換器４７および４８へ与えられる。キル
信号がキル割当装置１０１によって発生されないと、デ
ータ選択回路１１３は通常の方法で動作しノートレジス
タ３５から読出された主データセットをＤ−へ変換器４
７へ転送し、ノートレジスタ３６から読出された主デー
タセットをＤ−Ａ変換器４８へ転送する。

位相加算器１０３によって与えられたアドレスデータに
応答して従属レジスタから読出された位相データは選択
されたノートレジスタデータに加算器１０５によって加
算される。合計されたデータはＤ−Ａ変換器によってア
ナログ楽音波形に変換される。

すべての利用可能な楽音発生器が割当てられた場合に新
たな作動された鍵スィッチに応答して最も古い割当てら
れた楽音発生器を除去することは、ＡＤＳＲ（アタック
／ディケイ／サスティン／レリース）エンベロープ変調
関数発生器による干渉又はそれとの相互作用なしに行わ
れる。最も古い割当てられた楽音発生器が上述した方法
によって新らしい鋺スイッチに再び割当てられる場合に
は、その楽音発生器は新たに作動された鍵スィッチに直
ちに割当てられる。この時に、新たに割当てられた楽音
発生器に対応づけられたＡＤＳＲ発生器は、最も古い割
当てられた楽音発生器が”キルされ″（再割当に用いる
ことができるようにされン新たに作動された鍵スィッチ
に再割当てされた時に存在したかもしれないＡＤＳＲエ
ンベロープ変調位相とは関係なく新たなアタック位相を
開始するにすぎない。

第６図は本発明のもう１つの代わりの実施例を示す。こ
の実施例では、先づ第１に！１′Ｌも古い割当てられた
楽音発生器の音の大きさを減少させずにすべての利用可
能な楽音発生器が現在割当てられていると、新たな割当
が新たに作動されたＺトスイッチに対して行われる。第
６図は参舅のために述べである米国特許第４．０２２．
０９８号（特願昭５１−１１０６５２　）に記述されて
いる形の層設検出・割当装（Ｖｉ　１４の変形およびそ
れにイー」加されだ論ν（１ブロツクを示す。

米国特許第４，０２２，０９８号（特願昭５１−１１０
６５２）に記述されこの参考のために述べである荷台′
ｌの第１図に示されているように、成るに盤スイッチが
以前の銘−盤走査以後にそのスイッチ状態を変化させる
と、オアゲート７６によって綜８０上に１”２　’、１
ｔ；論理状態が生じる。１：Ｊ！ｓｏが°゛１″′１″
′状態４２が”　１　”状態を；１〕すると、状態Ｆ／
Ｆ１１８がセットされる。上ＮＲ’Ｌディビジョン鈴ス
イッチが走査されつつあると、想４２は°゛１″１″状
態る。システム動作の説明は１個の鍵盤について行われ
ているが、複数の鍵盤へのシステムの拡張は同じシステ
ム論理機能の重複にすきない。

状態Ｆ／１”１１８がセットされその出力状態がＱ＝”
　１　”になると、楽音発生器カウンタ１１７はディビ
ジョン復号回路（ｄｉｖｉｓｉｏｎ　ｄｅｃｏｄｅ　）
　１１６によって力えられる信号をカウントできるよう
になる。

線４２上の信号が”Ｏ”２進論理状態から”　１　”　
２進論理状態に変化すると、楽音発生器カウンタ１１７
は零初期値にリセットされる。

ディビジョン復号回路１１６は割当データ語が割当メモ
リ８２から読出されるにつれてそれらの割当データ語を
復号する。割当データ語が（線４２上の”　１　”状態
に対応する）上り盤ティビジョンに対する１に対応する
と、信号が送られて楽音発生器カウンタのカウント状態
を増分させる。

線８７上の信号が’Ｏ”２進論理状態にあると、第６図
に示されている割当サブシステムによっては伺の動作も
開始されない。ｇスイッチが作動されていない針スイッ
チ状態から作動された針スイッチ状態に変化したことが
検出されると、約１８７は２進噴理状態“°１′″にな
る。線８７が１”２進峙理状態にあシ線４２が“’１”
２進論理状態にあると、アンドケート１２０はｔ　１　
ｚ＋　論理信号を発生させ、この信号は比較器１１９へ
力えられる。

楽音発生器カウンタ１１７が（ｎｆｆ１４２上の信号に
対応する）上手鍵盤に割当てられる利用可能な最大楽音
発生器数にまで増分されると、アンドゲート１２０から
のＩ　ｌ　＋ｌ　論理信号に応答して比較器１１９はキ
ル信号を発生させる。比較器１１９は楽音発生器カウン
タ１１７のカウント状態と上手鍵盤に割当てられる利用
可能な最大楽音発生器数に晴しい内部記憶数とを比較す
ることによってキル信号を発生させる。”１”２進論理
状態にあるキル信号は、すべての利用可能な楽音発生器
が土手鍵盤に割当てられ新たな錠スイッチが作動された
ことが検出されたことを意味する。

キル信号に対する゛１″論理状態に応答して、事象シー
ケンサ１１５は上手鍵盤用の最も古い割当てられた楽音
発生器のための割当データ語をノート発生器除去回路（
ｎｏｔｅ　ｇｅｎｅｒａｔｏｒ　ｒｅｍｏｖｅ　）　１
１０へ与える。ノート発生器除去回路１１０はレジスタ
内のキル信号に応答して事象シーケンサ１１５によって
与えられた割当データ語全一時的に記憶する。

ノートレジスタ１１０に記憶された割当データ語と同一
の割当データ語がメモリアドレス／データ書込回路８３
に与えられる次の時に、ダン（ＤＯＮｇ）信号が発生し
ているとその割当データ語が割当メモリ８２に記憶され
る前にその状態ビットは割当てられていない状態に変化
する。従って上畦盤又は上手鍵盤が次に走査される時に
は、新たに作動された鍵ろイツチに楽音発生器を割当て
ることができるようになっている。

この割当システムはＡＤＳＲエンベロープ関数発生器を
変形する必要はない点に注目すべきである。

新たに割当てられた楽音発生器は通常のアタック位相に
おいて開始するそのＡＤＳＲエンベロープ関数を有する
。

最も古い作動された鍵スィッチがその作動された洲スイ
ッチ状態に押乳されたま＼になっている限りにおいては
、それにモｒ１１１′ｆ発生器は７：す当てられない。

この動作はすでに説明した。この鈍スイッチが開放され
１１Ｊび押鍵される寸では、このＣ＋スイッチに楽音発
生器を割当てることはできない。

本発明のもう１つの代わりの実施例は、ＡＤＳＲ冗生器
をしてキル（ｎ号に応答して最も古い系音発生器を速や
かに開放させることである。この動作は、上手洲盤用の
最も古い割当てられた楽音発生ｚ：；のために最後の位
Ａ目又はレリース位相が連成される速１隻を早めるため
にキル信号を用いることによって行われる。これと同じ
概念は任意の他の手↑・ト盤に対応づけら１％だ楽音発
生器に対しても容易に実施される。最も古い割当てられ
た楽音発生器の識別と組合せられたキル（Ｈ号は、対応
する鍵盤スイッチの関数によって生じる信号と活価の信
号をつくるのに用いられる。

第７図はＡＤＳＲ発生器１２１というラベルがっけらＩ
しているシステム論理ブロックに示されているＡＩ）Ｓ
Ｒ発生器とともに本発明の割当概念を用いるだめのシス
テム割当論理を示す。ＡＤＳＲ発生器１２１に対する適
当な実施例は’　ＡＤＳＲ発生器”と題する米国特許第
４，０７５．６５０号（特願昭５２−００７１８８　）
に記述されている。この特許はこ＼に参考のため□　に
述べてめる。

楽音発生器カウンタ１７が上”１”　ｆｆ１ｉ！盤への
割当に利用できる系音発生器の数に寸で増分されると、
アントゲ−）　１２０からの”１”２進論理状態信号に
応答して比較器１１９はキル信号を発生させる、キル信
−シシの存在は、すべての利用可能な楽音発生器が上手
鍵盤上に再１ｊ当てられ新たな鎚スイッチが作動された
ことを意味する。

キル信号に応答して事象シーケンサ１１５は、上手鍵盤
上の最も古い割当てられた楽音発生器のだめの割当デー
タ語をノート発生器除去回１ｌｌｉ′１１１０およびＡ
ＤＳＲ発生器１２１へ与える。ノート発生器除去回路１
１０はキル信号に応答して事象シーケンサによって与え
られた割当データ語を一時的に記憶する。

キル信号に応答してＡＤＳＲ発生器１２１は、事象シー
ケンサ１１５によって与えられた割当データ語に対応す
るエンベロープ発生器を直ちにレリースエンベロープ変
献・１位相に置く。この割当データ語に対応するＡＤＳ
Ｒ発生器が以前にロングｌ／　ＩＪ−スタイムを割当て
られていると、レリースタイムが短Ｍ　サｉ”Ｌる。こ
の楽音発生器がそのＡ　］）Ｓ　Ｒエンベロープレリー
ス位相を完了させると、クリア信号が発生する。

キル信号とクリア１言号の両方が発生ずると、アンドゲ
ート１２２は２進”　ｉ　”　ｆｊｉ′ｌ：ｌ胛状態信
弓を発生させる。アントゲ−）　１２２からの出力がｉ
ｔ？　ｆｉ”：：　”　１　”状態であると、ノーｌ−
発生器除去回路１１０ＶＬｃ記憶されている割当データ
語と同じ割当データ語がメモリアドレス／データ：１；
込回路８３に−りえられる次の時に、そのデータ語は割
当てられていない状態を示すために符号化され、割当メ
モリ８２に記憶される。この方法によシ、上鍵盤が次に
走査される時には、楽音発生器がＸｌ’ｒだに作動され
た鍵スィッチに割当てるのに利用できるようになる。

第８図は事象シーケンサ１１５の詳細な論理な示す。図
解する目的のために、このサブシステムは上鍵盤に割当
てるために４つの楽音発生器が利用できる場合について
説明しである。任意の所望する楽音発生器の数に餐易に
拡張されるので、これは本発明の限界を示すものではな
い。

メモリアドレス／データ書込回路８３によって与えられ
たデータ語によって新たな割当データ語が割当メモリ８
２からアドレスされると、新たな語が入力としてゲート
２１０へ与えられる。

モード信号は２ビツトからなる。ｍ、はＭＳＢ（最上位
のビット）であ’）　、ｍ２はＬＳＢ（ｒｌ）下位のビ
ット）である。モード信号は下記の制御状卯を有する： ｍ１ｍ２　＋１１１作 ０　０　動作なし ０　１　新たなデータ語を加える。

１　０　存在するデータ語をレリースする。

参考のために述べである米国特許第４，０２２，０９８
号（特願昭５１−１１０６５２　）に記述されているよ
うに、音調検出・割当装置１４は新たな楽音発生器が割
当てられると線８７土に１　”　（ｃｊ号を発生させる
。従って線８７上の信号はモード信号のＬＳＢ　ｍ２に
対して用いることができる。また上記と同じ特許に記述
されているように、楽音発生器割当が取消されると、線
８６上に信号が現われる。従って、線８６上の信号はモ
ード信号のＭＳＢｍ＋に対して用いることができる。

ノート発生器除去回路１１０が以前に割当てられた楽音
発生器が開放された（割当てられた状態におかれ対応す
る割当データ語に符号化された）ことを決定すると、対
応する割当データ語はレリースデータというラベルの刺
いたデータ信号としてゲート２０１へ転送される。

後述するように、分類動作後の最も古い割当データ語は
データシフトレジスタ２０２の第１語位置に現われ、最
も新らしい割当データ語はレジスタ２０５に記憶される
。

クロック２１１はタイミング信号を発生させ、これらの
タイミング信号はカウンタを増分させるのに用いられ、
またデータシフトレジスタからデータをシフトアウトす
るのにも用いられる。データシフト１／ジスタおよびレ
ジスタ２０５は、本質的には一方の端から読出したデー
タをもう一方の端において再挿入する循環シフトレジス
タとして動作する。データがデータシフトレジスタ２０
２から読出されると、新たな割当データ語が線２４１上
の加算（ＡＤＤ）信号および線２４２上のレリース信号
に応答してゲー１−２０４によってデータシフトレジス
タ２０２に読込まれる。

割当データ語の加算も減少（ｄｅｐｌｅｔｉｏｎ　）　
も起きないと、零信号がゲート２０１とゲート２１０の
両方へ送られる。零信号は、すべてのビットが零であり
“０″′２進状態レベルにおかれた信号線によって与え
ることができるデータ語である。

各割当データ語がデータシフトレジスタ２０２から読出
されると、その割当データ語はゲート２０１によって転
送された割当データ語と比較される。

この比較は比較器２０３によって行われる。その入力割
当データ語が互に等しいと、比較器２０３は等値（ＥＱ
ＵＡＬ）信号を発生させる。

可使信号に対する２進゛１”論理状態に応答して７リツ
プフロツプＦ／Ｆ２Ｏ３がセットされるので、その出力
信号Ｑは２進論理状態”　ｉ　”におかれる。

カウンタ４０７がそのモジュロカウンティング実施の故
にその最小カウント状態に戻る度毎に、フリップ７０ツ
ブＦ／Ｆ　２０８がリセットされる。カウンタ２０７は
事象シーケンサ１１５の動作を示すのに用いられた楽音
発生器の数である４をモジュロとしてカウントするよう
に実施されている。

論理演算装置２０９の詳細が第９図に示されている。論
理演算装置２０９は下記の論理関係によシ等値（ＥＱＵ
ＡＬ　）信号およびフリップフロップ２０８に応答して
線２４１上に加算（ＡＤＤ）信号を、線２４２上にレリ
ース（ＲＥＬＥＡＳＥ　）信号を発生させるレリース＝
（ｍ１ｍ２等値ルト（ｍ１ｍ２（等ｆ［＋Ｑ））　式１
加　ｎ−ｍｌ　ｍ２　（等値＋Ｑ）　式２第１表は、古
い割当データ語がＮ１およびＮ２であり新たな割当デー
タ語Ｎ８がモード信号ｍ１＝０およびｍ２−１に対応し
て割当てられ記憶装置に入れられる説明に役立つ実例に
対するシステム動作を表記したものである。

第１表 カウンタ２０７状態　ａｂ　シフトレジスタ　レジスタ
２０５　Ｅ　Ｑｌ　０１　ＮＩＮｇｏ　０　００ ２　０１　Ｎ２００　Ｎ１　００ ３　００　０ＯＮＩ　Ｎ２　１０ ４　０　１　０ＮＩＮ２　Ｎ８　０１ １　０１　ＮｌＮ２Ｎ３　０　００ 上記の表において用いられている１ｌｉｉ％　Ｆａはａ
−加算、ｂ＝ニレリースＥ＝■値である。カウンタ２０
７の最高カラン）ｆｋ態４において新たな割当データ語
がレジスタ２０５に記憶される点に注目すべきである。

また、カウンタ２０７がその最小カウント状態になる度
毎に、最も古い割当データ語がテータシ７トレジスタ２
０２の出力に現われる。この場合にはＮｌが最も古い割
当データ語である。

第２表は、割当データ語がモード信号用＝１およびｍ２
−０に対応して事象シーケンサ記憶装置から除去される
場合第１表に表記した動作を終シに開始されるシステム
動作を表記したものである。

第２表 カウンタ２０７状態　ａｂ　シフトレジスタ　レジスタ
２０５ＥＱ１　０１　ＮｌＮ２Ｎ３　０　００ ２　０１　Ｎ２Ｎ１１ＯＮｌ　１０ ３　１ＯＮａＯＮ１　０　０１ ４　１１　ＯＮ＋Ｎａ　Ｏ０１ １、０１Ｎ＋Ｎｓ０　０　００ カウンタ２０７かそのカウント状態２になると、割当デ
ータ語Ｎ２はデータシフト１／ジスタ２０２の第１語位
置にくる。カウント状態３においては、割当データｆＲ
７Ｎ２がデータシフトレジスタ２０２から読出され、事
象シーケンサ１１５のメモリから除去される運命にある
ゲー１−２０１によって転送されたデータ；治に等しい
ことが発見される。カウンタ２０７のカウント状態４に
達すると、線２４１上の加算＝、゛１″重量計応答して
割当データ語Ｎ８はゲート２０４によってデータシフト
レジスタの最後の位置に挿入される。従ってカウンタ状
態の新たな周期が開始されると、又はカウント状態１に
なると、レジスタに記１．音された割当データ語は割当
時間の正しい順序になる。割当データ語Ｎ２は除去され
ており、レジスタ記憶シーケンスのギャップは閉じられ
ている。

割当データＷｔ（数の拡銀は、カウンタ２０７に対する
カウント状態の敢ヲ拡張し、データシフトレジスタ２０
２における対応するメモリ記憶位置数を有するだけで行
われる。

以下本発明の実施の態様を列記する。

１、楽音発生器状態手段は、 各検出データ語によって増分される楽音発生器カウンタ
と、 前記楽音発生器のカウント状態に応答し、前記カウント
状態が予め指定された最大値に達すると追加のデータ検
出語に応答してキル信号を発生させる比較器手段とを含
む 特許請求の範囲記載の楽器。

２、楽音発生器除去回路は、 データ検出メモリ手段と、 前記の各検出データ語に対応する鍵スィッチが作動され
る時間順序に順序付けられた配置において前記の各検出
データ語を前記データ検出メモリ手段に記憶し、前記配
置は最も古い検出信号を識別する事象シーケンサ手段と
、 前記キル信号に応答し、前記データ検出メモリ手段に記
憶された前記の最も古いデータ検出信号を追加のデータ
選択語によって置換するテータ置換手段とを含む 特許請求の範囲に記載の楽器。

３、鍵スィッチの鍵盤配列を有し、一連の計算サイクル
の各々の期間中に楽音波形を規定する点の振幅に対応す
る複数のデータ語を計算し、前記鍵盤配列の鍵スイツチ
数よシ少数の複数の楽音発生器へ転送する鍵盤楽器と組
合せられていて、針スイッチの前記鍵盤配列における作
動された各鍵スィッチに応答して検出信号を発生させる
鍵スイツチ状態検出手段と、 前記の各検出信号を符号化し、発生した検出信号に対応
する前記の各作動された鍵スィッチを識別する検出デー
タ語を発生させる符号化手段と、楽音波形を規定する点
の振幅に対応する前記複数のデータ語を計算する計算手
段と、 その各々が前記計算手段が計算した前記複数のデータ語
に応答して楽音波形を発生させる複数の楽音発生器と、 前記の各検出データ語に応答し、前記複数の楽音発生器
のうちの１つを割当て、鍵スィッチの前記鍵盤配列に含
まれる対応する鍵スィッチに対応づけられた周波数で前
記楽音波形を発生させる割当装置手段と、 楽音波形を発生させるため前記複数の楽音発生器のすべ
てが割当てられており追加のデータ検出語が発生すると
キル・信号を発生させる楽音発生器状態手段と、 前記キル信号に応答し、前記割当装置手段に供給された
検出データ語を前記の追加データ選択語によって置換す
る楽音発生器除去手段と、を具えることを特徴とする楽
音発生器が最も最近に作動された扛スイッチに常に割当
てられるような方法で前記複数の楽音発生器のうちの楽
音発生器を作動された鍵スィッチに割当てる装＋ｒｔ。

４、　前記楽音発生器状態手段は、 前記各検出データ語によって増分される型性発生器カウ
ンタと、 前記つ９Ｓ音発生器カウンタのカウント状態に応答し、
前記カウント状態が予め指定された最大ｆ’Ｚに達する
と前記の追加のテータ法出８１）に応答して前記キル信
号と発生させる比較器手段とを含むｆｆ１ｉＪ記第３項
上第３楽器。

５、楽音発生器除去手段は、 前記の各検出デ−タ語にメｑｊ応する′０スイッチが作
Ｑｊｌされる時間）１Ｖ１圧に順序イτＪけられた配置
において前記検出データ語の各々を記憶し、前記配置１
′Ｃは最も古いテータ検出１４号を識別する事象シーケ
ンザ手段と、 前記キル信号に応答し２、前記の最も古いデータ検出信
号に対応する複０の楽−１７，発生器のうちの１つが発
生させた波形の１に幅を減少させ、前記波形が最小値を
えた時にダン（ｄｏｎｅ　）信号を発生させる位相手段
とを含む 前記第３項による楽器。

６、　前記楽音発生器除去手段は史に、前記キル信号に
応答し、前記ダン手段に応答して前記の１７よも古いデ
ータ検出信号を前記事象シーケンサ手段における前記の
記憶され順序付けられたハ「１序から削除し、前記の追
加データ検出語を前記の記憶され順Ｈ；付けられた順序
に付加するデータ除去手段を含む 前記第５項による楽器。

７、　各ヂ８音発生器は、 計重手段によって引算された複数のデータ語を記憶する
ノートメモリ手段と、 前記計算手段によって計算された前記複数のデータ語を
記憶する従属メモリ手段と、 割当装置手段によって決定される速度でタイミング信号
を力えるノートクロックと、 前記タイミング信号に応答し、反復する一連のメモリア
ドレスナンバーを発生させ、前記メモリアドレスナンバ
ーに応答して前記ノートメモリ手段からデータ語をアク
セスする第１メモリアドレス手段と、 前記の一連のメモリアト１／スナンバーに応答し、前記
従属メモリ手段からデータ語をアクセスする２１Ｓ２メ
モリアドレス手段と、 加算信号に応答し、前記ノートメモリ手段から読出され
た前記データ語と前記従属メモリ手段から読出された前
記データ語とを加ｒｔ　Ｌ合計された一連のデータｍを
つくる加算器と、 前記の加算された一連のデータ語を可聴楽音に変換する
東換器手段とを含む 前記第５項による楽器。

８、　前記楽音発生器除去手段は更に、前記キル信号に
応答し、前記加算信号を発生させ、前記の最も古いデー
タ検出信号に対応づけられた複数の楽音発生器のうちの
１つに与える楽音発生器選択手段を含む 前記第７項による楽器。

９、　前記第２メモリアドレス手段は、前記第１メモリ
アドレス手段の前記一連のメモリアドレスナンバーのう
ちの１つが予め選択された値を有する度毎に予め選択さ
れた位相定数をアキュムレータの内容に連続的に加算す
る加算器−アキュムレータと、 前記加算器−アキュムレータの前記アキュムレータの内
容を前記一連のメモリアドレスナンバーの各々に加算し
てメモリアドレスナンバーの相シーケンスを作る位相加
算器と、 メモリアドレスナンバーの前記相シーケンスに応答して
前記従属メモリ手段から前記データ語を読出すメモリア
クセス手段と、 前記加算器−アキュムレータの前記アキュムレータの内
容に応答し、前記アキュムレータの内容が所定の位相取
消値に達すると前記ダン信号を発生させる比較器手段と
を含む 前記第７項による楽器。

ｌ（）、前記所定の位相取消値は前記ノートメモリ手段
に記憶されたデータ点の数の汗に対応する前記第９項に
よる楽器。

１Ｊ−９ｒａｉｌ　ｉ′己　言トτｙ手「ンは、波形メ
モ７ノと、 １セツトの高調波係数を記憶する高調波メモリと、 論理タイミング信号を与える論理クロックと、楽音波形
ｆ：規定する点の振１′５′１に対応する一６ｉＪ記複
度毎に増分される旨Ａ１′１波カウンタと、ｉｉＩ　Ｐ
ｔｃ：　ｆｉ：噴理タイミング信号に応答して前記高Ｒ
”Ｉ波カウンタのカウント状態をアキュムレータの内容
に押Ｒ先的に加ｎ（７、前記一連の剖リサイクルの６各
の開始時に前記アキュムレータの内容を零直に初期設定
するコンピュータ加算器−アキュムレータ手段と、 １セツトの三角関数値を記１意する正弦波関数表と、 前記コンピュータ加算器−アキュムレータ手段のアキュ
ムレータの内界に応答して三角関数値を前記正弦波関数
表から胱出すコンピュータアドレッシング手段と、 前記高調波カウンタのカウント状態に応答して高調波係
数を前記高調波メモリがら読出す高調波アドレッシング
手段と、 前記高調波メモリから読出された高調波係数と前記正弦
波関数表から読出された三角関数値とをに対応するアド
レスにおいて前記波形メモリに記憶されたデータとを合
計し、その合計した値を前記波形メモリに記憶し、楽音
波形を規定する前記点を作る合計手段とを含む 前記第３項による楽器。

【図面の簡単な説明】

第１図は、本発明の１実施例の概略図である。 第２図は、、、汗調検出・割当装置１４の概略図である
。 第３図は、トーンレベル低下システムの概略図である。 第４図は、音調検出・割当装置１４に付加された論理の
概略図である。 第５図は、本発明の代わりの実施例である。 第６Ｍは、本発明の更にもう１つの代わシの実施例であ
る。 第７　［Ｍ＋は、ＡＤＳＲ発生器とＴｌ−調割当装置と
の組合せの概略図である。 第８図は、事象シーケンサ１１５の概略図である。 第９図は、論理ユニツ）　２０９の論理図である。 第１図において、 １１は音響システム、１２は楽器鍵盤スイッチ、１４は
音調検出・割当装（ｊ、１６は実行ｉ：ｉ制御回路、１
９はワードカウンタ、２０は高調波カウンタ、２１はカ
ロ算器−アキュムレータ、２２はゲート、２３はメモリ
アドレスデコーダ、２４は正弦波関数表、２５はメモリ
アドレスデコーダ、２６は高層′・］波係数メモリ、２
８は乗算器、３３は加算器、３４は主レジスタ１，１７
はＤ−Ａ変換器、１００は楽音発生器。

Claims (1)

1. 【特許請求の範囲】 １、　多数の錠スイッチの鍵盤配列金倉み、前記鍵盤配
   列の針スイッチ数より少数の複数の楽音発生器を有する
   打盤楽器と組合せられていて、鍵スィッチの前記鍵盤配
   列における作動された各鍵スィッチに応答して検出信号
   を発生させるｄスイッチ状態検出手段と、 前記の各検出信号を符号化し、発生した検出信号に対応
   する前記の各作動された鍵スィッチを識別する検出デー
   タ語を発生させる符号化手段と、前記の各検出データ語
   に応答し、鍵スィッチの前記鍵盤配列に営まれる対応す
   る鍵スィッチに関連した楽音を発生させるように前記複
   数の楽音発生器のうちの１つを割当てる割当装置手段と
   、楽音全発生させるため前記複数の楽音発生器の全部が
   割当てられており追加のデータ検出語が発生するとキル
   信号を発生させる楽音発生器状態手段と、 前記キル信号に応答し、前記割当装置手段に供給された
   検出データ語を前記追加のデータ選択語によって置換す
   る楽音発生器除去手段と、を具えることを特徴とする楽
   音発生器が最も最近の作動された鍵スィッチに常に割当
   てられるような方法で前記複数の楽音発生器のうちの系
   音発生器を作動されたＵスイッチに割当てる装置。