JPS60210862A - 電気回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、制御電圧がダイオード（なるべくショットキ
・ダイオード）を通ってトランジスタのペースへ送られ
、個々のセルには専用の電源がないような、マーシト・
トランジスタ・ロジック（ＭＴＬ）’を用いるバイポー
ラメモリセルに関するものでめる。

〔従来技術〕

ＩＢＭテクニカル・ディスクロージャー・プルテアＣＩ
Ｂｈｌ　Ｔｅｃ、ｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ
　Ｂｕｌｌｅｔｉｎ　）、Ｖｏｌ、２２．ｌ１８Ａ、１
９８０年１月号所載のウィードマン（Ｓ　、に、　Ｗｉ
ｅｄｍａｎｎ　）の「モノリシック状に集積した記憶セ
ル（Ｍｏｎｏｌｉｔｈｉｃａｌｌｙ　Ｉｎｔｅｇｒａｔ
ｅｄ　Ｓｔｏｒａｇｅ　Ｃｅ１ｌ）　Ｊには、マーシト
・トランジスタ・ロジック／インテグレーテッド・イン
ジェクション（ＭＴＩ、／Ｉ２Ｌ　）を用い、消費電力
が極めて少い面密度スタチック・メモリの構造と用途が
記載さｊている。

第１図は、基本的なウィードマン他のセル１０の等価回
路（ビット線１２．１４と、語ａ１６゜１８、すなわち
、アクセス線とを含む）を示す。

第１図に示すように、ウイードマンはセル１０から抵抗
金無くし、語線を通じてセル１０に電力を供給すること
に成功した。抵抗は、セルトランジスタＴ＋　、　Ｔ＊
の能動素子領域とは物理的に異なる領域老必要とするか
ら、抵抗が基本セルに含まれないことに、ｃｖ実装密度
が高くなる。

更に、スダチックセル１０により消費される電力を少く
するためには、待機電流を非常に少くしなければならな
い。与えられた電源電圧に対して、待機電流全最小限に
することｔ／′、ｒ、、非常に高い抵抗値（すなわち、
少くともメグオーム、できれば１０９オーム〕葡必要と
することを意味し、そうすると材料のシート抵抗値の限
界のために広いチップ曲積を必要とすることになる。

語線全通してセルへ電力と電流を供給することにより、
２つの抵抗（すなわち、図には示していないが、語線に
接続されている電源に付随する抵抗）に、全メそリセル
列に対して、各メモリセルに通常含まれている抵抗（図
示せず）と同じ機能？果させることができる。これにょ
ジ、各セルが個々に電源を含んでいるメモリと比較する
と、同じ消費電力に対しては、牛尋体メモリの全体の寸
法を小さくできる。

ウイードマンのメモリセルでは、電流注入トランジスタ
Ｔｓ　、　Ｔａ　ｋ用いて、トランジスタＴＩ＋Ｔ２に
一１力を供給している。トランジスタＴ１　とＴａ（・
ユセル１０の第１の半分（破線２０で囲まれている）全
構成し、トランジスタＴ２とＴ４はセル１０の第２の半
分全構成する。両刀の半分とも同一でるる。

谷トランジスタ対（すなわち、トランジスタＴＩとＴａ
　、　Ｔ２とＴ４　）はＭＴＬ／Ｉ２Ｌ構成で接続され
る。この楊ａは周知のものである。トランジスタＴ１と
Ｔ２は、良く知られでいる交差結合関係でコレクタ領域
とベース領域力１接続さノ１．る。すなわち、トランジ
スタＴＩのベース２２がトランジスタＴ２のコレクタ２
４へ接続さｔｔ１トランジスタＴ２のベース２６がトラ
ンジスタＴ＋のコレクタ２８へ接続さする。セル１０に
おける読出しは、導線３０と３２を流れる電流の差を検
出することにより行われる。

しかし、工　Ｌに対してハ、トランジスタＴ１とＴ２は
逆モードで動作する（すなわち、電流利得を高くする向
きに電流が流れる正常モードすなわち順そ−ドとは対照
的に、電流利得を低くする向ぎに電流が流れる）。Ｉ２
Ｌ　トランジスタ構成の処理は、Ｉ２Ｌに対するドーピ
ング輪郭についての制約のために、得られたトランジス
タが順電流で動作するような構成の処理よりも制限され
る。

周知のように、逆モードで動作しているトランジスタの
電流利得β（すなわち、コレクタ電流全ベース電流で除
したもの）は、２〜ｌＯのオーダーでめる。しかし、正
常モードすなわち、順モードで動作しているトランジス
タの電流利得βハ２０〜１００のオーダー、すなわちＩ
２Ｌの電流利得の１０倍である。したがって、同じコレ
クタ電流を得るためには、正常に動作している半導体ト
ランジスタのベース電流は、逆モードで動作しているト
ランジスタのベース電流１９１桁小さくできる。また、
メモリセルにおいて安定で再現できる電流状態全確保す
るためには、βの範囲は５０であることが一般に望まし
い。工２ＬにおいてはトランジスタＴ３とＴ４　のベー
ス幅が制限されるために、Ｉ２Ｌの集積度は制限される
。

従って、高い集積度と、小さい待機電流と、少い消９電
力と１達成するために、基本的なセル構造中に抵抗ケ含
まない固体メモリセルであって、を力はビット線と語線
のうちの少くとも一方を通じて供給され、〃・り、正常
電流モートすシ、わち順電流モー　ドで動作するトラン
ジスタが用いられている面体メモリセルの提供が非常に
望まれる。

〔発明の概貴〕

本発明により、回路の少くとも一部における電流のか＋
１れを２つの状態のうちの１つに維す）する手段と、第
１と第２の一方向電流導通手段と、第１、第２．第３お
よび第４の電流アクセス線とを備え、前記ｔｉ、ｔに維
持手段は第２のｙ品子を流れる前記電流の流れ全制御す
るだめの第１の端子と、第４の９品子を流れる前記電流
の流れ全制御するための第３の端子と金含み、前記第１
のアクセス線は前記第１の一方向電流導通手段に電気的
に直結され、前記第２のアクセス線は前記第２の一方向
電流導通手段に電気的に直結され、前記第３のアクセス
線は前記第２の端子に電気的に直結され、前記第４のア
クセス線は前記第４の端子に直結され、かつ前記アクセ
ス線はいずれも他のアクセス線へは電気的に直結されな
いようにして構成された電気回路が得られる。

２つの状態のうちの１２に電流を維持する手段は２個の
ｎ　−ｐ　−ｎ　）ランジスタで構成すると便利でるる
。それらのトランジスタのベースとコレクタは交差結合
される。第１の一方向電流導通手段は第１のアクセス線
（語線）と１個のトランジスタのベース（すなわち、制
御端子すなわち制御領域）との間に接続され、第２の一
方向電流導通手段は第２のアクセス線（語線〕と他のト
ランジスタのベース（別の制御端子すなわち制御領域）
との間に接続される。第３と第４のアクセス線（ビット
線）はトランジスタのエミッタへ別々に接続できる。こ
の構成においてニ、トランジスタは正常モードすなわち
順方向電流導通モードで動作し、交差結合されたトラン
ジスタで構成された双安定再生回路への電力（および電
流）は、電流が２つの状態のうちの１つの状態に維持さ
れている時は、語線を通じて供給される。セル中に抵抗
が存在しないために高い実装密度が達成される。

〔実施例〕

以下、図面全参照して本発明の一実施例を詳しく説明す
る。

第２図は、好適な相互接続の様子を示す本発明の同一の
２個のメモリセル３４．３６ｔ−示す回路図でるる。セ
ル３４はショットキーダイオード３８．４０のような一
方向電流（この明細書で使用する電流という用語は通常
の電流上意味するものとする）導通手段と、トランジス
タ（この実施例ではバイポーラｎ−ｐ−ｎ）ランジスタ
）Ｔｓ。

Ｔ６と會含む。トランジスタＴ１１のベース４２（スな
わち、電流制御１子すなわち電流制御領域）が、トラン
ジスタＴ６のコレクタに交差結合される。

トランジスタＴ６のベース４６は、トランジスタＴ５の
コレクタへ交差結合される。トランジスタＴｓ　のエミ
ッタ５０（すなわち、それを流れる電流がベース４２に
より制御されるような端子すなわち領域）が、ビット線
Ｂｅ　（すなわち、アクセス線）に電気的に直結され、
エミッタ５２（すなわち、それを流れる電流がベース４
６により制御されるような端子すなわち領域）が、ビッ
ト線Ｂ。

（すなわち、アクセス線）へ電気的に直結される。

曲線ＷＬ１（すなわち、アクセス線）がショットキーダ
イオード３８に電気的に直結され、語線ＷＲ１（すなわ
ち、アクセス線）がショットキーダイオード４０へ電気
的に直結される。

トランジスタＴ６とＴ・の上記の交差結合により、双安
定再生電気回路の基礎が得られる。そのような双安定回
路は、その一部における電流の流れを２つの状態（たと
えば、電流の流れの２つの逆の向き）のうちの１つに維
持するための手段の一例にすぎない。わるいは、トラン
ジスタＴｓ　トで＠は、第１と第２のスイッチング手段
の例でるる。

ショットキーダイオード３８の半導体領域５４はトラン
ジスタＴｓのベース４２とトランジスタＴ・のコレクタ
４４に電気的に直結される。クヨットキーダイオード４
０の半導体領域５６はトランジスタＴ６のベース４６と
トランジスタＴ６のコレクタ４８へ電気的に直結される
。ショットキーダイオード３８．４０の金属化された部
分５８．６０に、語線ＷＬ　＋　、　ＷＲ＋　にそれぞ
れ電気的に直結される。

セル３６は、ショットキーダイオード６２，６４と、ト
ランジスタＴフ、Ｔ８と、語線Ｗ１．＋、’　、−ＷＲ
，と、ビット線Ｂｏ　、　Ｂ＋の部分と會含む。

セル３４の基本的な記憶機能は、トランジスタ’１５　
＋　’ｆ’６の一方が飽和状態となり、他方が非導通状
態となった時に行われる。説明のために、トランジスタ
Ｔｓが導通状態で、トランジスタＴ・が非導通状態でる
ると仮定する。これは、論理状態ｒｌＪとして定義され
る。トランジスタＴａが導通状態で、トランジスタＴ６
が非導通状態の時は論理状態「０」と定義される。ｌ’
　Ｉ　Ｊの時には、トランジスタＴ１１のベース４２−
エミッタ５０間接合と、ベース４２−コレクタ４８間接
合とは、順バイアスされる。そうすると、１［が図示の
ようにショットキーダイオード３８．４０ｔ−通って流
れる（電流ｘｂ１．Ｉｂ２参照）から、ショットキーダ
イオード３８．４０は順バイアスされる。

トランジスタＴｓのβはｌより大きいから、トランジス
タＴ５のコレクタ４８を流れる電流Ｉｃｌは電流Ｉｂ＋
　より大きい。トランジスタ１゛６が非導通状綿でめる
から、それのコレクタ電流Ｉｃｌは電流１ｂｓ　に非常
に近く、しにボつてダイオード４０の亀圧師下にダイオ
ード３８の電圧降下エク大きい。そのためにトランジス
タ１ｌＮＳのベース４２−エミッタ５０間の接合が順バ
イアスされ、ベース４６−エミッタ５２間接合は逆バイ
アスされる。

したがって、セル３４はそれの２つの安定状態のうちの
１つにるり、トランジスタＴ５が非導通状態、トランジ
スタＴａが導通状態となるまでその状ａ’を維持する。

セルの供給電！ｆ−（図示せず）と、（アクセス線上の
図示しない）電流制御抵抗と、トランジスタＴｓ、Ｔ・
のＰＮ接合の種々の電位障壁の高さと、ダイオード３８
．４０のＰＮ接合の種々の電位障壁の高さとは、セル３
４の双安定再生動作全行えるように適切に選択される。

待機状態においては、語線ＷＬＩ、ＷＲ＋とビット線Ｂ
ｎ、Ｂ＋は、全て同じ電位に接続される。セル３４が最
小の待機電力で安定な状態を保つように待機状態の電位
が選択される。

読出しのためには、セル３４全独自に指定する１行、１
信号とｒ列」信号を必要とする。行信号は、比較的高い
電位（すなわち、論理［ｌ−１信号）を語線”ＶＶＬＩ
　、　ｗａ＋　へ与えることによｒ）４られる。

列信号は、ビット線Ｂ、　、　Ｂ、における電位を低く
することに、ｌ：９得られる。ビット線Ｂｏ、Ｂｔにお
ける電位が低くなるにつれて、を流■ｂ＋　、　Ｉｏｌ
か増７１０しく　ｒ　１−、！状態の例において〕、シ
たがって１流Ｉｂ＋とＩｂｚの差が大きくなる（すなわ
ち、Ｉｂ１−Ｉｂ２キＩｂ、（β−１）〕。このように
してビット＃　ＢＯＨＢｌにおいて得られる太きＡ差電
流に、１個の読出し増幅器（図示せず）により、読出す
ことができる。トランジスタＴｓ　、　Ｔｇへの電流注
入器としてショットキーダイオード３８．４０を用いる
ことにより、待機バック注入電流を必要としないために
、ウイードマンのセルのｐ−ｎ−ｐ注入器よりもはるか
に良い検出信号が得られるＣとになる。

セル３４にｒ　ｌ　Ｊ’Ｅたｌ；ｌ：ｌ’ＯＪｋ書込む
ために、読出しのようにピッ）嶺Ｂｏ　、　Ｂ＋　にお
ける電位が低くされ、語線ＷＬｌとＷＲＩ　の−力だけ
に書込み電流が加えられる。書込み％流は、選択された
語ＩｆＫ＆’（−Ｗ続ぜれてはいないブｉのトランジス
タをダイオード３８または４０により導通状態にする（
選択さハたｂン線に接続されでいるトランジスタのペー
ス会エミッタ接合を逆バイアスターるＣとにより〕。た
とえば、語線ＷＲ＋　に省込与を流が加えらｎると、ト
ランｆスタＴｓｉＪｉ非導通状態をこされ、トランジス
タＴ１１が導通状態にされて］１」がセル３４に書込ｉ
れる。

別の書込み動作をよ、語線ＷＬＩとＷＬ＊に同じ電位に
保ち、ビット線Ｂｏ又はＢ＋の電位だけを低くすること
によって行う。低電位のビット線に直結されているトラ
ンジスタは、何れでろっても導通状態にされ（ペース・
エミッタ接合′ｆｔｓバイアススることにより）、それ
により他のトランジスタを非導通状態にする。たとえば
、ビットＭ　Ｂ　。

の電位だけが低くされると、トランジスタＴｓａ導通状
Ｉ！ＩＶｒ、され、トランジスタＴｓｅ’！非導通状態
にされ１、Ｉ’ｌＪがセル３４に督込まｉＬる。

第３図り集積回路に組込まれｔ°セル３４を示ブ平面図
である。セル３４のそれぞれの「半分」の境界部が破線
６５．６６で示啄れている。第４図は、第３図の４−４
ｆｌに沿う断面図で、セル３４の半分だけｔ吋・すもの
でるる。トランジスタ’Ｉ　ＩＩ　＋ＴｌＩｒよ５ｉＣ
ｈ領域６ａにＬ９分離される。セルの性能を高くす；ｂ
ために、ペース接点窓を通じてＰ１イオンを注スするこ
とにより（たとえに、第４図の７０参照）、トランジス
タＴ５とＴ＠會作ることができる。この加えられたＰ＋
領域により、真性ペースの輪郭を変えること表しに、外
因性（ｅｘｔｒｉｎ’ｓｉｃ　’）　ペースのために最
適なドーピング輪郭？与える。

菓４図かられｐるように、セル１０はドープされた基板
７２（たとえばＰ形）の上に置くと便利Ｃろる。基板７
２の上で埋込み層７４が成長させられる。Ｉｔ８７４Ｆ
；Ｌ、基板７２の導電形とに逆の導電形（すなわち、Ｎ
＋）に高濃度にドープされる。

層７４の上にエピタキシャル層７６が成長させられ、ｊ
ｆＪ　７４の導電形と同じ導電形（Ｎ）の中ヤリャが低
濃度にドープされる。

層７６の上面８０からＭ７４−＼延びる拡散層７８が設
けられる。表面８０の一部分から、層７６の厚さより薄
い厚さ１で延びるＰ膨拡散層８２が設けら九る。その拡
散７ｉｉ８２ｆｌｌ＝ランジスタＴｓのペースを拾成す
るＣ最後に、拡散層８２内に、Ｎ”領域８４と　Ｐ＋頂
域７０とｆ設けられて、トランジスタＴ５のエミッタと
オーミンクなペースｉ点全そ、１．ぞれ形成する。

金属接点８６．８Ｂ、９０．９２がショットキーダイオ
ード３８の金ｋＪ４Ｉｌｌ１５４と、コレクタ４８ト、
工ξツク５０と、ペース４２七の感点きそれぞれ形成す
る。基板７２にＰ＋ガードリング９３が埋込まれて、８
ｉ０ｚ領域６８の真下でセル３４の各半分の底を囲む。

トランジスタＴ１１の順電流が第４図にＩｆ　として示
さ九ている。第３図における記号Ｓ、Ｃ，Ｅ、ＢＵ、シ
ョットキーダイオード、コレクタ、エミッタ、ベースに
、それぞれ対応するものでるる。

短い線で囲まれた正方形の部分９４，９６．９８．１０
０，１０２，１０４，１０６，１０８は、領域６８にお
ける接点開ロ部ケ表すものでるる。金属層部分１１０，
１１２はベース４２とコレクタ４４、ベース４６とコレ
クタ４８をそれぞれ父差結曾する。

放射線に対する耐性を高くするために、各反転トランジ
スタ’ｒｓ　ｌ　’Ｊ−６のベースとコレクタに標準ノ
ＲＩＩＣｊｃ技術奮刀口えることによりセル３４’に作
ることができる。

以上の説明から、セル３４をＲＡＭの１個のセルとして
採用できることかわ力・る。

【図面の簡単な説明】 第１図は従来のウイードマンＭＴＬ／Ｉ２Ｌ回路の等価
回路図、第２図は本発明のメモリセルの等価回路図、第
３図は本発明のメモリセル４含む集積回路の一部の平面
図、第４図は第３図の４−４線に沿う断面図でるる。 ３４．３６−・・・メそりセル、３８．４０　。 ６２．６４・・・・一方向電流導通手段、ＷＲｌ。 ＷＢ２　、ＷＬ＋　、ＷＬ２　・　・　Φ　拳　語線、
Ｂ、、Ｂ、・　φｓｏビット線、Ｔｓ　＋Ｔｓ　、Ｔｙ
＋Ｔｓ　・・・・トランジスタ。 特許出願人　ハネウェル・インコーボレーテツド復代理
人　山川政樹（ほか２名） 図面の浄書（内容に変更なし） ｍ　Ｂ＋ ■、事件の表示 昭和ＧＯ年特　許願第２２５２−号 ２５ト叩の名称 電気ロー各 ３、補正をする者 事件との関係　特　許出願人 補正命令 シ、□の日付　昭和６０年　牛刀　３　日こ る。補正の対象　。 ｍｍｔの浄書（内容に変更なし）

Claims (3)

【特許請求の範囲】
1. （１）それの少くとも一部を流れる電流を２つの状態の
   うちの１つに維持するための手段と；第１と第２の一方
   向電流導通手段と； 第１．第２．第３および第４のｔ流状態アクセス線と ケ備え、＠６Ｃ電流維持す段は弗２の端子を流れるＰｆ
   ｆｆ配−１流の流れｔ制ｆｌＩ″ｊるための第１の端子
   と、第４の端子電流れる前記を派の流れを制御するため
   の第３の端子と會含み、 １ｒｌＩ記第１のアクセス線はＩ！ｒｌ記第１の一方向
   電流導通手段に電気的に直結され、前記第２のアクセス
   線は前記第２の一方向電流導通手段に電気的に直結され
   、前記第３のアクセス線は前記第２の端子に電気的に直
   結され、前記第４のアクセス線は前記第４の端子に電気
   的に直結され、前記アクセス線４いずれも他のアクセス
   線には電気的に直結されないことｔ−特徴とする電気回
   路。
2. （２）第１．第２および第３の領域を有するＭｌの電気
   装置と、 第４．第５および第６の領域を有する第２の電気装置と
   、 第７９Ｍ８お工び第９の領域を有する第３の電気装置と
   、 ｆｊＪＪｌ　０　ｓ　ＷＪｌｌ　＃第１２の領域を有す
   る電気装置と、 第１．第２．第３．第４の一方向電流導通手段と、 Ｍｌ、第２．第３．第４．第５．第６の電流導通アクセ
   ス線と 全備え、前記第１の領域は前記第２とＪ＠３の領域の間
   の電流の流れ全制御するようにされ、前記第４の領域は
   前記第５と前記第６の領域の間の電流の流れ全制御する
   ようにされ、前記第１の領域は前記第６の領域へ電気的
   に直結され、前記Ｍ３の領域は前記ｊ８４の領域へ電気
   的に直結され、 前記第７の領域は前記第８と第９の領域の間の電流の流
   れ全制御するようにされ、 前記第１０の領域は前記第１１と第１２の領域の間の電
   流の流れ全制御するようにされ、前記第７の領域は前記
   第１２の領域に電気的に直結され、前記Ｍ９の領域は前
   記第１０の領域へ電気的に直結され、 前記第１．第２．第３．第４の一方向電流導通手段ｔａ
   、前記第１．第４．第７．第１０の領域へそれぞれ電気
   的に直結され、 Ｓ記憶１　＋　第２　＋第３．第４のアクセス線ハ前記
   第Ｊ、第２．第３．第４の一方向電流導通手段へそれぞ
   れ電気的に直結され、前記第５のアクセス線は前記第３
   ．第８の領域へ電気的に直結され、前記第６のアクセス
   線は前記第５と第一１１の領域へ電気的に直結されるこ
   とを特徴とする電気回路。
3. （３）流れこむ電流の少くとも一部全２つの状態のうち
   の１つに維持するための手段と、 第１と第２の一方向電流導通手段と、 第１．第２．第３および第４の電流状態アクセス線と 全備え、前記電流維持手段は第２の端子金流れる前記電
   流の流れを制御するだめの第１の端子と、第４の端子を
   流れるｍＪ記電流の淀れ全制御するための第３の端子と
   １台み、 前記第１のアクセス線は前記第１の一方向電流導通手段
   に電気的に直結され、前記第２のアクセス線は前記第２
   の一方向電流導通手段に電気的に直結され、前記第３の
   アクセス線は前記第２の端子に電気的に直結され、前記
   第４のアクセス線は前記第４の端子に電気的に直結され
   、 前記第１の一方向電流導通手段のみに、または前記Ｍ２
   の一方向電流導通手段のみに電気的に直結される電流ｆ
   ｔはないようにされることｔ％徴とする電気回路。