JPS60211589A - パラレル信号切換装置 - Google Patents
パラレル信号切換装置Info
- Publication number
- JPS60211589A JPS60211589A JP59067446A JP6744684A JPS60211589A JP S60211589 A JPS60211589 A JP S60211589A JP 59067446 A JP59067446 A JP 59067446A JP 6744684 A JP6744684 A JP 6744684A JP S60211589 A JPS60211589 A JP S60211589A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- printer
- cpu
- data
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は１台のデータ印字装置を複数台のコンピュータ
が共用できるようにしたパラレル信号切換装置に関する
。
が共用できるようにしたパラレル信号切換装置に関する
。
〈従来技術と問題点〉
最近、ミニコンピユータやマイクロコンピュータを複数
台使用したマルチＣＩ） Ｕ構成によって、高度なコン
ピュータシステムを作ることが一般化してきた。また、
従来より設置されているコンピュータシステムの近くに
新たなコンピュータシステムを設置することも良くある
。
台使用したマルチＣＩ） Ｕ構成によって、高度なコン
ピュータシステムを作ることが一般化してきた。また、
従来より設置されているコンピュータシステムの近くに
新たなコンピュータシステムを設置することも良くある
。
このように複数のコンピュータが存在する場合、１台の
高速データ印字装置ｔ（一般にはラインプリンター）を
複数台のコンピュータで共用したい要求がある。この場
合、コンピュータ間でのデータ授受を最少限に抑えるこ
とが効率アップにつながる。
高速データ印字装置ｔ（一般にはラインプリンター）を
複数台のコンピュータで共用したい要求がある。この場
合、コンピュータ間でのデータ授受を最少限に抑えるこ
とが効率アップにつながる。
そこで高速データ印字装置を共用する従来の方法として
、 ■ 各コンピュータから高速データ印字装置への信号ケ
ーブルコネクタをオペレータが挿し替える方法、 ■ 高速データ印字装置と複数のコンピュータとの間に
信号切換装置を設け、ロータリスイッチや押しボタンス
イッチをオペレータが操作して信号の接続を切り替える
方法、 ■ 同じく信号切替装置を高速データ印字装置と複数の
コンピュータとの間に設けるが、信号の接続はコンピュ
ータからの切換制御信号によって自動的に切り替える方
法（第１図参照）、がある。
、 ■ 各コンピュータから高速データ印字装置への信号ケ
ーブルコネクタをオペレータが挿し替える方法、 ■ 高速データ印字装置と複数のコンピュータとの間に
信号切換装置を設け、ロータリスイッチや押しボタンス
イッチをオペレータが操作して信号の接続を切り替える
方法、 ■ 同じく信号切替装置を高速データ印字装置と複数の
コンピュータとの間に設けるが、信号の接続はコンピュ
ータからの切換制御信号によって自動的に切り替える方
法（第１図参照）、がある。
しかし上記■及び■の方法はいずれもオペレータの介在
が必要とされ、よって不便であると共に自動記録などが
行えない。
が必要とされ、よって不便であると共に自動記録などが
行えない。
これに対し、コンピュータからの切替制御信号による上
記■の方法は、オペレータが不要で自動記録なども行え
るから、機能面では十分と言える。ところが、従来では
第１図に示すように、高速データ印字装置１用のプリン
ターインタフェース２．＝２ｎを各コンピュータ（シＰ
［Ｊす０〜ＣＰＵすｎに設ける他、切替制御信号のため
のインターフェース３０〜３ｎが必要となり且つそのた
めの信号ケーブル４０〜４ｒｌも要求される。従って、
高速データ印字装ｗ１を共用する場合には、切替制御信
号のためのインターフェース及び信号ケーブルといった
ハードウェアの追加がコストアップを招いていた。第１
図中、５は信号切替装置、６０〜６ｎは各コンピュータ
からの信号バスである。
記■の方法は、オペレータが不要で自動記録なども行え
るから、機能面では十分と言える。ところが、従来では
第１図に示すように、高速データ印字装置１用のプリン
ターインタフェース２．＝２ｎを各コンピュータ（シＰ
［Ｊす０〜ＣＰＵすｎに設ける他、切替制御信号のため
のインターフェース３０〜３ｎが必要となり且つそのた
めの信号ケーブル４０〜４ｒｌも要求される。従って、
高速データ印字装ｗ１を共用する場合には、切替制御信
号のためのインターフェース及び信号ケーブルといった
ハードウェアの追加がコストアップを招いていた。第１
図中、５は信号切替装置、６０〜６ｎは各コンピュータ
からの信号バスである。
〈発明の目的〉
本発明は上記従来技術の問題点に鑑み、特別な切替制御
信号を必要とせず、よってそのためのインターフェース
及びケーブルを必要とせずに、複数台のコンピュータが
データ印字装置を共用できるようにしたパラレル信号切
替装置を提供することを目的とする。
信号を必要とせず、よってそのためのインターフェース
及びケーブルを必要とせずに、複数台のコンピュータが
データ印字装置を共用できるようにしたパラレル信号切
替装置を提供することを目的とする。
〈発明の概要〉
本発明では、プリンターインターフェースからプリンタ
ーへデータ転送する場合に本来的に使用される信号のう
ち、 ５ＢＬＢＣＴ ”とＰＲＩＭＥ” を信号切替の制御に利用することによって、上述した目
的を達成している。即ち、 尚速データ印字装置は一般にバイトパラレルのデータを
受信するもの、いわゆるセントロニクス準拠型が多い。
ーへデータ転送する場合に本来的に使用される信号のう
ち、 ５ＢＬＢＣＴ ”とＰＲＩＭＥ” を信号切替の制御に利用することによって、上述した目
的を達成している。即ち、 尚速データ印字装置は一般にバイトパラレルのデータを
受信するもの、いわゆるセントロニクス準拠型が多い。
その信号としては、
■データライン ・・・８本
■”ＤＡＴＡ ５ＴＲＯＢＢ″（データストローブ：デ
ータの送信タイミングを示す信号） ・・・１本■”Ａ
ＣＫＮＯＷＬＥＧＥ”（アクナリッジ：データ受信応答
信号） ・・・１本 ■”ＢＵＳＹ″（ビジー：印字中を示すプリンターの状
態信号） ” ＦＡＵＬＴ”（フォルト：故障を示すプリンターの
状態信号） ＠ＬＤ”（エルデー：キャリッジエラーを示すプリンタ
ーの状態信号） ’ ５ＢＬＥＣＴ”（セレクト：オンライン中を示すプ
リンターの状態信号） ・・・各１李■” ＰＲＩＭＥ
″（プライム：プリンターをイニシャライズさせるため
のコンピュータからの信号）・・・１本 がある。これらの信号はインタフェースとプリンター間
が１対１で接続された時のデータ転送に使われるもので
あり、第２図に示す印字処理フローがとられる。但し、
第２図ではエラー処理フローは除かれている。また、”
Ｘ−０Ｎ”′（エックス・オン）コードとはプリンター
をオンラインにさせるため、コンピュータがデータライ
ンに送出する命÷信号である。
ータの送信タイミングを示す信号） ・・・１本■”Ａ
ＣＫＮＯＷＬＥＧＥ”（アクナリッジ：データ受信応答
信号） ・・・１本 ■”ＢＵＳＹ″（ビジー：印字中を示すプリンターの状
態信号） ” ＦＡＵＬＴ”（フォルト：故障を示すプリンターの
状態信号） ＠ＬＤ”（エルデー：キャリッジエラーを示すプリンタ
ーの状態信号） ’ ５ＢＬＥＣＴ”（セレクト：オンライン中を示すプ
リンターの状態信号） ・・・各１李■” ＰＲＩＭＥ
″（プライム：プリンターをイニシャライズさせるため
のコンピュータからの信号）・・・１本 がある。これらの信号はインタフェースとプリンター間
が１対１で接続された時のデータ転送に使われるもので
あり、第２図に示す印字処理フローがとられる。但し、
第２図ではエラー処理フローは除かれている。また、”
Ｘ−０Ｎ”′（エックス・オン）コードとはプリンター
をオンラインにさせるため、コンピュータがデータライ
ンに送出する命÷信号である。
第２図から、パラレル信号切替装置に下記（１）〜（／
ＩＤの機能を持たせることによって、本発明の目的を達
成することができることがわかる。
ＩＤの機能を持たせることによって、本発明の目的を達
成することができることがわかる。
（１）プリンターに接続しているコンピュータには、プ
リンターからの”８１１ＬＥＣＴ″信・号と同じ内容の
信号を” ８ＢＩＪＣＴ”信号線に送出すること。
リンターからの”８１１ＬＥＣＴ″信・号と同じ内容の
信号を” ８ＢＩＪＣＴ”信号線に送出すること。
（１１）プリンターに接続していないコンピュータには
、プリンターがオフライン状態即ち＠Ｎ０Ｔ８ＢＬＥＴ
”状態であることを示す内容の信号を８ＥＬＥＴ”信号
線に出力すること。
、プリンターがオフライン状態即ち＠Ｎ０Ｔ８ＢＬＥＴ
”状態であることを示す内容の信号を８ＥＬＥＴ”信号
線に出力すること。
（０１） プリンターに接続しているコンピュータから
送出された″Ｘ−０Ｎ″コードのみプリンターに伝送し
、他の場合は無視すること。
送出された″Ｘ−０Ｎ″コードのみプリンターに伝送し
、他の場合は無視すること。
（１ｖ）プリンターに接続しているコンピュータから送
出された゛ＰＲＩＭＥ″信号のみプリンターに伝送する
こと。
出された゛ＰＲＩＭＥ″信号のみプリンターに伝送する
こと。
（Ｖ） プリンターに接続していないコンピュータから
ＰＲＩＭＥ”信号が送出された場合は、これを接続要求
とみなし当該コンピュータをプリンターに接続すること
。但し、 （ｖｌ）既にプリンターに接続しているコンピュータが
データを継続して送出している場合は、＠ＰＲＩＭＥ”
信号が送出されてもその接続要求を無視する。そのため
、 （ｖｌｏ プリンターに接続しているコンピュータから
のＤＡＴＡ ８ＴＲＯＢＢ”信号が所定時間内で継続し
ているか否かを監視すること。
ＰＲＩＭＥ”信号が送出された場合は、これを接続要求
とみなし当該コンピュータをプリンターに接続すること
。但し、 （ｖｌ）既にプリンターに接続しているコンピュータが
データを継続して送出している場合は、＠ＰＲＩＭＥ”
信号が送出されてもその接続要求を無視する。そのため
、 （ｖｌｏ プリンターに接続しているコンピュータから
のＤＡＴＡ ８ＴＲＯＢＢ”信号が所定時間内で継続し
ているか否かを監視すること。
以上の機能を備えることにより、切替制御信号を別途用
いることなく、インターフェースから本来的に送出され
る信号だけでコンピュータとプリンター間の接続を切替
えることができる。
いることなく、インターフェースから本来的に送出され
る信号だけでコンピュータとプリンター間の接続を切替
えることができる。
従って切替制御信号用のインターフェースやケーブルと
いったハードウェアが不要である。なお、上述した（１
）〜（ｖｉ［）の機能はマイクロコンピュータやデータ
バッファ等を用いずとも、簡単なロジック回路で実現す
ることかできる。また、コンピュータ側ではソフトウェ
アのドライバ部分を若干変更するたりで済む。即ぢ１通
常コンピュータシステムはモニタ部に周辺装置どやりと
りを行うプログラムを置き、このプログラムの中の尚速
プリンタ装置のブロクラム部分の手順？若干変更すれば
良い。
いったハードウェアが不要である。なお、上述した（１
）〜（ｖｉ［）の機能はマイクロコンピュータやデータ
バッファ等を用いずとも、簡単なロジック回路で実現す
ることかできる。また、コンピュータ側ではソフトウェ
アのドライバ部分を若干変更するたりで済む。即ぢ１通
常コンピュータシステムはモニタ部に周辺装置どやりと
りを行うプログラムを置き、このプログラムの中の尚速
プリンタ装置のブロクラム部分の手順？若干変更すれば
良い。
〈実施例〉
以下、本発明の一実施例を説明する。＃ｔｇ３図に印字
処理フローを示し、第４図に４台のコンピュータＣＰＵ
＋０−ＣＰＵ÷３で１台のプリンター１を共用する場合
のパラレル信号切替装置７の概念的構成図を示し、第５
図にコンピュータからプリンターへの伝送系を示し、８
１！６図にプリンターからコンピュータへの伝送系を示
し、第７図に切替制御部８の一例を示す。但し、第４図
〜第７図において、論理の正、負は一例にすぎない。
処理フローを示し、第４図に４台のコンピュータＣＰＵ
＋０−ＣＰＵ÷３で１台のプリンター１を共用する場合
のパラレル信号切替装置７の概念的構成図を示し、第５
図にコンピュータからプリンターへの伝送系を示し、８
１！６図にプリンターからコンピュータへの伝送系を示
し、第７図に切替制御部８の一例を示す。但し、第４図
〜第７図において、論理の正、負は一例にすぎない。
第３図と第２図を比較すれば判るように、コンピュータ
ＣＰＵ＋ｎがプリンター１にパラレル信号切替装置７内
で接続されている場合と、そうでない場合とでは、プリ
ンター１からの’５ＥＬＥＩＣＴ”信号と、コンピュー
タＣＰＵすｎからの’ ＰＲＩＭＥ”信号とはそれぞれ
意味が異なる。即ち、”５ＥＬＥＣＴ″ ：接続されて
いる場合は１対１接続と全く同じでオンライン を意味し、接続されていない 場合はＮＯＴ ５ＥＩＪＣＴ”状態 を意味する。
ＣＰＵ＋ｎがプリンター１にパラレル信号切替装置７内
で接続されている場合と、そうでない場合とでは、プリ
ンター１からの’５ＥＬＥＩＣＴ”信号と、コンピュー
タＣＰＵすｎからの’ ＰＲＩＭＥ”信号とはそれぞれ
意味が異なる。即ち、”５ＥＬＥＣＴ″ ：接続されて
いる場合は１対１接続と全く同じでオンライン を意味し、接続されていない 場合はＮＯＴ ５ＥＩＪＣＴ”状態 を意味する。
”ＰＲＩＭＥ” ：接続されている場合は１対１接続と
全く同じでイニシャラ イズ命令を意味し、 接続されていない場合はパラ レル信号切替装置７に対する 接続要求を意味する。
全く同じでイニシャラ イズ命令を意味し、 接続されていない場合はパラ レル信号切替装置７に対する 接続要求を意味する。
第４図において、９は４チヤンネルのマルチプレクサ−
であり、本実施例で１．ｆ ３ステート素子を使用して
いる。マルチプレクサ−９は、コンピュータからプリン
ターへの信号（データ８本、 ”ＤＡＴＡ Ｓ’ｌ’Ｒ
Ｏ１１１！ｉ″１本、’ＰＩもＩＭＥ″１本など）に対
する４→１のマルチプレクサ−９ａ（第５図参照）と、
プリンターからコンピュータへ７７）信号（”Ｓｌ、Ｅ
Ｃ１”１本、” ＡＣＫ ” １ 本すど）に対する１
→４のマルチプレクサ−９ｂ（第６図参照）とからなる
。’ Ｉ）ＡＴＡ Ｓ’Ｉ’ＲＯＢＦｉ・と“ＰＲＩＭ
Ｅ”とは切替制御部８にも入力される。
であり、本実施例で１．ｆ ３ステート素子を使用して
いる。マルチプレクサ−９は、コンピュータからプリン
ターへの信号（データ８本、 ”ＤＡＴＡ Ｓ’ｌ’Ｒ
Ｏ１１１！ｉ″１本、’ＰＩもＩＭＥ″１本など）に対
する４→１のマルチプレクサ−９ａ（第５図参照）と、
プリンターからコンピュータへ７７）信号（”Ｓｌ、Ｅ
Ｃ１”１本、” ＡＣＫ ” １ 本すど）に対する１
→４のマルチプレクサ−９ｂ（第６図参照）とからなる
。’ Ｉ）ＡＴＡ Ｓ’Ｉ’ＲＯＢＦｉ・と“ＰＲＩＭ
Ｅ”とは切替制御部８にも入力される。
切替制御部８からはマルチプクサー９の各チャンネルに
対して選択信号ｌＩ４０〜８１÷３が与えられ、４つの
選択信号のいずれか１つが有意（例えば“０”）にされ
ることによってマルチプレクサ−９を介して１つのコン
ピュータがプリンターに接続される。なお、１０ａはコ
ンピュータに対するドライバ、１０ｂは同レシーバ、１
１ａはプリンタに対するドライバ、１１ｂは同レシ−バ
である。
対して選択信号ｌＩ４０〜８１÷３が与えられ、４つの
選択信号のいずれか１つが有意（例えば“０”）にされ
ることによってマルチプレクサ−９を介して１つのコン
ピュータがプリンターに接続される。なお、１０ａはコ
ンピュータに対するドライバ、１０ｂは同レシーバ、１
１ａはプリンタに対するドライバ、１１ｂは同レシ−バ
である。
プリンター１からの“５ＥＬＥＣＴ”信号は第６図に示
すように、インバータ１２を通じてマルチプレクサ−９
ｂに入力され、マルチプレクサ−９ｂから各ＣＰＵすＯ
〜す３へは更にインバータ１３〜１６を通じて” ８Ｅ
ＬＢＣＴ”信号が与えられている。従って、切替制御部
８からの選択信号８ＥＬす０〜ｓＥＬ＋ａがいずれも有
意（例えば“１”）でない状態では、次段のインバータ
入力がｏ″なのでプリンター１の状態に拘ず常に ”ＮＯＴ ５ＥＬＥＣＴ″信号が全ｃＰＵす。〜す３に
出力される。一方、たとえばＳＥＬす１が有意になると
、＋１のＣＰＵに対してのみマルチプレクサ−９ｂが信
号を伝送するため、プリンター１が出方する”８ＥＬＥ
ＣＴ”信号がＣＰＵす１に対してのみ渡される。なお、
ＳＥＬす１が有意であれば第５図に示すように、＋１の
ＣＰＵからの信号がマルチプレクサ−９ａを通してプリ
ンター１に伝送されることは言うまでもない。また、選
択信号が有意でないチャンネルではコンピュータとプリ
ンター間で信号が直接授受されることがない。従ってこ
のようなチャンネルでは”Ｘ−０Ｎ ”コードも無視さ
れることになる。
すように、インバータ１２を通じてマルチプレクサ−９
ｂに入力され、マルチプレクサ−９ｂから各ＣＰＵすＯ
〜す３へは更にインバータ１３〜１６を通じて” ８Ｅ
ＬＢＣＴ”信号が与えられている。従って、切替制御部
８からの選択信号８ＥＬす０〜ｓＥＬ＋ａがいずれも有
意（例えば“１”）でない状態では、次段のインバータ
入力がｏ″なのでプリンター１の状態に拘ず常に ”ＮＯＴ ５ＥＬＥＣＴ″信号が全ｃＰＵす。〜す３に
出力される。一方、たとえばＳＥＬす１が有意になると
、＋１のＣＰＵに対してのみマルチプレクサ−９ｂが信
号を伝送するため、プリンター１が出方する”８ＥＬＥ
ＣＴ”信号がＣＰＵす１に対してのみ渡される。なお、
ＳＥＬす１が有意であれば第５図に示すように、＋１の
ＣＰＵからの信号がマルチプレクサ−９ａを通してプリ
ンター１に伝送されることは言うまでもない。また、選
択信号が有意でないチャンネルではコンピュータとプリ
ンター間で信号が直接授受されることがない。従ってこ
のようなチャンネルでは”Ｘ−０Ｎ ”コードも無視さ
れることになる。
第７図に例示した切替制御部８は、優先判定回路１７、
ラッチ回路１日、ラッチコントロール回路１９、データ
継続性判定回路２０からなる。優先判定回路１７は各Ｃ
Ｐ Ｕ ＋ ０〜ＣＰＵ≠３からの” ＰＲＩＭ″偵号
を入力してラッチ回路１８へ転送するが、同時に複数の
ＣＰＵから゛Ｐ几ＩＭＥ・が送出された場合はこれらの
うち優先順位の高い方のＣＰＵからのｌ＋１）几■ＭＩ
！ｉ″】っだけをラッチ回路１８へ転送する。また優先
判定回路１７は＠ＰＲ，ＩＭＥ”が入力した時にプライ
ム検出信号１７ａをラッチコントロール回路１９へ出力
する。このプライム検出信号１７ａは÷θ〜す３いずれ
の” ＰＲＩＭＩｉ！ ”も”０’（７）時に”ｏ”で
あり、どれか１つでも１１″の時に′１″となる。
ラッチ回路１日、ラッチコントロール回路１９、データ
継続性判定回路２０からなる。優先判定回路１７は各Ｃ
Ｐ Ｕ ＋ ０〜ＣＰＵ≠３からの” ＰＲＩＭ″偵号
を入力してラッチ回路１８へ転送するが、同時に複数の
ＣＰＵから゛Ｐ几ＩＭＥ・が送出された場合はこれらの
うち優先順位の高い方のＣＰＵからのｌ＋１）几■ＭＩ
！ｉ″】っだけをラッチ回路１８へ転送する。また優先
判定回路１７は＠ＰＲ，ＩＭＥ”が入力した時にプライ
ム検出信号１７ａをラッチコントロール回路１９へ出力
する。このプライム検出信号１７ａは÷θ〜す３いずれ
の” ＰＲＩＭＩｉ！ ”も”０’（７）時に”ｏ”で
あり、どれか１つでも１１″の時に′１″となる。
ラッチ回路１８はラッチコントロール回路１９からエネ
ーブル信号（例えば′１″が有意）１９ａを受けている
ことを条件とし、同じくラッチコントロール回路１９か
らクロック１９ｂを入力した後に優先判定回路１７から
の“ＰＲＩＭＥ”情報をラッチし、’ ＰＲＩＭ］ｌｉ
ｌ！”がＯＦＦとなった時にそれと同じチャンネルにの
み選択信号を出力する。
ーブル信号（例えば′１″が有意）１９ａを受けている
ことを条件とし、同じくラッチコントロール回路１９か
らクロック１９ｂを入力した後に優先判定回路１７から
の“ＰＲＩＭＥ”情報をラッチし、’ ＰＲＩＭ］ｌｉ
ｌ！”がＯＦＦとなった時にそれと同じチャンネルにの
み選択信号を出力する。
これにより”ＰＲＩＭＥ”が接続要求とみなされる。
但し、ラッチコントロール回路１９は優先判定回路１７
からのプライム検出信号１７ａが＋１″になってから一
定時間例えば１００ｎｓ連れてクロック１９ｂを出力す
ると共に、データ継続性判定回路２０からデータ継続信
号２０ａが出力されていない時にエネーブル信号１９ａ
を出力する。そこでデータ継続性判定回路２０はラッチ
コントロール回路１９からのクロック１９ｂで、プリン
ター１のデータ受取りタイミング信号である”ＤＡＴＡ
５ＴＲＯＢＥ”信号を監視し始め、ＣＰＵからプリン
ターへ連続してデータを送っていれば、データ継続信号
２０ａを出力してラッチコントロール回路１９をディセ
ーブルにさせる。これにより、既にプリンター１と接続
されたＣＰＵ以外から“ＰＲＩＭＥ”が出されてもこれ
を接続要求とせず無視し、データ転送を完了させること
ができる。なお、”ＤＡＴＡ、 ８ＴＩＬＯＢＥ”がな
くなってからデータ継続信号２０ａを落すタイミングは
本発明のパラレル信号切替装置ｑが応用されるコンピュ
ータシステムによって種々設定される。
からのプライム検出信号１７ａが＋１″になってから一
定時間例えば１００ｎｓ連れてクロック１９ｂを出力す
ると共に、データ継続性判定回路２０からデータ継続信
号２０ａが出力されていない時にエネーブル信号１９ａ
を出力する。そこでデータ継続性判定回路２０はラッチ
コントロール回路１９からのクロック１９ｂで、プリン
ター１のデータ受取りタイミング信号である”ＤＡＴＡ
５ＴＲＯＢＥ”信号を監視し始め、ＣＰＵからプリン
ターへ連続してデータを送っていれば、データ継続信号
２０ａを出力してラッチコントロール回路１９をディセ
ーブルにさせる。これにより、既にプリンター１と接続
されたＣＰＵ以外から“ＰＲＩＭＥ”が出されてもこれ
を接続要求とせず無視し、データ転送を完了させること
ができる。なお、”ＤＡＴＡ、 ８ＴＩＬＯＢＥ”がな
くなってからデータ継続信号２０ａを落すタイミングは
本発明のパラレル信号切替装置ｑが応用されるコンピュ
ータシステムによって種々設定される。
ここで、信号切替の一例を示す。今、全ＣＰＵす０〜÷
３がプリンター１から切陥されており、＋１のＣＰＵだ
けに印字要求があったとする。全ＣＰＵニ対シテプリン
ター１ハ″Ｎ０ＴｓＥＬＥＣＴ″になっているので、Ｃ
Ｉ）ｌ＋１は＠Ｘ−０Ｎ ”コードを送出するがこれは
無視される。次いでＣＰＵ＋ １が’ ＰＲＩＭＦＩ
”を送出すると、優先判定回路１７のプライム検出信号
１７ａが“０′″から“１″になる。
３がプリンター１から切陥されており、＋１のＣＰＵだ
けに印字要求があったとする。全ＣＰＵニ対シテプリン
ター１ハ″Ｎ０ＴｓＥＬＥＣＴ″になっているので、Ｃ
Ｉ）ｌ＋１は＠Ｘ−０Ｎ ”コードを送出するがこれは
無視される。次いでＣＰＵ＋ １が’ ＰＲＩＭＦＩ
”を送出すると、優先判定回路１７のプライム検出信号
１７ａが“０′″から“１″になる。
この場合、” ＤＡＴＡ ８ＴＲＯＢｇ ”は例もない
のでデータ継続性判定回路２０からのデータ継続信号２
０ｍは落ちて１０”となっているから、ラッチコントロ
ール回路１９はエネーブル状態にある。
のでデータ継続性判定回路２０からのデータ継続信号２
０ｍは落ちて１０”となっているから、ラッチコントロ
ール回路１９はエネーブル状態にある。
従ってプライム検出信４１７ａがｌ＋１＃になるとラッ
チコントロール回路１９はエネーブル信号１９ａを出力
し、１００ｎｓ後にクロック信号１９ｂを出力する。こ
れによりラッチ回路１８はす１の“ＰＲＩＭＥ″をラッ
チし、この＋１のＰＲＩＭＥ”がＯＦＦとなった時に選
択信号ＳＥＬす１だけを０″にしてす１のＣＰＵをプリ
ンター１に接続する。次に、＋１のＣＰＵをプリンター
１に接続した後に、例えばす２のＣＰＵに印字要求があ
った場合を考える。このＣＰＵす２に対してプリンター
１はＮＯＴ ５ＥＬＥＣＴ”状態なので、”Ｘ−０Ｎ″
コードが送出される。しかしマルチプレクサ−９はす１
のＣＰＵのチャンネルを接続しているので、Ｘ−０Ｎ”
コードは無視され、依然として”ＮＯＴ ８ＥＬＥＣＴ
″状態である。そこで、ＣＰＵ＋２は”ＰＲＩＭＦｉ
”を送出するが、この場合既にデータ継続性判定回路２
０が起動しているのでｃｐｕ＋ １がプリンター１へ連
続してデータを送出しているかぎり、ナ２の“ＰＲＩＭ
Ｅ″信号による接続要求は無視される。以後ＣＰＵ＋２
はＸ−０Ｎ”コードや”ＰＲＩＭＥ”を繰返してリトラ
イを行い、ＣＰＵ＋１からのデータ送出が停った時に、
＋２のＰＲＩＭＥ”が接続要求と見なされ、ＳＥＬす２
の選択信号が”０”となる。この時、ＳＥＬす１の選択
信号は１”となリナ１のＣＰＵはプリンター１から切離
される。
チコントロール回路１９はエネーブル信号１９ａを出力
し、１００ｎｓ後にクロック信号１９ｂを出力する。こ
れによりラッチ回路１８はす１の“ＰＲＩＭＥ″をラッ
チし、この＋１のＰＲＩＭＥ”がＯＦＦとなった時に選
択信号ＳＥＬす１だけを０″にしてす１のＣＰＵをプリ
ンター１に接続する。次に、＋１のＣＰＵをプリンター
１に接続した後に、例えばす２のＣＰＵに印字要求があ
った場合を考える。このＣＰＵす２に対してプリンター
１はＮＯＴ ５ＥＬＥＣＴ”状態なので、”Ｘ−０Ｎ″
コードが送出される。しかしマルチプレクサ−９はす１
のＣＰＵのチャンネルを接続しているので、Ｘ−０Ｎ”
コードは無視され、依然として”ＮＯＴ ８ＥＬＥＣＴ
″状態である。そこで、ＣＰＵ＋２は”ＰＲＩＭＦｉ
”を送出するが、この場合既にデータ継続性判定回路２
０が起動しているのでｃｐｕ＋ １がプリンター１へ連
続してデータを送出しているかぎり、ナ２の“ＰＲＩＭ
Ｅ″信号による接続要求は無視される。以後ＣＰＵ＋２
はＸ−０Ｎ”コードや”ＰＲＩＭＥ”を繰返してリトラ
イを行い、ＣＰＵ＋１からのデータ送出が停った時に、
＋２のＰＲＩＭＥ”が接続要求と見なされ、ＳＥＬす２
の選択信号が”０”となる。この時、ＳＥＬす１の選択
信号は１”となリナ１のＣＰＵはプリンター１から切離
される。
〈発明の効果〉
本発明のパラレル０１号切替装置によれば、１台のデー
タ印字装置をオペレータの介在なしに複数台のコンピュ
ータが共用できる。この場合、切替制御用の信号に”Ｌ
）ｒ（、ＩＭＥ ”信号を餠しているので、切替制御信
号用の格別なインターフェースやケーブルが不要である
。また、本発明のパラレル信号切替装置はマイクロコン
ピュータやデータバッファを用いることなく、簡単なロ
ジック回路で実現することができる。
タ印字装置をオペレータの介在なしに複数台のコンピュ
ータが共用できる。この場合、切替制御用の信号に”Ｌ
）ｒ（、ＩＭＥ ”信号を餠しているので、切替制御信
号用の格別なインターフェースやケーブルが不要である
。また、本発明のパラレル信号切替装置はマイクロコン
ピュータやデータバッファを用いることなく、簡単なロ
ジック回路で実現することができる。
第１図は従来のパラｌノル（Ｔ！号切替装置のブロック
構成図、第２図は１対１接続におけるコンピュータの印
字処理フローを示す図、第３図は本発明におけるコンピ
ュータの印字処理フローを示す図、第４図は本発明のパ
ラレル信号切替装置の概念的構成図、第５図は第４図に
おけるコンピュータからプリンターへの伝送系のブロッ
ク構成図、第６図は同じく第４図におけるプリンターか
らコンピュータへの伝送系のフロック構成図、第７図は
同じく第４図における切替制御部のブロック構成図であ
る。 図 面 中、 １は高速データ印字装置、 ２０〜２ｎはプリンターインターフェース、７は本発明
のパラレル信号切替装置、 ８は切替制御部、 ９は４チヤンネルのマルチプレクサ−１１０ａ 、 ｌ
ｌａはドライバ、 ｌＱｂ 、 ｌｌｂはレシーバ。 １２〜１６はインバータ、 １７は優先判定回路、１７ａはプライム検出信号、 １８はラッチ回路、 １９はラッチコントロール回路、 １９ａはエネーブル信号、１９ｂはクロック信号、 ２０はデータ継続性判定回路、 ２０ａはデー−１７−
− 夕継続信号、 ＣＰＵ＋０〜ＣＰＵ譬３はコンピュータ、８ＥＩ４０〜
８ＦｉＬす３はチャンネルの選択信号である。 特許出願人 株式会社明電舎 代理人 弁理士 光石士部（他１名） ＋＋ −１８−
構成図、第２図は１対１接続におけるコンピュータの印
字処理フローを示す図、第３図は本発明におけるコンピ
ュータの印字処理フローを示す図、第４図は本発明のパ
ラレル信号切替装置の概念的構成図、第５図は第４図に
おけるコンピュータからプリンターへの伝送系のブロッ
ク構成図、第６図は同じく第４図におけるプリンターか
らコンピュータへの伝送系のフロック構成図、第７図は
同じく第４図における切替制御部のブロック構成図であ
る。 図 面 中、 １は高速データ印字装置、 ２０〜２ｎはプリンターインターフェース、７は本発明
のパラレル信号切替装置、 ８は切替制御部、 ９は４チヤンネルのマルチプレクサ−１１０ａ 、 ｌ
ｌａはドライバ、 ｌＱｂ 、 ｌｌｂはレシーバ。 １２〜１６はインバータ、 １７は優先判定回路、１７ａはプライム検出信号、 １８はラッチ回路、 １９はラッチコントロール回路、 １９ａはエネーブル信号、１９ｂはクロック信号、 ２０はデータ継続性判定回路、 ２０ａはデー−１７−
− 夕継続信号、 ＣＰＵ＋０〜ＣＰＵ譬３はコンピュータ、８ＥＩ４０〜
８ＦｉＬす３はチャンネルの選択信号である。 特許出願人 株式会社明電舎 代理人 弁理士 光石士部（他１名） ＋＋ −１８−
Claims (1)
- 複数台のコンピュータと１台のデータ印字装置ヒめ間を
接続するマルチプレクサと、データ印字装置に接続され
ているコンピュータにはデータ印字装置からの“８ＥＬ
ＥＣＴ”信号と同じ内容の信号を“５ＥＬＥＣＴ”信号
線に送出する一方、データ印字装置に接続されていない
コンピュータにハ” ＮＯＴ ８ＥＬＥＣＴ ” ヲ示
Ｔ 信号全上記” ８ＥＬＥＣＴ”信号線に送出する手
段と、データ印字装置に接続されているコンピュータか
らデータ印字装置へ連続してデータが送出されているか
否かを“ＤＡＴＡ ８ＴＲＯＢＦｉ″信号を用いて判定
する手段と、データ印字装置へデータが連続して送出さ
れていないことを条件に、“ＰＲＩＭＥ″を送出した１
台のコンピュータだけをデータ印字装置と接続させる信
号を上記マルチプレクサ−に出力する手段と、を備えた
パラレル信号切停装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067446A JPS60211589A (ja) | 1984-04-06 | 1984-04-06 | パラレル信号切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067446A JPS60211589A (ja) | 1984-04-06 | 1984-04-06 | パラレル信号切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211589A true JPS60211589A (ja) | 1985-10-23 |
Family
ID=13345158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59067446A Pending JPS60211589A (ja) | 1984-04-06 | 1984-04-06 | パラレル信号切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211589A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242226A (ja) * | 1985-08-20 | 1987-02-24 | Matsushita Electric Ind Co Ltd | 入力編集装置と印字装置の切換装置 |
-
1984
- 1984-04-06 JP JP59067446A patent/JPS60211589A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242226A (ja) * | 1985-08-20 | 1987-02-24 | Matsushita Electric Ind Co Ltd | 入力編集装置と印字装置の切換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0679275B1 (en) | A communication node with a first bus configuration for arbitration and a second bus configuration for data transfer | |
| US5579486A (en) | Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer | |
| US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
| US4212080A (en) | Data transmission control system | |
| US20090077275A1 (en) | Multiple I/O interfacing system for a storage device and communicating method for the same | |
| JPS6115263A (ja) | 処理装置間指令転送制御方式 | |
| US20050102468A1 (en) | Methods and systems for coupling multiple initiators to SATA storage devices | |
| JPS60211589A (ja) | パラレル信号切換装置 | |
| JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
| JPH0551939B2 (ja) | ||
| CA1293328C (en) | Remote services console for digital data processing system | |
| JP2851856B2 (ja) | 画像データ送出装置および画像形成装置 | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JP3003629B2 (ja) | ディジタル信号送信回路 | |
| JPH05113838A (ja) | 接続装置 | |
| JPS63229550A (ja) | 共通インタフエ−ス制御回路診断方式 | |
| JPH07219890A (ja) | データ伝送方法 | |
| JPS58131844A (ja) | デ−タ伝送装置 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| CN115562912A (zh) | 一种数据冗余监视方法 | |
| JPH01111253A (ja) | チャネル切替え方式 | |
| KR20000059394A (ko) | 전전자 교환기의 상위 프로세서와 하위 프로세서간 이중화 공통버스의 중재 장치 | |
| JPS6041844A (ja) | 伝送路取得制御方式 | |
| JPH0126215B2 (ja) | ||
| JPH04155466A (ja) | マルチプロセッサシステム |