JPS60213061A - 電荷転送デバイス - Google Patents
電荷転送デバイスInfo
- Publication number
- JPS60213061A JPS60213061A JP59070436A JP7043684A JPS60213061A JP S60213061 A JPS60213061 A JP S60213061A JP 59070436 A JP59070436 A JP 59070436A JP 7043684 A JP7043684 A JP 7043684A JP S60213061 A JPS60213061 A JP S60213061A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitance
- thin layer
- substrate
- phi3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/462—Buried-channel CCD
- H10D44/466—Three-phase CCD
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電荷転送が小さな消費電力で行なえる電荷転送
デバイスに関する。
デバイスに関する。
（従来技術とその問題点）
ＣＣＤ （Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃ
ｅＭ半導体表面に複数個のＭＯ８Ｎ量をその間隔があか
ないように連続的に配置し、これらのＭＯ８容量に電荷
を蓄わえる機能と移動する機能とをもたせたデバイスで
あり、撮像デバイス、信号処理デバイス、メモリデバイ
スなどに使用される。ＣＣＵには表面チャネル構造、埋
込チャネル構造がありその基本構造はそれぞれ第１図、
第２図のように表わされる。第１図は表面チャネルＣＣ
Ｄの構造でありされた金属電極であり、１０４ は金属
を極１０３への配線手段、φｌ、φ２．φ３は金属電極
１０４に印加される三相パルスである。また第２図１１
！込チヤネルＣＣＤの構造であり、２０１ はＮ型シリ
コン薄膜層、２０２はＰ型シリコン基板１０１ とその
上面に形成されたＮｆｆ１薄層２０１ の間に逆バイア
スを印加するための電池であり、２０３は電池とＰ型基
板と〜型シリコン薄層とを結合するり−ド線である。ま
た前記逆バイアス電圧はＮ領域１０５ を空乏化するの
に十分な大きさに設定される。
ｅＭ半導体表面に複数個のＭＯ８Ｎ量をその間隔があか
ないように連続的に配置し、これらのＭＯ８容量に電荷
を蓄わえる機能と移動する機能とをもたせたデバイスで
あり、撮像デバイス、信号処理デバイス、メモリデバイ
スなどに使用される。ＣＣＵには表面チャネル構造、埋
込チャネル構造がありその基本構造はそれぞれ第１図、
第２図のように表わされる。第１図は表面チャネルＣＣ
Ｄの構造でありされた金属電極であり、１０４ は金属
を極１０３への配線手段、φｌ、φ２．φ３は金属電極
１０４に印加される三相パルスである。また第２図１１
！込チヤネルＣＣＤの構造であり、２０１ はＮ型シリ
コン薄膜層、２０２はＰ型シリコン基板１０１ とその
上面に形成されたＮｆｆ１薄層２０１ の間に逆バイア
スを印加するための電池であり、２０３は電池とＰ型基
板と〜型シリコン薄層とを結合するり−ド線である。ま
た前記逆バイアス電圧はＮ領域１０５ を空乏化するの
に十分な大きさに設定される。
これらのＣＯＤの動作を説明する。
今、φｌ；φ３＝０でφ２に正の電圧が印加されており
信号電子がφ２電極下にあるとする。
信号電子がφ２電極下にあるとする。
次にφｌ；φ２＝０ でφ３に正の電圧を移動すると信
号電子はφ２’ｌ１１極の一つ右側のφ３電極下に移動
する。更にφ２；φ３＝０ でφ１に正の電圧を印加す
ると信号電子はφ３電極下の一つ右側のφｌ ｔｆｆｌ
下に移動する。これらの移動のために電源から供給しな
けれはならないエネルギーＥは一転送当り次のようにめ
られる。
号電子はφ２’ｌ１１極の一つ右側のφ３電極下に移動
する。更にφ２；φ３＝０ でφ１に正の電圧を印加す
ると信号電子はφ３電極下の一つ右側のφｌ ｔｆｆｌ
下に移動する。これらの移動のために電源から供給しな
けれはならないエネルギーＥは一転送当り次のようにめ
られる。
Ｅ＝ＣＶ ２
ここでＣは信号電子を蓄積している電極の容量、■は電
極に印加する電圧である。ここでＣは電極から信号電子
までの容ｔｅｌ （！：（！！号電子からＰ基板までの
容ｔＣ２の直列容量であるのでｃ１＋ｃ２ とあられされる。
極に印加する電圧である。ここでＣは電極から信号電子
までの容ｔｅｌ （！：（！！号電子からＰ基板までの
容ｔＣ２の直列容量であるのでｃ１＋ｃ２ とあられされる。
さて、ＣＣＤが利用される撮像デバイスやメモリデバイ
スでは転送段の数は５０万〜１００万、面積ｔｉＯ，５
〜ｌｃｄ にも達する。従って電荷転送に必要なエネル
ギーはきわめて大きくなる（、また転送速度も１０〜２
０ＭＨｚに達することも稀ではないので転送に必要な電
力本きわめて大きくなる。
スでは転送段の数は５０万〜１００万、面積ｔｉＯ，５
〜ｌｃｄ にも達する。従って電荷転送に必要なエネル
ギーはきわめて大きくなる（、また転送速度も１０〜２
０ＭＨｚに達することも稀ではないので転送に必要な電
力本きわめて大きくなる。
（発明の目的）
本発明の目的りこのような欠点を改善した少ない消費電
力で高速の電荷転送が可能なＣＣＤを提供することにあ
る。
力で高速の電荷転送が可能なＣＣＤを提供することにあ
る。
（発明の構成）
本発明によれは一導電形を廟する半導体基板の上面に該
半導体基板と反対導電型を有する薄層を形成し前記薄層
を完全に空乏化する手段と前記薄海上に形成された絶縁
膜上に電荷転送電極を設りたことを特徴とする電荷転送
デバイスが得られる。
半導体基板と反対導電型を有する薄層を形成し前記薄層
を完全に空乏化する手段と前記薄海上に形成された絶縁
膜上に電荷転送電極を設りたことを特徴とする電荷転送
デバイスが得られる。
さらに本発明によれは一導電形を有する半導体基板上の
上面に該半導体基板と反対導電形を有する薄層と同一導
電型を有する薄層を形成し、前記薄ＮＩを完全に空乏化
する手段と前記同一導電型を有する薄層の上に形成した
絶縁膜上に電荷転送電極を設けたことを特徴とする電荷
転送デバイスが得られる。
上面に該半導体基板と反対導電形を有する薄層と同一導
電型を有する薄層を形成し、前記薄ＮＩを完全に空乏化
する手段と前記同一導電型を有する薄層の上に形成した
絶縁膜上に電荷転送電極を設けたことを特徴とする電荷
転送デバイスが得られる。
（実施例）
以下、本発明について一実施例を図面を用いて説明する
。
。
第３図および第４図はそれぞれ本発明の実施例であって
、第３図は表面チャネルの場合であり、第４図は埋込チ
ャネルの場合である。
、第３図は表面チャネルの場合であり、第４図は埋込チ
ャネルの場合である。
第３図において３０１ はＮ型半導体基板、３０２は前
記Ｎ型半導体基板３０２の上に形成したＰ型の薄層、３
０３はリード線３０４を介してＮ型半導体基板３０１
とＰ型半導体薄層３０２を逆バイアスするための電源で
ある。
記Ｎ型半導体基板３０２の上に形成したＰ型の薄層、３
０３はリード線３０４を介してＮ型半導体基板３０１
とＰ型半導体薄層３０２を逆バイアスするための電源で
ある。
また第４図において４０１はへ型半導体基板、４０２
Ｖｉ前記へ型半導体基板上に形成したＰ型の薄層、４０
４ｔｉｌＪ−ド線４０４を介してＮ型半導体基板４０１
とＰＭ半導体薄層を逆バイアスするための電源である
。また第３図および１４４図においてＰ型半導体薄層３
０２及び４０２は第１図、第２図におけるＰ型半導体基
板１０１ と同じ役割をする。
Ｖｉ前記へ型半導体基板上に形成したＰ型の薄層、４０
４ｔｉｌＪ−ド線４０４を介してＮ型半導体基板４０１
とＰＭ半導体薄層を逆バイアスするための電源である
。また第３図および１４４図においてＰ型半導体薄層３
０２及び４０２は第１図、第２図におけるＰ型半導体基
板１０１ と同じ役割をする。
まず表面チャネルの場合についてＰ型半導体の電位を規
準（０ボルト）にして動作を説明する。
準（０ボルト）にして動作を説明する。
初期状態として第１図の場合と同様にφ１＝φ３＝０、
φ２に正の電圧が印加されφ２電極下に信号電荷がある
とする。このとき逆バイアス電圧３０３は十分大きくＰ
型半導体薄層３０２は完全に空乏化しているとするとφ
２１ｍ！極下の閉極下向のポテンシャルはｒｇ５図ａ、
ｂのように表わせる。ａｔｄ信号電荷の量が少ない場合
、ｂＶｉ多い場合である。
φ２に正の電圧が印加されφ２電極下に信号電荷がある
とする。このとき逆バイアス電圧３０３は十分大きくＰ
型半導体薄層３０２は完全に空乏化しているとするとφ
２１ｍ！極下の閉極下向のポテンシャルはｒｇ５図ａ、
ｂのように表わせる。ａｔｄ信号電荷の量が少ない場合
、ｂＶｉ多い場合である。
このとき、１！極から見た容量は８ｉ０２１０２ の容
量と空乏化したＰ型薄層の容量と空乏化したへ基板の容
量との直列容量になる。これらの容量のうち空乏化した
へ基板の容量はへ基板のドナー濃度を低くすれば任意に
小さく設計出来るので電極から見た容量も任意に小さく
出来る。またφｌ、φ３電極下の電極刃向のボテシャル
はＣのように表わされ、その容ｔはａ、ｂの場合と同様
にＮ基板のドナー濃度を低くすれは任意に小さく出来る
。次にφｌ＝φ２＝Ｏ９φ３を正の電位にすると信号電
荷はφ２電極の右側のφ３電極の下に移ｐ、更にφ２＝
φ３＝０．φｌを正の電位にすると信号電荷はφ３電極
の右側の−Ｉ！極下に移動する。従って電荷転送のため
の電力はけ宅送周波数をｆ、転送ミルの低レベル２！１
−ｖＬ１高レベしＩｖζへ基板への印加電圧をＶｓ ｇ
ｂとするとｆ（ｌ（Ｖｓｕｂ−ＶＬ）ＣＬＩ−１（Ｖｓ
ｕｂ−ＶＨ）ＣＨＩ）となる。ここでＣＬ、ＣＢは転送
電圧が低レベル、高レベルのときの容量であるので消費
電力を非常に小さくできる。
量と空乏化したＰ型薄層の容量と空乏化したへ基板の容
量との直列容量になる。これらの容量のうち空乏化した
へ基板の容量はへ基板のドナー濃度を低くすれば任意に
小さく設計出来るので電極から見た容量も任意に小さく
出来る。またφｌ、φ３電極下の電極刃向のボテシャル
はＣのように表わされ、その容ｔはａ、ｂの場合と同様
にＮ基板のドナー濃度を低くすれは任意に小さく出来る
。次にφｌ＝φ２＝Ｏ９φ３を正の電位にすると信号電
荷はφ２電極の右側のφ３電極の下に移ｐ、更にφ２＝
φ３＝０．φｌを正の電位にすると信号電荷はφ３電極
の右側の−Ｉ！極下に移動する。従って電荷転送のため
の電力はけ宅送周波数をｆ、転送ミルの低レベル２！１
−ｖＬ１高レベしＩｖζへ基板への印加電圧をＶｓ ｇ
ｂとするとｆ（ｌ（Ｖｓｕｂ−ＶＬ）ＣＬＩ−１（Ｖｓ
ｕｂ−ＶＨ）ＣＨＩ）となる。ここでＣＬ、ＣＢは転送
電圧が低レベル、高レベルのときの容量であるので消費
電力を非常に小さくできる。
埋込チャネルの場合も第２図の場合と同様にφ１＝φ３
：Ｑ、φ２ に正の電圧が印加きれφ２電極下に空乏化
しているとするとφ２電極下の深さ方向のポテンシャル
は第６図ａ、ｂのように表わされる。
：Ｑ、φ２ に正の電圧が印加きれφ２電極下に空乏化
しているとするとφ２電極下の深さ方向のポテンシャル
は第６図ａ、ｂのように表わされる。
ａＦｉ信号電荷がない場合、ｂは最大の信号電荷がある
場合である、この場合の電極から見た容量をユ８ｉ０２
１０２の容量と、空乏化したＮ型薄鳩１０５の容量と、
空乏化したＰ型薄層４０２の容重と、へ型基板の空乏化
している部分の容量との直列容量となる。
場合である、この場合の電極から見た容量をユ８ｉ０２
１０２の容量と、空乏化したＮ型薄鳩１０５の容量と、
空乏化したＰ型薄層４０２の容重と、へ型基板の空乏化
している部分の容量との直列容量となる。
このとき空乏化したＮ基板の容量はへ基板のドナー濃度
を低くすれば任意に小さくできるので！極から見た容量
も任意に小さく出来る。またφ１、φ３電極下の深さ方
向のポテンシャルｈｃのように表わされ、その容量はへ
基板のドナー濃８Ｌヲ低くすれは任意に小さく出来る。
を低くすれば任意に小さくできるので！極から見た容量
も任意に小さく出来る。またφ１、φ３電極下の深さ方
向のポテンシャルｈｃのように表わされ、その容量はへ
基板のドナー濃８Ｌヲ低くすれは任意に小さく出来る。
次にφｌ＝φ２＝０、φ３を正の電位にすると信号電荷
はφ２電極の右側のφ３１１極の下に移り、更にφ２＝
φ３＝Ｏ１φを正の電位にすると信号電荷はφ３電極の
右側のφｌ電極下に移動する。従って埋込チャネルの場
合にも、低濃度のＮ基板とその上面に形成したＰ型薄層
を逆バイアスυ、このＰ型薄層を完全空乏化することに
よって転送電極から見た容量を減少できるので表面チャ
ネルの場合と同様にＣＣＤの電荷転送をきわめて小さな
消費電力で行なうことが出来る。
はφ２電極の右側のφ３１１極の下に移り、更にφ２＝
φ３＝Ｏ１φを正の電位にすると信号電荷はφ３電極の
右側のφｌ電極下に移動する。従って埋込チャネルの場
合にも、低濃度のＮ基板とその上面に形成したＰ型薄層
を逆バイアスυ、このＰ型薄層を完全空乏化することに
よって転送電極から見た容量を減少できるので表面チャ
ネルの場合と同様にＣＣＤの電荷転送をきわめて小さな
消費電力で行なうことが出来る。
（発明の効果）
このように本発明によれは電荷転送のだめの消費電力が
きわめて小さい電荷転正デノくイスを実現することがで
きる。
きわめて小さい電荷転正デノくイスを実現することがで
きる。
以上の実施例においてはへチャネルの場合について説明
したが、本発明の原理はＰチャネルの場合にも適用でき
ることは当然である。また以上の例では三相駆動の場合
について説明してきたが４相駆動や二相駆動などにも適
用できることはあきらかである。
したが、本発明の原理はＰチャネルの場合にも適用でき
ることは当然である。また以上の例では三相駆動の場合
について説明してきたが４相駆動や二相駆動などにも適
用できることはあきらかである。
【図面の簡単な説明】
第１図、第２図は従来のＣＣＤの電荷転送部の断面構造
、３３図、第４図は本発明によるＣＯＤの電荷転送部の
断面図構造、第５図、第６図は本発明によるＣＯＤの電
荷転送部の断面図の深さ方向の電位分布金示す。これら
の図において１０１ Ｐ型半導体基板、１０２ ５ｉ０
２薄膜、１０３転送を極１０４配線 ２０１ Ｎ型半導
薄層、２０２電池、２０３ リード線、３０１，４０１
Ｎ型半導体基板、３０２．４０２Ｐ型半導体薄層、３
０３．４０３電池、３０４．４０４配線 坤日− 割駿 手続補正書Ｃ′ｊ５幻 特許庁長官 殿 １、事件の表示 昭和５９年 特 許 順光７０４３６
号２、発明の名称 電荷転送デバイス ３、補正をする者 事件との関係 出 願 人 東京都港区芝五丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住人三田ビ
ル５、補正命令の日付 昭和５９年７月３１日（発送日
）６、補正の対象 明細書の項目名 ７、補正の内容 項目名の「特許請求の範囲」を記載した第一頁目を添附
のものと差し換えます。 、、、−−”−、。 明 細 奮 発明の名称 電荷転送デバイス 特許請求の範囲 （１）−導電型を有する半導体基板の上面に該半導体基
板と反対導電型を有する薄層を形成し、前記薄層を完全
に空乏化する手段と前記薄層上に形成された絶縁膜上に
電荷転送電極を設けたことを特徴とする電荷転送デバイ
ス。 （２）−導電型を有する半導体基板の上面に該半導体基
板と反対導電型を有する薄層と同一導電型を有する薄層
を形成し、前記薄層を完全に空乏化する手段と前記同一
導電型を有する薄層の上に形成した絶縁膜上に電荷転送
電極を設けたことを特徴とする電荷転送デバイス。 発明の詳細な説明 （産業上の利用分野） 本発明は電荷転送が小さな消費電力で行なえる電荷転送
デバイスに関する。
、３３図、第４図は本発明によるＣＯＤの電荷転送部の
断面図構造、第５図、第６図は本発明によるＣＯＤの電
荷転送部の断面図の深さ方向の電位分布金示す。これら
の図において１０１ Ｐ型半導体基板、１０２ ５ｉ０
２薄膜、１０３転送を極１０４配線 ２０１ Ｎ型半導
薄層、２０２電池、２０３ リード線、３０１，４０１
Ｎ型半導体基板、３０２．４０２Ｐ型半導体薄層、３
０３．４０３電池、３０４．４０４配線 坤日− 割駿 手続補正書Ｃ′ｊ５幻 特許庁長官 殿 １、事件の表示 昭和５９年 特 許 順光７０４３６
号２、発明の名称 電荷転送デバイス ３、補正をする者 事件との関係 出 願 人 東京都港区芝五丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住人三田ビ
ル５、補正命令の日付 昭和５９年７月３１日（発送日
）６、補正の対象 明細書の項目名 ７、補正の内容 項目名の「特許請求の範囲」を記載した第一頁目を添附
のものと差し換えます。 、、、−−”−、。 明 細 奮 発明の名称 電荷転送デバイス 特許請求の範囲 （１）−導電型を有する半導体基板の上面に該半導体基
板と反対導電型を有する薄層を形成し、前記薄層を完全
に空乏化する手段と前記薄層上に形成された絶縁膜上に
電荷転送電極を設けたことを特徴とする電荷転送デバイ
ス。 （２）−導電型を有する半導体基板の上面に該半導体基
板と反対導電型を有する薄層と同一導電型を有する薄層
を形成し、前記薄層を完全に空乏化する手段と前記同一
導電型を有する薄層の上に形成した絶縁膜上に電荷転送
電極を設けたことを特徴とする電荷転送デバイス。 発明の詳細な説明 （産業上の利用分野） 本発明は電荷転送が小さな消費電力で行なえる電荷転送
デバイスに関する。
Claims (1)
- 【特許請求の範囲】 （１１−導電型を有する半導体基板の上面に該半導体基
板と反対導電型を有する薄層を形成し、前記薄層を完全
に空乏化する手段と前記薄層上に形成された絶縁膜上に
電荷転送電極を設けたことを特徴とする電荷転送デバイ
ス。 （２）−導電型を有する半導体基板の上面に該半導体基
板と反対導電型を有する薄層と同一導電型を有する薄層
を形成し、前記薄層を完全に空乏化する手段とＭｉＪ記
同−導電型を有する薄層の上に形成した絶縁膜上に電荷
転送電極を設けたことを特徴とする電荷転送デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070436A JPS60213061A (ja) | 1984-04-09 | 1984-04-09 | 電荷転送デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070436A JPS60213061A (ja) | 1984-04-09 | 1984-04-09 | 電荷転送デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60213061A true JPS60213061A (ja) | 1985-10-25 |
Family
ID=13431428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59070436A Pending JPS60213061A (ja) | 1984-04-09 | 1984-04-09 | 電荷転送デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213061A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012160731A (ja) * | 2011-01-28 | 2012-08-23 | E2V Semiconductors | 電荷積分多重線形画像センサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160186A (ja) * | 1974-11-21 | 1976-05-25 | Nippon Electric Co |
-
1984
- 1984-04-09 JP JP59070436A patent/JPS60213061A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160186A (ja) * | 1974-11-21 | 1976-05-25 | Nippon Electric Co |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012160731A (ja) * | 2011-01-28 | 2012-08-23 | E2V Semiconductors | 電荷積分多重線形画像センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1340620A (en) | Semiconductor devices | |
| GB1379141A (en) | Charge coupled devices | |
| JP2001257316A (ja) | 半導体装置 | |
| JPS5632764A (en) | Charge coupled device | |
| KR920017261A (ko) | 고체촬상장치 | |
| JP2570855B2 (ja) | 電荷結合素子 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JP3152920B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP2903008B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS597226B2 (ja) | 電荷結合素子への電荷注入法 | |
| JPS61252665A (ja) | 電荷転送装置 | |
| JPH0423334A (ja) | 電荷転送装置 | |
| JP2507027B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JPS6143867B2 (ja) | ||
| JPH0697207A (ja) | 半導体装置 | |
| JPS61184876A (ja) | 電荷転送装置 | |
| SU865078A1 (ru) | Способ создани потенциального рельефа в приборах с зар довой св зью | |
| JPS6345097Y2 (ja) | ||
| JPH088348B2 (ja) | 電荷転送デバイス | |
| JPH03291945A (ja) | 電荷転送素子およびその製造方法 | |
| JPS63164274A (ja) | 半導体装置 | |
| GB1375064A (ja) | ||
| JPS6042625B2 (ja) | 電荷結合装置 | |
| JPH04257264A (ja) | 固体撮像装置 | |
| JPS63188971A (ja) | 電荷転送装置 |