JPS60213271A - インバ−タ回路 - Google Patents
インバ−タ回路Info
- Publication number
- JPS60213271A JPS60213271A JP59068996A JP6899684A JPS60213271A JP S60213271 A JPS60213271 A JP S60213271A JP 59068996 A JP59068996 A JP 59068996A JP 6899684 A JP6899684 A JP 6899684A JP S60213271 A JPS60213271 A JP S60213271A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- snubber
- reactor
- current
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、スイッチング素子としてゲートターンオフサ
イリスタ（以後ＧＴＯと略称する）を用いたインバータ
回路に係り、特（＝電流増加率（ｄｉ／ｄｔ）抑制用の
可飽和リアクトルの残留磁化な減磁出来るようにしたイ
ンバータ回路（＝関するものである。
イリスタ（以後ＧＴＯと略称する）を用いたインバータ
回路に係り、特（＝電流増加率（ｄｉ／ｄｔ）抑制用の
可飽和リアクトルの残留磁化な減磁出来るようにしたイ
ンバータ回路（＝関するものである。
第１図は、従来のインバータ回路の回路構成を示してい
る。２Ｕ、２ＸはＧＴＯ１３Ｕ、３Ｘはリアクトル、４
Ｕ、４Ｘはスナバダイオード、５Ｕ 、 ５Ｘはスナバ
抵抗、６Ｕ、６Ｘ＃、スナバコンデンサ、７Ｕ、７Ｘは
フィードバックダイオード、８Ｕ、８Ｘはスナバコンデ
ンサ、９Ｕ、９Ｘはスナバ抵抗を示している。
る。２Ｕ、２ＸはＧＴＯ１３Ｕ、３Ｘはリアクトル、４
Ｕ、４Ｘはスナバダイオード、５Ｕ 、 ５Ｘはスナバ
抵抗、６Ｕ、６Ｘ＃、スナバコンデンサ、７Ｕ、７Ｘは
フィードバックダイオード、８Ｕ、８Ｘはスナバコンデ
ンサ、９Ｕ、９Ｘはスナバ抵抗を示している。
第２図は、インバータの出力力率が遅れ位相の詩の典型
的な陽極・陰極閾電圧Ｖムー勧、陽極電流エム１及び出
力力率が進み位相の時の典型的な陽極・陰極閾電圧Ｖム
ーｘ２１陽極屯流エム、の波形を示して゛いる。ｖＡ−
Ｘ、の電圧ピーク値ＶＰは、回路内の配線インダクタン
ス及びアームリアクトルに蓄積された１磁エネルギに依
存するＧＴＯのターンオフ時Ｉ：発生する過電圧である
。ＩＡ２の磁流ピーク値ＩＰは、インバータが進み力率
負荷運転時Ｃ二発生する過電流で、ＧＴＯのターンオン
時Ｃ二フィードバックダイオードの蓄積電荷の排出とス
ナバコンデンサの充電々流として、直流回路の瞬間的な
短絡（＝よるものである。
的な陽極・陰極閾電圧Ｖムー勧、陽極電流エム１及び出
力力率が進み位相の時の典型的な陽極・陰極閾電圧Ｖム
ーｘ２１陽極屯流エム、の波形を示して゛いる。ｖＡ−
Ｘ、の電圧ピーク値ＶＰは、回路内の配線インダクタン
ス及びアームリアクトルに蓄積された１磁エネルギに依
存するＧＴＯのターンオフ時Ｉ：発生する過電圧である
。ＩＡ２の磁流ピーク値ＩＰは、インバータが進み力率
負荷運転時Ｃ二発生する過電流で、ＧＴＯのターンオン
時Ｃ二フィードバックダイオードの蓄積電荷の排出とス
ナバコンデンサの充電々流として、直流回路の瞬間的な
短絡（＝よるものである。
第３図は、この過電圧、過電流の発生を説明したもので
、ｔａｌｔｌＪ）は進み負荷運転時のＧＴＯ２Ｕタ一ン
オン時の過電流の通流する電路、（Ｃ１，（ｄｉは遅れ
負荷運転時のＧＴＯ２Ｕのターンオフ時の過電圧の発生
する電路を示している。ｉａｌ、（ｂ）は、ＧＴＯ２Ｕ
がターンオンする前は、■の電路で負荷電流が７Ｘを流
れておシ、ＧＴＯ２Ｕターンオンとともに、７Ｘの蓄積
キャリアを排出する電流が、■の電路で流れ、さらにス
ナバコンデンサ６Ｘを充１する電流が■の電路で流れる
。（Ｃ）、ｔｄｌはＧＴＯ２Ｕのターンオフ直前は、■
の電路で通流してお、り、２Ｕのターンオフ後は、スナ
バコンデンサ６Ｕを充電する電流が■の電路で流れ、タ
ーンオフしたＧＴＯ２Ｕ（−は、スナバコンデンサ６Ｕ
の充電々圧がターンオフ過電圧として印加される。その
後負荷電流は、フィードバックダイオード７Ｘを通流す
る電路■へ移る。
、ｔａｌｔｌＪ）は進み負荷運転時のＧＴＯ２Ｕタ一ン
オン時の過電流の通流する電路、（Ｃ１，（ｄｉは遅れ
負荷運転時のＧＴＯ２Ｕのターンオフ時の過電圧の発生
する電路を示している。ｉａｌ、（ｂ）は、ＧＴＯ２Ｕ
がターンオンする前は、■の電路で負荷電流が７Ｘを流
れておシ、ＧＴＯ２Ｕターンオンとともに、７Ｘの蓄積
キャリアを排出する電流が、■の電路で流れ、さらにス
ナバコンデンサ６Ｘを充１する電流が■の電路で流れる
。（Ｃ）、ｔｄｌはＧＴＯ２Ｕのターンオフ直前は、■
の電路で通流してお、り、２Ｕのターンオフ後は、スナ
バコンデンサ６Ｕを充電する電流が■の電路で流れ、タ
ーンオフしたＧＴＯ２Ｕ（−は、スナバコンデンサ６Ｕ
の充電々圧がターンオフ過電圧として印加される。その
後負荷電流は、フィードバックダイオード７Ｘを通流す
る電路■へ移る。
以上説明したよう（二、リアクトル３Ｕは、進み負荷運
転時にはＧＴＯのターンオン時の直流回路の瞬間的な短
絡電流を抑制するため（二必要であるが、一方、遅れ負
荷運転時（二は、ＧＴＯのターンオフ時の過電圧を低減
する（二はむしろない方が好ましい。
転時にはＧＴＯのターンオン時の直流回路の瞬間的な短
絡電流を抑制するため（二必要であるが、一方、遅れ負
荷運転時（二は、ＧＴＯのターンオフ時の過電圧を低減
する（二はむしろない方が好ましい。
さらに、インバータの各アームを構成するＧＴＯが直列
接続される場合、ＧＴＯ素子のターンオン（二時間差が
あると、例えば、Δを遅れてオンになるＧＴＯ（＝ハ、
そのスナバコンデンサＣ（二すでにオン（二なったＧＩ
’０を通って、負荷？ｌＥが流れる。全体の７Ｌ圧Ｖに
対して、最も遅れてオン（＝なるＧＴＯには、そのスナ
バコンデンサＣ（二すで（ニオンＣ二なったＧＴＯを通
って負荷−流が流れる。全体の電圧Ｖに対して、最も遅
れてオンするサイリスタの電圧上昇ΔＶは、一般（−下
式で与えられる。
接続される場合、ＧＴＯ素子のターンオン（二時間差が
あると、例えば、Δを遅れてオンになるＧＴＯ（＝ハ、
そのスナバコンデンサＣ（二すでにオン（二なったＧＩ
’０を通って、負荷？ｌＥが流れる。全体の７Ｌ圧Ｖに
対して、最も遅れてオン（＝なるＧＴＯには、そのスナ
バコンデンサＣ（二すで（ニオンＣ二なったＧＴＯを通
って負荷−流が流れる。全体の電圧Ｖに対して、最も遅
れてオンするサイリスタの電圧上昇ΔＶは、一般（−下
式で与えられる。
△ｖ＝（Ｖ／２Ｌす・（Δｔ）２
例えば、Ｖ＝４０００（Ｖ）、Ｌ＝１０（μＨ）、Ｃ＝
２（μＦ）Δｔ−１〔μＳ〕とすると、Δｖ ”ｔ １
００ （Ｖ）となる。このように、リアクトル３Ｕとし
て、１０〔μＨ〕 程度のアノードリアクトルを入れる
ことによ！Ｄ、ＧＴＯの素子のターンオンのばらつき１
〔μＳ〕に対して、ターンオン過電圧を、１ｏｏ（ｖ）
程度（二抑制できる。
２（μＦ）Δｔ−１〔μＳ〕とすると、Δｖ ”ｔ １
００ （Ｖ）となる。このように、リアクトル３Ｕとし
て、１０〔μＨ〕 程度のアノードリアクトルを入れる
ことによ！Ｄ、ＧＴＯの素子のターンオンのばらつき１
〔μＳ〕に対して、ターンオン過電圧を、１ｏｏ（ｖ）
程度（二抑制できる。
もし、７ノードリアクトルとして空心のリアクトル１０
〔μＨ〕を用いるとして、例えば、ＳＧ １４００Ｅ
ｘ２１１４００Ａ−２５００Ｖ ノＧＴＯの主回路しゃ
断電流を１４００ （Ａ）とすると、遅れ負荷運転時の
ターンオフに寄与する電磁エネルギは、 ±弓０〔μＨ〕・（１４００（Ａ））” ＝ ９．８
（Ｊ）これＥ対し、４０００ （Ｖ） Ｘ １ ［μＳ
） ＝ ４０００ （μＶｓ） ｔＤ ｐｉ圧時間積ま
で不飽和状態を保つよう（＝設定した可飽和リアクトル
を用いた場合、この可飽和リアクトルのターンオフ（二
寄与する電磁エネルギは、すなわち、ターンオフ時の過
゛屯圧発生（二寄与するエネルギとして娘、空心リアク
トルの場合の（Ｊ、８ （Ｊ） ／ ９．８ （Ｊ）
＝ ８．１ｔｉ ［矛］に減少する。
〔μＨ〕を用いるとして、例えば、ＳＧ １４００Ｅ
ｘ２１１４００Ａ−２５００Ｖ ノＧＴＯの主回路しゃ
断電流を１４００ （Ａ）とすると、遅れ負荷運転時の
ターンオフに寄与する電磁エネルギは、 ±弓０〔μＨ〕・（１４００（Ａ））” ＝ ９．８
（Ｊ）これＥ対し、４０００ （Ｖ） Ｘ １ ［μＳ
） ＝ ４０００ （μＶｓ） ｔＤ ｐｉ圧時間積ま
で不飽和状態を保つよう（＝設定した可飽和リアクトル
を用いた場合、この可飽和リアクトルのターンオフ（二
寄与する電磁エネルギは、すなわち、ターンオフ時の過
゛屯圧発生（二寄与するエネルギとして娘、空心リアク
トルの場合の（Ｊ、８ （Ｊ） ／ ９．８ （Ｊ）
＝ ８．１ｔｉ ［矛］に減少する。
このような効果を達成するには、可飽和リアクトルの残
留磁化の減磁な行ない、透磁率の大きい磁化領域を利用
するように使用することが望ましい。
留磁化の減磁な行ない、透磁率の大きい磁化領域を利用
するように使用することが望ましい。
本発明の目的は、上記点に鑑みてなされたものであや、
可飽和リアクトルの残留磁化な減磁出来るインバータ回
路を提供すること（二ある。
可飽和リアクトルの残留磁化な減磁出来るインバータ回
路を提供すること（二ある。
本発明は、この目的を達成するため（＝、ＧＴＯのスナ
バ回路に蓄積される蓄積電荷の放゛亀によって可飽和リ
アクトルの残留磁化を減磁するよう（＝したことを特徴
とする。
バ回路に蓄積される蓄積電荷の放゛亀によって可飽和リ
アクトルの残留磁化を減磁するよう（＝したことを特徴
とする。
第４図は、本発明の一実施例を示している。第１図と同
一部分（＝は、同一符号を付して説明を省略するｕＧＴ
Ｏ２［Ｊのアノードリアクトル３１Ｕの残留磁化は、Ｇ
ＴＯ２Ｘのスナバ回路の放電時（二減磁され、同様（二
ＧＴＯ２Ｘのアノードリアクトル３１Ｘの残留磁化は、
ＧＴＯ２Ｕのスナノ（回路の放電時（二減磁されるよう
に構成している。
一部分（＝は、同一符号を付して説明を省略するｕＧＴ
Ｏ２［Ｊのアノードリアクトル３１Ｕの残留磁化は、Ｇ
ＴＯ２Ｘのスナバ回路の放電時（二減磁され、同様（二
ＧＴＯ２Ｘのアノードリアクトル３１Ｘの残留磁化は、
ＧＴＯ２Ｕのスナノ（回路の放電時（二減磁されるよう
に構成している。
次に、本発明の作用を第５図、第６図を参照して、説明
する。第５図は、進み負荷運転時の本発明の詳細な説明
するための等価回路図、第６図は、遅れ負荷運転時の本
発明の詳細な説明するだめの等価回路図である。第５図
において、ＧＴＯ２ＵからＧＴＯ２Ｘへの転流の場合を
仮定する。負荷電流■はすで４二フィードバックダイオ
ード７Ｕへ転じている（（ａ）の等価回路） 、 ＧＴ
Ｏ２Ｕがターンオフ後、ＧＴＯ２Ｘをターンオンすると
（（ｂ）の等価回路）フィードバックダイオード７Ｕの
蓄積キャリア排出電流■が直流回路の短絡磁流として流
れるが、リアクトル３１Ｕ 、 ３１Ｘ （二よシ、は
ぼスナバ抵抗５Ｘ。
する。第５図は、進み負荷運転時の本発明の詳細な説明
するための等価回路図、第６図は、遅れ負荷運転時の本
発明の詳細な説明するだめの等価回路図である。第５図
において、ＧＴＯ２ＵからＧＴＯ２Ｘへの転流の場合を
仮定する。負荷電流■はすで４二フィードバックダイオ
ード７Ｕへ転じている（（ａ）の等価回路） 、 ＧＴ
Ｏ２Ｕがターンオフ後、ＧＴＯ２Ｘをターンオンすると
（（ｂ）の等価回路）フィードバックダイオード７Ｕの
蓄積キャリア排出電流■が直流回路の短絡磁流として流
れるが、リアクトル３１Ｕ 、 ３１Ｘ （二よシ、は
ぼスナバ抵抗５Ｘ。
５Ｕ （図示せず）と主回路の直流電圧で決まる値に４
ｐ制される。この時、３１Ｕ、３１Ｘの２次側（上回路
側を１次、スナバ回路側を２次とする）；二は、スナバ
充電々流■、■が流れる。リアクトル３１Ｕ。
ｐ制される。この時、３１Ｕ、３１Ｘの２次側（上回路
側を１次、スナバ回路側を２次とする）；二は、スナバ
充電々流■、■が流れる。リアクトル３１Ｕ。
３１Ｘは所定の電圧時間積′−を越えると飽和する。フ
ィードバックダイオード７Ｕの蓄積キャリア排出後は、
スナバコンデンサ６Ｕの光磁々流■、負荷４流■。
ィードバックダイオード７Ｕの蓄積キャリア排出後は、
スナバコンデンサ６Ｕの光磁々流■、負荷４流■。
スナバ放電々流■がＧＴＯ２Ｘ ｌ：、通流する。（（
Ｃ）の等価回路）、スナバコンデンサ６Ｕの充電が完了
すると、ＧＴｏ ２Ｘ ｌ二は、リアクトル３１Ｕの残
留磁化を減磁するスナバ電流■、負荷電流■が通流する
。
Ｃ）の等価回路）、スナバコンデンサ６Ｕの充電が完了
すると、ＧＴｏ ２Ｘ ｌ二は、リアクトル３１Ｕの残
留磁化を減磁するスナバ電流■、負荷電流■が通流する
。
第６図において、 ＧＴＯ２Ｕのターンオフから、ＧＴ
Ｏ２Ｘのターンオンの過渡作用を仮定する。
Ｏ２Ｘのターンオンの過渡作用を仮定する。
ＧＴＯ２Ｕがターンオフすると、ＧＴＯ２Ｕを流れてい
た負荷電流■は、スナバコンデンサ６Ｕを充電する電路
へ移る。（（ａ）の等価回路）スナパコンデン≠６Ｕの
充電が完了すると、負荷電流■は、フィードバックダイ
オード７Ｘを通流し、又、各々、リアクトル３１Ｕ 、
３１Ｘの残留磁化を減磁するスナノくコンデンサ放電
々流■、■が流れる。（（ｂ）の等価、回路ン転流完了
後は、負荷磁流の通流方向が変わ’ｊ） 、 ＧＴＯ２
Ｘを負荷磁流■が流れる。（（Ｃ）の等価回路） 第７図は本発明の他の実施例を示す。ｆａ）は回路構成
図、（ｂ）は（ａ）の作用を説明するためのタイムチャ
ートである。３１Ｕ〜３１ｚの可飽和リアクトルは、各
々、各アームのＧＴＯ２Ｕ〜２ｚのターンオン時点から
たとえば６０’前でターンオンするアームのＧＴＯのス
ナバ回路に蓄積された電荷の放電で残留 。
た負荷電流■は、スナバコンデンサ６Ｕを充電する電路
へ移る。（（ａ）の等価回路）スナパコンデン≠６Ｕの
充電が完了すると、負荷電流■は、フィードバックダイ
オード７Ｘを通流し、又、各々、リアクトル３１Ｕ 、
３１Ｘの残留磁化を減磁するスナノくコンデンサ放電
々流■、■が流れる。（（ｂ）の等価、回路ン転流完了
後は、負荷磁流の通流方向が変わ’ｊ） 、 ＧＴＯ２
Ｘを負荷磁流■が流れる。（（Ｃ）の等価回路） 第７図は本発明の他の実施例を示す。ｆａ）は回路構成
図、（ｂ）は（ａ）の作用を説明するためのタイムチャ
ートである。３１Ｕ〜３１ｚの可飽和リアクトルは、各
々、各アームのＧＴＯ２Ｕ〜２ｚのターンオン時点から
たとえば６０’前でターンオンするアームのＧＴＯのス
ナバ回路に蓄積された電荷の放電で残留 。
磁化を減磁するように構成している。すなわち、リアク
トル３１ＵはＧＴＯ２Ｙのスナバコンデンサ６Ｙの放電
により、３１ｚはＧＴＯ２Ｕのスナバコンデンサ６Ｕ、
３１ＶはＧＴＯ２Ｚ（Ｄ：ｘｆＡコｙデ／？６Ｚ、３１
ＸはＧＴＯ２Ｖノスナハコンデｙ？６Ｖ、３１ＷはＧＴ
Ｏ２Ｘのスナバコンデンサ６Ｘ、３１Ｙは、ＧＴＯ２Ｗ
のスナバコンデンサ６Ｗの放電によシ、残留磁化の減磁
な行なう。前述の第４図の実施例（ニルべて、スナバ回
路の蓄積電荷の放電回路がスイッチング時の過渡変化が
完了した相に対応しているため、過渡１流が流れない特
徴がある。
トル３１ＵはＧＴＯ２Ｙのスナバコンデンサ６Ｙの放電
により、３１ｚはＧＴＯ２Ｕのスナバコンデンサ６Ｕ、
３１ＶはＧＴＯ２Ｚ（Ｄ：ｘｆＡコｙデ／？６Ｚ、３１
ＸはＧＴＯ２Ｖノスナハコンデｙ？６Ｖ、３１ＷはＧＴ
Ｏ２Ｘのスナバコンデンサ６Ｘ、３１Ｙは、ＧＴＯ２Ｗ
のスナバコンデンサ６Ｗの放電によシ、残留磁化の減磁
な行なう。前述の第４図の実施例（ニルべて、スナバ回
路の蓄積電荷の放電回路がスイッチング時の過渡変化が
完了した相に対応しているため、過渡１流が流れない特
徴がある。
以上、説明したように、本発明によれば、可飽和リアク
トルの残留磁化の減磁回路に、ＧＴＯのスナバ回路に蓄
積された蓄積電荷を利用するとと（二より、進み負荷運
転のターンオン時の電流増加率を抑制し、遅れ負荷運転
のターンオフ時（＝影響を与える電磁エネルギを小さく
する効果を達成するインバータ回路を提供することがで
きる。
トルの残留磁化の減磁回路に、ＧＴＯのスナバ回路に蓄
積された蓄積電荷を利用するとと（二より、進み負荷運
転のターンオン時の電流増加率を抑制し、遅れ負荷運転
のターンオフ時（＝影響を与える電磁エネルギを小さく
する効果を達成するインバータ回路を提供することがで
きる。
第１図は従来の６相インバ一タ回路構成を示す図、第２
図は第１図の動作を説明するだめの各部波形図、第３図
は第１図の動作を説明するための等価回路図、第４図は
本発明の一実施例を示す回路構成図、第５図は本発明の
詳細な説明するための波形図及び等価回路図、第６図は
本発明の詳細な説明するための波形図及び等価回路図、
第７図は本発明の他の実施例を示す回路構成図と動作波
形図である。 ２Ｕ、 ２Ｘ・・・ＧＴＯｌ ３Ｕ、 ３Ｘ・・・リア
クトル４Ｕ、 ４Ｘ・・・ダイオード、５Ｕ、 ５Ｘ・
・・抵抗６Ｕ、６Ｘ・・・スナバコンデンサ、９Ｕ、９
Ｘ・・・抵抗（７３１７）代理人 弁理士 則 近 憲
＃ｉ（ほか１名）第１図 第２図 第３図 （Ｏ，） （ｂ） 第４図 第５図 （０、） （ｂ） （Ｃ） 第６図 （Ｉｌ） （ｂ） （Ｃ） 第７図 （α） 〈ｂノ
図は第１図の動作を説明するだめの各部波形図、第３図
は第１図の動作を説明するための等価回路図、第４図は
本発明の一実施例を示す回路構成図、第５図は本発明の
詳細な説明するための波形図及び等価回路図、第６図は
本発明の詳細な説明するための波形図及び等価回路図、
第７図は本発明の他の実施例を示す回路構成図と動作波
形図である。 ２Ｕ、 ２Ｘ・・・ＧＴＯｌ ３Ｕ、 ３Ｘ・・・リア
クトル４Ｕ、 ４Ｘ・・・ダイオード、５Ｕ、 ５Ｘ・
・・抵抗６Ｕ、６Ｘ・・・スナバコンデンサ、９Ｕ、９
Ｘ・・・抵抗（７３１７）代理人 弁理士 則 近 憲
＃ｉ（ほか１名）第１図 第２図 第３図 （Ｏ，） （ｂ） 第４図 第５図 （０、） （ｂ） （Ｃ） 第６図 （Ｉｌ） （ｂ） （Ｃ） 第７図 （α） 〈ｂノ
Claims (1)
- （１） 自己消弧形素子と可飽和リアクトルを直列１二
接続して構成されるインバータ回路４二おいてダイオー
ドとコンデンサの直列回路を自己消弧形素子と並列６二
接続して成るスナバ回路の前記ダイオードに並列６ユ接
続され、該並列回路が前記コンデ・ンサの蓄積電荷を抵
抗を介して可飽和リアクトルの残留磁化を減磁する極性
６二放電するように形成したことを特徴とするインバー
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068996A JPS60213271A (ja) | 1984-04-09 | 1984-04-09 | インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068996A JPS60213271A (ja) | 1984-04-09 | 1984-04-09 | インバ−タ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60213271A true JPS60213271A (ja) | 1985-10-25 |
Family
ID=13389778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068996A Pending JPS60213271A (ja) | 1984-04-09 | 1984-04-09 | インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213271A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888676A (en) * | 1987-12-07 | 1989-12-19 | Bbc Brown Boveri Ag | Damping circuit for turn-off valves |
| US6205040B1 (en) * | 1999-04-20 | 2001-03-20 | Abb Patent Gmbh | Auxiliary resonant commutated pole three-point or multipoint converter |
-
1984
- 1984-04-09 JP JP59068996A patent/JPS60213271A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888676A (en) * | 1987-12-07 | 1989-12-19 | Bbc Brown Boveri Ag | Damping circuit for turn-off valves |
| US6205040B1 (en) * | 1999-04-20 | 2001-03-20 | Abb Patent Gmbh | Auxiliary resonant commutated pole three-point or multipoint converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7084528B2 (en) | High-voltage pulse generating circuit | |
| US4446513A (en) | DC/AC Bridge inverter including a switching aid and inductive energy recovery circuit | |
| JP2849876B2 (ja) | 充電制御を許容する手段を備えた、電気エネルギ蓄積手段充電装置 | |
| TW201824682A (zh) | 模組化電源系統 | |
| CN118826519A (zh) | Arcp转换器及其控制 | |
| JP6673801B2 (ja) | ゲートパルス発生回路およびパルス電源装置 | |
| JPH0435994B2 (ja) | ||
| JPH036739B2 (ja) | ||
| US3943430A (en) | Circuitry for reducing thyristor turn-off times | |
| JP4079561B2 (ja) | スパッタ用電源 | |
| JP2002010486A (ja) | コンデンサ充電装置及び充電方法 | |
| JP2003123599A (ja) | 開閉装置 | |
| JPS60213271A (ja) | インバ−タ回路 | |
| US7489052B2 (en) | High voltage pulse generating circuit | |
| JP3122247B2 (ja) | 交流しゃ断器 | |
| CN215733441U (zh) | 混合式直流断路器 | |
| JPH06284749A (ja) | スナバレス・インバータ | |
| JPS6215023B2 (ja) | ||
| WO2020223720A1 (en) | Efficient high voltage power supply for pulse capacitor discharge applications | |
| JP2000184710A (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| Enslin et al. | Low-voltage, high-efficiency switch-mode high-power inverters for AC link converter applications | |
| JPH04364326A (ja) | 過電圧抑制装置 | |
| JPH0833313A (ja) | 電力変換装置のスナバ回路 | |
| JPH0336221Y2 (ja) | ||
| JP2636330B2 (ja) | スナバ回路 |