JPS60214081A - 図形ぬりつぶし制御方法 - Google Patents
図形ぬりつぶし制御方法Info
- Publication number
- JPS60214081A JPS60214081A JP7037184A JP7037184A JPS60214081A JP S60214081 A JPS60214081 A JP S60214081A JP 7037184 A JP7037184 A JP 7037184A JP 7037184 A JP7037184 A JP 7037184A JP S60214081 A JPS60214081 A JP S60214081A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- area
- parts
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—Two-dimensional [2D] image generation
- G06T11/40—Filling planar surfaces by adding surface attributes, e.g. adding colours or textures
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は、任意の図形が書込まれている図形メモリの指
定領域をぬりつぶす図形ぬりフぶし制御方法に関する。
定領域をぬりつぶす図形ぬりフぶし制御方法に関する。
（ｂ）技術の背景
最近の情報処理機器の発達により１文書や図形を情報処
理機器との対話により作成することが可能となった。特
に説明文書等に挿入する棒グラフや円グラフ等ではその
表示状況を明確にするため。
理機器との対話により作成することが可能となった。特
に説明文書等に挿入する棒グラフや円グラフ等ではその
表示状況を明確にするため。
指定された部分をぬりつぶすことが多く発注する。
このような処理は一般にソフトウェア制御により処理し
ている。しかし、棒グラフや円グラフであれば比較的簡
単なソフトウェア制御で作成出来るが、複雑な図形をぬ
りつぶすような場合、処理運用上各種の問題点があり、
より改善された方法の開発が要望されていた。
ている。しかし、棒グラフや円グラフであれば比較的簡
単なソフトウェア制御で作成出来るが、複雑な図形をぬ
りつぶすような場合、処理運用上各種の問題点があり、
より改善された方法の開発が要望されていた。
（Ｃ）従来技術と問題点
次に従来の図形ぬりつぶし制御方法について。
図面を参照して説明する。
第１図は図形ぬりつぶし制御機能図、ｊ第２図はぬりつ
ぶし対象図をそれぞれ示す。
ぶし対象図をそれぞれ示す。
図において、１は中央制御回路（以下ＣＰＵと称する）
、２はアドレスカウンタ回路、３はアドレスセレクタ回
路、４は図形メモリ回路、５はデータ“０”判定回路、
６は最終点判定回路、７はぬりつぶし回路、８はデータ
セント回路、９はぬりつぶし終了判定回路、１０は図形
表示装置（ＣＲＴ）をそれぞれ示す。又ａはぬりつぶし
開始点、ｂは白抜き部分でぬりつぶし不可能部分、Ｃは
“１”判定点をそれぞれ示す。
、２はアドレスカウンタ回路、３はアドレスセレクタ回
路、４は図形メモリ回路、５はデータ“０”判定回路、
６は最終点判定回路、７はぬりつぶし回路、８はデータ
セント回路、９はぬりつぶし終了判定回路、１０は図形
表示装置（ＣＲＴ）をそれぞれ示す。又ａはぬりつぶし
開始点、ｂは白抜き部分でぬりつぶし不可能部分、Ｃは
“１”判定点をそれぞれ示す。
第１図は図形ぬりつぶし動作を制御するＣＰＵＩ。
ＣＰＵＩの指定により所定図形を記憶しているメモリア
ドレスと所定図形のぬりつぶし開始点ａをセントするア
ドレスカウンタ回路２．アドレスカウンタ回路２にセン
トした図形メモリ回路４内アドレスを選択し出力させる
アドレスセレクタ回路３゜各種の図形データを格納記憶
している図形メモリ回路４３図形メモリ回路４から読取
ったデータよりデータ“０” （ぬりつぶす閉領域内は
“０”。
ドレスと所定図形のぬりつぶし開始点ａをセントするア
ドレスカウンタ回路２．アドレスカウンタ回路２にセン
トした図形メモリ回路４内アドレスを選択し出力させる
アドレスセレクタ回路３゜各種の図形データを格納記憶
している図形メモリ回路４３図形メモリ回路４から読取
ったデータよりデータ“０” （ぬりつぶす閉領域内は
“０”。
閉領域外を“１”として出力する）の有無を判定するデ
ータ“０”判定回路５３データ“０”判定回路５の出力
データからぬりつぶす閉領域の境界点じ１゛が出力する
点）を判定する最終点判定回路６．最終点判定回路６で
判定するまでの普賊のぬりつぶしを行うぬりつぶし回路
７．ぬりっふし回路７がぬりつぶしを行ったメモリアド
レスデータをセントしそのメモリアドレスデータを図形
メモリ回路４に出力するデータセント回路８．ぬりつぶ
し回路７でのぬりつぶし動作終了を判定するぬりつぶし
終了判定回路９９図形メモリ回路４に記憶している図形
を可視的に表示する図形表示装置（ＣＲＴ ）１０から
構成されている。
ータ“０”判定回路５３データ“０”判定回路５の出力
データからぬりつぶす閉領域の境界点じ１゛が出力する
点）を判定する最終点判定回路６．最終点判定回路６で
判定するまでの普賊のぬりつぶしを行うぬりつぶし回路
７．ぬりっふし回路７がぬりつぶしを行ったメモリアド
レスデータをセントしそのメモリアドレスデータを図形
メモリ回路４に出力するデータセント回路８．ぬりつぶ
し回路７でのぬりつぶし動作終了を判定するぬりつぶし
終了判定回路９９図形メモリ回路４に記憶している図形
を可視的に表示する図形表示装置（ＣＲＴ ）１０から
構成されている。
第１図に示す図形ぬりつぶし制御方法により。
第２図（Ａ）に示すような楕円をぬりつぶす場合。
図形メモリ回路４に記憶されている図形から第２図（Ａ
）に示すような、任意の一点にぬりつぶし開始点ａがセ
ントされた楕円のメモリアドレスがアドレスカウンタ回
路２にＣＰＵＩにより設定される。
）に示すような、任意の一点にぬりつぶし開始点ａがセ
ントされた楕円のメモリアドレスがアドレスカウンタ回
路２にＣＰＵＩにより設定される。
アドレスセレクタ３はアドレスカウンタ回路２に設定さ
れたメモリアドレスを図形メモリ回路４から選定してそ
の図形（楕円）を図形表示装置（ＣＲＴ）１０上に表示
させると共にデータ“０”判定回路５に出力させる。
れたメモリアドレスを図形メモリ回路４から選定してそ
の図形（楕円）を図形表示装置（ＣＲＴ）１０上に表示
させると共にデータ“０”判定回路５に出力させる。
データＭＯ″判定回路５はぬりつぶし開始点ａに対して
水平方向の図形メモリ回路４からの出力データをワード
単位又はバイト単位に読取り判定し“１”のデータが出
力されるまで繰り返す。
水平方向の図形メモリ回路４からの出力データをワード
単位又はバイト単位に読取り判定し“１”のデータが出
力されるまで繰り返す。
“０”以外のデータがデータ“０”判定回路５から出力
され、それ力び１″のデータであることが最終点判定回
路６で判定されると、その時のメモリアドレスをアドレ
スカウンタ回路２から取り込み“０”判定回路５で判定
を開始したアドレスから最終点判定回路６で判定したア
ドレスまでの部分のぬりつぶしをぬりつぶし回路７によ
り行い。
され、それ力び１″のデータであることが最終点判定回
路６で判定されると、その時のメモリアドレスをアドレ
スカウンタ回路２から取り込み“０”判定回路５で判定
を開始したアドレスから最終点判定回路６で判定したア
ドレスまでの部分のぬりつぶしをぬりつぶし回路７によ
り行い。
その部分のアドレス情報をデータセット回路８に出力し
、データセット回路８はぬりつぶした部分のアドレス情
報を図形メモリ回路４に記憶させる。
、データセット回路８はぬりつぶした部分のアドレス情
報を図形メモリ回路４に記憶させる。
次にぬりつぶし終了判定回路９よりの信号により、 Ｃ
ＰＩＩＩはぬりつぶし開始点ａより上方又は下方に移動
させ９図形メモリ回路４から出力されるその水平方向列
のデータをデータ“０”判定回路５が読取り、上記と同
様な動作を繰り返し、順次ぬりつぶしを行う。即ち、上
記方法で例えばぬりつふし開始点ａより上方列のぬりつ
ぶしが終了すると２次にぬりつぶし開始点ａより下方列
のぬりつぶしを行い全てのぬりつぶしを完了する。
ＰＩＩＩはぬりつぶし開始点ａより上方又は下方に移動
させ９図形メモリ回路４から出力されるその水平方向列
のデータをデータ“０”判定回路５が読取り、上記と同
様な動作を繰り返し、順次ぬりつぶしを行う。即ち、上
記方法で例えばぬりつふし開始点ａより上方列のぬりつ
ぶしが終了すると２次にぬりつぶし開始点ａより下方列
のぬりつぶしを行い全てのぬりつぶしを完了する。
しかし、上記の従来方法では第２図（Ｂ）に示すような
図形の場合、白抜きの部分すのぬりつぶしは出来なかっ
た。即ち、“１”判定点Ｃにて”１”判定情報が出力さ
れると、その点でその列のぬりつぶしは終了と判定され
るため、白抜きの部分（ぬりつぶし不可能部分）ｂとし
て残ることになる。又従来のハードウェア構成のままで
ぬりつぶし不可能部分すのぬりつぶしを行うようにする
ためには膨大なソフトウェア作成工数が必要となり、又
ぬりつぶし動作制御をソフトウェア制御に依存すると処
理速度が遅いと言う問題点があった。
図形の場合、白抜きの部分すのぬりつぶしは出来なかっ
た。即ち、“１”判定点Ｃにて”１”判定情報が出力さ
れると、その点でその列のぬりつぶしは終了と判定され
るため、白抜きの部分（ぬりつぶし不可能部分）ｂとし
て残ることになる。又従来のハードウェア構成のままで
ぬりつぶし不可能部分すのぬりつぶしを行うようにする
ためには膨大なソフトウェア作成工数が必要となり、又
ぬりつぶし動作制御をソフトウェア制御に依存すると処
理速度が遅いと言う問題点があった。
（ｄ）発明の目的
本発明は、上記問題点を解消した新規な図形ぬりつぶし
制御方法を提供することを目的とし、特にあらゆる図形
のぬりつぶしを可能とすると共に中央処理装置への負荷
が小さり、シかも高速に処理出来る図形ぬりつぶし制御
方法を実現することにある。
制御方法を提供することを目的とし、特にあらゆる図形
のぬりつぶしを可能とすると共に中央処理装置への負荷
が小さり、シかも高速に処理出来る図形ぬりつぶし制御
方法を実現することにある。
（ｅ）発明の構成
本発明は１図形メモリに記憶されている線分により形成
さた閉領域内の点を開始点として指定することにより、
前記閉領域内を自動的にぬりつぶす装置において、指定
されたぬりつぶし開始点アドレスをセントする第１の手
段と、前記図形メモリから読取られたデータに基づいて
該閉領域の境界線を判定する第２の手段と、前記第２の
手段の判定結果をもとにして該閉領域内のぬりつぶし範
囲を検索設定する第３の手段とを設け、該閉領域内のぬ
りつぶしを前記第１の手段にセットした開始点から開始
し、前記第２の手段と第３の手段との設定状況により順
次ぬりつぶし動作を行うことにより、あらゆる図形のぬ
りつぶしが高速に処理可能となることを特徴とする図形
ぬりつぶし制御方法により達成することが出来る。
さた閉領域内の点を開始点として指定することにより、
前記閉領域内を自動的にぬりつぶす装置において、指定
されたぬりつぶし開始点アドレスをセントする第１の手
段と、前記図形メモリから読取られたデータに基づいて
該閉領域の境界線を判定する第２の手段と、前記第２の
手段の判定結果をもとにして該閉領域内のぬりつぶし範
囲を検索設定する第３の手段とを設け、該閉領域内のぬ
りつぶしを前記第１の手段にセットした開始点から開始
し、前記第２の手段と第３の手段との設定状況により順
次ぬりつぶし動作を行うことにより、あらゆる図形のぬ
りつぶしが高速に処理可能となることを特徴とする図形
ぬりつぶし制御方法により達成することが出来る。
（ｆ）発明の実施例
以下本発明を図面を参照して説明する。
第３図は本発明に係る図形ぬりつぶし制御方法の一実施
例を示す。
例を示す。
図において、１１は最終点サーチ回路、１２゜１４は他
領域判定回路、１３は他領域アドレスセント回路、１５
は他領域アドレスリード回路をそれぞれ示す。尚第１図
と同一記号は同一内容を示す。
領域判定回路、１３は他領域アドレスセント回路、１５
は他領域アドレスリード回路をそれぞれ示す。尚第１図
と同一記号は同一内容を示す。
本実施例は第１図で説明した構成部分（但し。
最終点判定回路６は除く）と１データ“０”判定回路５
の出力から最終点（“１゛データ）があるか否かをサー
チする最終点サーチ回路１１．最終点サーチ回路１１の
最終点あり信号にもとすき他領域にぬりつぶし個所があ
るかどうかをサーチ方向により判定する他領域判定回路
１２．他領域ぬりつぶし個所のメモリアドレをセントす
る他領域アドレスセント回路１３．ぬりつぶし終了判定
回路９からのぬりつぶし終了出力信号を受けさらに他領
域にぬりつぶし個所があるかどうかを判定する他領域判
定回路１４．他領域判定回路１４で他領域にぬりつぶし
個所有りの判定があった場合そ ゛の他領域のメモリア
ドレスを読取りアドレスカウンタ２にセントする他領域
アドレスリード回路１５とから構成されている。
の出力から最終点（“１゛データ）があるか否かをサー
チする最終点サーチ回路１１．最終点サーチ回路１１の
最終点あり信号にもとすき他領域にぬりつぶし個所があ
るかどうかをサーチ方向により判定する他領域判定回路
１２．他領域ぬりつぶし個所のメモリアドレをセントす
る他領域アドレスセント回路１３．ぬりつぶし終了判定
回路９からのぬりつぶし終了出力信号を受けさらに他領
域にぬりつぶし個所があるかどうかを判定する他領域判
定回路１４．他領域判定回路１４で他領域にぬりつぶし
個所有りの判定があった場合そ ゛の他領域のメモリア
ドレスを読取りアドレスカウンタ２にセントする他領域
アドレスリード回路１５とから構成されている。
次に本実施例の動作を説明する。尚データ“０”判定回
路５までの動作は（ｃ）項で説明した動作と同一のため
省略する。又本実施例でのぬりつぶしは第２図（Ｂ）に
示す図形のぬりつぶし動作とする。
路５までの動作は（ｃ）項で説明した動作と同一のため
省略する。又本実施例でのぬりつぶしは第２図（Ｂ）に
示す図形のぬりつぶし動作とする。
データ“０”判定回路５からデータ“０”以外の出力デ
ータを受けた最終点サーチ回路１１は。
ータを受けた最終点サーチ回路１１は。
そのデータに最終点を示すデータがあるかどうかをサー
チし、最終点を示すデータがあれば他領域判定回路１２
に出力する。他領域判定回路１２は最終点サーチ回路１
１でのサーチ方向と同−水平方向列の他領域にぬりつぶ
すべき個所（第２図（Ｂ）に示す白抜き部分ｂ）がある
かどうかを判定する。
チし、最終点を示すデータがあれば他領域判定回路１２
に出力する。他領域判定回路１２は最終点サーチ回路１
１でのサーチ方向と同−水平方向列の他領域にぬりつぶ
すべき個所（第２図（Ｂ）に示す白抜き部分ｂ）がある
かどうかを判定する。
上記判定方法としては、サーチ方向と同−水平方向列の
上の列か下の列をデータ“１”の続いている領域より４
ビット多くサーチし、データ“１”があれば他領域にぬ
りつぶし部分なしと判定し。
上の列か下の列をデータ“１”の続いている領域より４
ビット多くサーチし、データ“１”があれば他領域にぬ
りつぶし部分なしと判定し。
データ“１”がなければ他領域にぬりつふし部分ありと
判定する。
判定する。
他領域判定回路１２で他領域にぬりつぶし部分ありと判
定すればそのメモリアドレスを他領域アドレスセント回
路１３にセントすると共に他領域にぬりつぶし部分なし
と判定されるまで繰り返す。
定すればそのメモリアドレスを他領域アドレスセント回
路１３にセントすると共に他領域にぬりつぶし部分なし
と判定されるまで繰り返す。
他領域にぬりつぶし部分なしと判定されると、ぬりつぶ
し回路７を起動してそれまでの部分のぬりつぶしを行う
。尚他領域のぬりつぶしはぬりつぶし終了判定回路９の
終了信号により他領域のぬりつぶしの有無を他領域判定
回路１４で行い、他領域のぬりつぶし有りと判定される
と再度ぬりつぶし回路７を起動して他領域のぬりつぶし
を行う。
し回路７を起動してそれまでの部分のぬりつぶしを行う
。尚他領域のぬりつぶしはぬりつぶし終了判定回路９の
終了信号により他領域のぬりつぶしの有無を他領域判定
回路１４で行い、他領域のぬりつぶし有りと判定される
と再度ぬりつぶし回路７を起動して他領域のぬりつぶし
を行う。
次に他領域のぬりつぶし無しと判定すると終了通知をＣ
Ｐυ１に行いすべての動作を完了させる。
Ｐυ１に行いすべての動作を完了させる。
（ｇ）発明の効果
以上のような本発明によれば、簡易なハードウェア回路
を追加することによりあらゆる図形のぬりつぶしを中央
処理装置の負荷が小さく、シかも高速に処理が可能な図
形ぬりつぶし制御方法を提供出来ると言う効果がある。
を追加することによりあらゆる図形のぬりつぶしを中央
処理装置の負荷が小さく、シかも高速に処理が可能な図
形ぬりつぶし制御方法を提供出来ると言う効果がある。
第１図は図形ぬりつぶし制御機能図、第２図はぬりつぶ
し対象図、第３図は本発明に係る図形ぬりつぶし制御方
法の一実施例をそれぞれ示す。 図において、１はＣＰＵ、２はアドレスカウンタ回路、
３はアドレスセレクタ回路、４は図形メモリ回路、５は
データ“０”判定回路、６は最終点判定回路、７はぬり
つぶし回路、８はデータセ・７ト回路、９はぬりつぶし
終了判定回路、１０は図形表示装置（ＣＲＴ）、１１は
最終点サーチ回路。 １２．１４は他領域判定回路、１３は他領域アドレスセ
ント回路、１５は他領域アドレスリード回路をそれぞれ
示す。 準２１２
し対象図、第３図は本発明に係る図形ぬりつぶし制御方
法の一実施例をそれぞれ示す。 図において、１はＣＰＵ、２はアドレスカウンタ回路、
３はアドレスセレクタ回路、４は図形メモリ回路、５は
データ“０”判定回路、６は最終点判定回路、７はぬり
つぶし回路、８はデータセ・７ト回路、９はぬりつぶし
終了判定回路、１０は図形表示装置（ＣＲＴ）、１１は
最終点サーチ回路。 １２．１４は他領域判定回路、１３は他領域アドレスセ
ント回路、１５は他領域アドレスリード回路をそれぞれ
示す。 準２１２
Claims (1)
- 図形メモリに記憶されている線分により形成さた閉領域
内の点を開始点として指定することにより、前記閉領域
内を自動的にぬりつぶす装置において、指定されたぬり
つぶし開始点アドレスをセットする第１の手段と、前記
図形メモリから読取られたデータに基づいて該閉領域の
境界線を判定する第２の手段と、前記第２の手段の判定
結果をもとにして該閉領域内のぬりつぶし範囲を検索設
定する第３の手段とを設け、該閉領域内のぬりつぶしを
前記第１の手段にセットした開始点から開始し、前記第
２の手段と第３の手段との設定状況により順次ぬりつぶ
し動作を行うことを特徴とする図形ぬりつぶし制御方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7037184A JPS60214081A (ja) | 1984-04-09 | 1984-04-09 | 図形ぬりつぶし制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7037184A JPS60214081A (ja) | 1984-04-09 | 1984-04-09 | 図形ぬりつぶし制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60214081A true JPS60214081A (ja) | 1985-10-26 |
Family
ID=13429511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7037184A Pending JPS60214081A (ja) | 1984-04-09 | 1984-04-09 | 図形ぬりつぶし制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60214081A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02503238A (ja) * | 1986-07-18 | 1990-10-04 | アミガ デベロップメント リミテッド ライアビリティ カンパニー | パーソナルコンピュータ装置 |
-
1984
- 1984-04-09 JP JP7037184A patent/JPS60214081A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02503238A (ja) * | 1986-07-18 | 1990-10-04 | アミガ デベロップメント リミテッド ライアビリティ カンパニー | パーソナルコンピュータ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849747A (en) | Display data transfer control apparatus applicable for display unit | |
| US4845656A (en) | System for transferring data between memories in a data-processing apparatus having a bitblt unit | |
| US4837564A (en) | Display control apparatus employing bit map method | |
| US5195177A (en) | Clipping processor | |
| US5283863A (en) | Process for effecting an array move instruction, a graphics computer system, a display system, a graphics processor and graphics display system | |
| EP0274439B1 (en) | Display system for plural display areas on one screen | |
| GB2252223A (en) | Displaying pictorial and non-pictorial characters | |
| JP2562540B2 (ja) | 図形処理方法 | |
| JPH05189558A (ja) | イメージ・データの縮小方式 | |
| KR930000179B1 (ko) | 도트매트릭스 프린터에서 문자의 원윤곽 인자처리 방법 | |
| JP3015227B2 (ja) | 画像処理装置 | |
| JP2650803B2 (ja) | フルスクリーンエディタ制御処理装置 | |
| KR920008225B1 (ko) | 디스플레이 문자 저장용 메모리 제어회로 및 방법 | |
| JPS6032092A (ja) | アトリビュ−ト制御方式 | |
| JP2655838B2 (ja) | 画像フアイリングシステムの画像登録検索方法 | |
| JPS5834471Y2 (ja) | 陰極線管カラ−デイスプレイ装置 | |
| KR930003408B1 (ko) | 단색속성의 칼라속성 변환방법 및 장치 | |
| JPH0251196A (ja) | 塗りつぶしパターン参照方式 | |
| JPH0385596A (ja) | フォントメモリ装置 | |
| JPH01159776A (ja) | 線描画システム | |
| JPH0616229B2 (ja) | カラ−表示装置 | |
| JPS6173193A (ja) | グラフイツクデイスプレイ装置 | |
| JPS5994785A (ja) | 未登録文字処理方式 | |
| JPH02272631A (ja) | 推論処理装置 | |
| JPS62138971A (ja) | デ−タ処理装置 |