JPS60214545A - 電子部品のパツケ−ジ - Google Patents

電子部品のパツケ−ジ

Info

Publication number
JPS60214545A
JPS60214545A JP60002274A JP227485A JPS60214545A JP S60214545 A JPS60214545 A JP S60214545A JP 60002274 A JP60002274 A JP 60002274A JP 227485 A JP227485 A JP 227485A JP S60214545 A JPS60214545 A JP S60214545A
Authority
JP
Japan
Prior art keywords
lid
substrate
chip
epoxy
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60002274A
Other languages
English (en)
Other versions
JPH0326541B2 (ja
Inventor
ピーター・アンドラス・エングル
ダグラス・ハワード・ストロープ
トーマス・エドワード・レイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60214545A publication Critical patent/JPS60214545A/ja
Publication of JPH0326541B2 publication Critical patent/JPH0326541B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は電子部品の包装技術に関するものであり、特
に蓋の下方に配置された基板、I;に取り付けられたシ
リコンチップを収納するためのパッケージに関するもの
である。
[従来技術] 電子部品の包装技術は、モジュール内にシリコンチップ
を包装することからなる。そのモジュールは基板と、そ
の基板」二に取り付けられたシリコンチップと、シリコ
ンチップの」1方をとり囲むように配置された蓋とから
なる。そのような包装技術の一例として、本発明の出願
人に醸渡された、MO8erらによる米国特許第431
211.6号に開示されたものがある。
上記Mo5erらの特許においてはシリコンチップが基
板」二に取付けられ、そのシリコンチップの上方をとり
囲むように蓋が配置される。このMo5erらの特許が
出された後に、今日のコンピュータシステムの性能の向
上に応えるべく、チップ上の回路の集積度が大幅に高ま
っている。このとき、チップ内ではある量の電力が消費
されるので、集積度の」1昇はチップ上で発生する熱の
上昇となる。
この発生した熱によってチップに損傷がもたらされるの
を防止するために、従来においては伝熱グリース等の熱
放散手段がチップと蓋との間に塗りつけられ、この伝熱
グリースを伝わって熱が散逸するようにしである。
上記Mo5erらの特許の教示するところによれば、基
板の端面と蓋の内壁との間には隙間がある。そして、基
板の背面にはエポキシシール材が充填、されて、そのシ
ール材は基板の背面全体に行き亘り、基板の端面と蓋の
内壁との間を埋めている。この結果、エポキシシール材
がモジュールをシールして、これによりモジュール内に
配置されたチップが有害な熱の影響をうけないように防
護される。
しかしながらモジュールが置かれている外気の温度が変
動する場合、品とノル板とけ伸び縮みする傾向があり、
しかもその熱膨張率は異なっている。
ところが、基板が伸び縮みするにもかかわらず、基板と
蓋との間の隙間に充填されたエポキシが蓋の伸み縮みを
回正するため、蓋はゆがむことになる。そして蓋は伝熱
グリースを介してチップと近接しているので、蓋のり)
がみにより許容限度を超えた圧力が基板−Lのチップに
加えられかねない。
というのは、チップは複数の球状のハンダを介して導電
接片等に接続されているのであるが、チップに圧力が加
えられると、球状のハンダにひびが入る傾向がある。こ
のひび割れの結果として、シリコンチップと導電接片を
結ぶ電気経路に断線が生じるのである。
[発明が解決しようとする問題点] この発明の主な目的は、温度の変化に応じて蓋が基板と
は独立に自由に伸縮できるようなパッケージを提供する
ことにある。
一3= [問題点を解決するための手段] この発明の目的は、ポリイミドテープのような阻止手段
を基板の裏面と蓋の内壁とに接着することにより達成さ
れる。尚、この阻止手段の接着は基板の裏面へのエポキ
シシール材の接着に先立って行なわれる。この結果、エ
ポキシシール材は阻止手段の存在によって基板の端面と
蓋の内壁の間の隙間に入り込むことができなくなる。そ
のシール材は基板の裏面と、テープ(阻止手段)と、蓋
の内壁の一部とにそれぞれ貼着固定される。従って基板
と蓋の間の接着点はその隙間からは除去される。すなわ
ち、シール材が蓋と基板の間の隙間に進入せず、接着点
がその隙間から除去されているので、基板と蓋との間の
連動関係は弱まる。それゆえに、蓋が温度の変化に応じ
て伸縮したときに、蓋のゆがみはほとんど生じない。こ
の結果、温度の変化に応じて蓋に生じるゆがみは最小限
に抑えられ、従ってシリコンチップ上の球状のハンダの
ひずみがほとんど生じることがなくなるので、ハンダの
ひび割れを原因とするチップ上の断線が4− 防止されるのである。
[実施例コ 本発明の詳細な説明する前に、前述したMo5erらの
米国特許第431.211.6号に記述された従来例に
ついて第3〜6図に基づき述べておこう。この従来技術
との対比により本発明が一層よく理解できると思うから
である。
先ず第4図において、シリコンチップ10が複数の球状
のハンダ14を介して基板12に取り付けられている。
シリコンチップ10には、基板12の上面の球状のハン
ダ14」二に設けられた複数の導電片を介して複数のピ
ン16が接続されている。チップ10」二には、基板上
でチップを被覆するために、シリコンポリマからなる被
覆体18が貼着される。
この好適なシリコンポリマの一例としては“sylga
rd”という商標でDow Cornjng社から販売
されているものがある。このシリコンポリマはモジュー
ルと蓋とが組み付けられる前に周知の技術を用いて加工
しておく。
蓋20はチップ10を取り付けた基板12をとり囲むよ
うに基板12上に配置される。基板12は先ず凹部22
上に係止される。出張り24は、基板12の裏面に対し
てエポキシシール材を貼着するのにちょうどよい位置に
基板12を保持するように形成されている。チップ10
は蓋20の内方の空間26内に配置される。
Mo5erらの特許においては、空間26には熱放散材
等の特別な部材が入れられていなかった。しかしながら
チップ10の集積度が高まるにつれて、チップ10から
発生する熱も増加してきた。この結果、空間26に何ら
かの熱放散材を空間26につめ込まれなくてはならない
ことが明白になった。
そこで第4.5図に示すように、空間26に熱放散材2
6Aが詰め込まれたのである。この熱放材26Aはチッ
プ10と蓋20とに接触している。
熱放散材として伝熱グリース26Aを用いることができ
る。伝熱グリース26Aはチップ10上の回路の作動中
にチップ10から熱を逃がすはたらきをもつ。そのよう
な伝熱グリース26Aとじては酸化亜鉛のシリコンオイ
ル乳剤がある。
第4図に示すように、エポキシシール材30は分配針3
2から基板12の裏面に注入される。エポキシとして好
ましいのは商品名5cotchcast 5239とし
てスリーエム社から販売されているものである。このエ
ポキシは、樹脂が重量比46%、硬化剤が重量比52%
、染料が重量比2%である。
ここに示したエポキシが一応好ましいものであるが、他
の成分比のエポキシも同様に使用することができる。蓋
20の周端縁2OAは、」、(板12とエポキシ30と
を固定するために内方に屈曲して係止される。
第4図と第5図とに示されるように、エポキシ30は基
板12の端面と蓋2oの間の隙間34に流入することが
でき、隙間34に流入したエポキシ30は蓋20の内壁
に対して基板12の端面を被覆する。しかし、蓋20が
外気の温度変化に曝されると、蓋20は伸縮する。そし
て、エポキシ30が隙間34に埋まっていることによっ
て、蓋20の内壁に対して基板12の端部を被覆してぃ
7− るので、蓋20の収縮により蓋20の頂部が屈曲する。
この蓋20の屈曲により、伝熱グリース26Aを介して
チップ10に対し相当に応力が加えられる。この結果、
球状のハンダ14にはひび割れが生じ勝ちになり、これ
らのひび割れはチップ]0と、球状のハンダ14が配置
されている導電片との間の断線をもたらす。
第3図には、基板12に連結された蓋20の側面図が概
略的に示されており、とくにこの図は基板12とは相対
的に蓋20が伸縮するありさまを示したものである。こ
の第3図において、基板12の端部が符号40で示した
地点で蓋20の内壁に接着されていることに注意された
い。各地点40は隙間34内のエポキシ30をあられす
ものである。すなわち、隙間34では、エポキシ30が
蓋20の内壁に対して基板12の端部を被覆し接着して
いる。
基板12と蓋20との接着は、エポキシのガラス転移温
度に近い高温で行なわれている。さて、蓋20が温度の
上昇をも下降をも被ることがなけ8− れば、蓋20は第3図の点線で示す位置にある。
しかるに、地点40での接着の結果として、温度が−上
昇したときには蓋20は膨張する。また温度が下がると
蓋20は第3図の実線で示すように収縮する。すると前
にも述べたように、この収縮によって、伝熱グリース2
6Aを介してチップJ。
上にある強さの応力が加わるがら、この応力によって球
状のハンダ14にひび割れが入り、かくしてチップ10
と導電片との間に断線が発生してしまう。
体m欠哀施M 今まで従来技術を詳しく説明してきたのは、本発明がこ
の従来技術の改良に係るからである。従って、以下に示
す本発明の説明においては、第4〜6図で説明された箇
所をそのまま援用し、同一の構成については同番号を付
すことにする。
第1図は、本発明に基づく阻止手段を設けたモジュール
の部分断面図を示すものである。尚、第1図は第4図と
は」1下方向が逆になっているので注意されたい。この
阻止手段はエポキシシール部材30が間隙領域34に流
入することを防止し、すなわち蓋20が基板12とは相
対的により自由に動けるようにするためのものである。
第1図において阻止手段は符号50で示し゛である。阻
止手段50は基板12の周囲に沿って配置され、さらに
蓋20の内壁に沿って配置され、さらにはエポキシ組成
物30と基板12の間、及びエポキシ組成物30と蓋2
0の内壁20Aの間にも配置される。阻止手段50は隙
間34への入口を塞ぎ、これによってエポキシ3’Oが
隙間34へ流入するのを防止する。本発明の好適な実施
例においては、阻止手段はポリイミドテープ50であり
、基板12の裏面(第1図下面)にエポキシ組成物30
を流入する前に、蓋20の内壁領域2OAと、基板]2
の裏面に接着固定される。テープ50はこれらの面のモ
ジュール全周に亘って接着固定される。
このような構成においては、モジュールが暖められ、あ
るいは冷却されると、蓋20は第2図点線と実線とで示
すように伸縮する。
[作用] 第2図は、本発明に基づ<I!f1.+11手段50を
使用した場合における、モジュール−1−の若20の伸
縮状態を示す図である。第2図においては、基板12の
端面が、1.’i 20の内壁領域20bに↓1して、
エポキシ30により被覆されていない。しかしながら、
基板12の底面は蓋20の内壁領域20(zに対してエ
ポキシ;)Oにより覆われている。それゆえ、外部の温
度の低下により蓋20が収縮したときにも、蓋20はh
’+1曲することなく比1咬的自由に移動できる。第2
図における2x20の点線の輪郭線は蓋20の膨張が生
じたあとの蓋20の大きさと相対的な形状を現わしてい
る。また、蓋2゜の実線の輪郭線は蓋20の収縮が生じ
たあとの蓋20の大きさと相対的な形状をあられしてい
る。
そして第2図に示すように、蓋20は基板】2に対して
比較的自由に動きうる。この蓋20の動きが自由である
ことは、エポキシ30の流入を阻止することによって設
けた間隙領域によって利用可能な空間ができたためであ
る。これにより、蓋211− 〇のゆがみは最小限にとどめられる。
[発明の効果] 以上のように、この発明によれば、エポキシ30の流入
の阻止手段を設けることにより、隙間34を保つことが
でき、従ってこの隙間34の存在により蓋20が自由に
伸縮できることがら、温度変化によりグリース26Aを
介してチップに強い応力が加えることがなくなり、よっ
て球状のハンダのひび割れによる断線を防止できるとい
う効果がある。
【図面の簡単な説明】
第1図は、本発明に基づく阻止手段を設けたパッケージ
の部分断面図、 第2図は、本発明に基づく阻止手段を使用した場合にお
けるパッケージの蓋の伸縮状態を示す図、第3図は、従
来のモジュールにおける蓋の伸縮状態を示す図、 第4.5図は、従来のパッケージの構成を示す断図側面
図、 第6図は、第4.5図の構成の底面図である。 12− 6 第1図

Claims (5)

    【特許請求の範囲】
  1. (1) 裏面と端面とを有する基板と、内壁を有し、上
    記基板上面を覆うように且つ該内壁と上記基板の端面と
    の間で隙間を設定するように配置された蓋と、 上記基板の裏面に設けられたシール材と、上記シール材
    が上記隙間に流入するのを防止するように配置した阻止
    手段、 とを具備する電子部品のパッケージ。
  2. (2)上記阻止手段は、上記基板の端面と上記蓋の内壁
    とにそれぞれ接着固定されたポリイミドテープである特
    許請求の範囲第(1)項に記載の電子部品のパッケージ
    。
  3. (3)上記基板の上面と上記蓋との間には熱放散手段が
    配置されてなる特許請求の範囲第(1)項または(2)
    項に記載の電子部品のパッケージ。
  4. (4)上記熱放射手段は伝熱グリースである特許請求の
    範囲第に3)項に記載の電子部品のパッケージ。
  5. (5)上記シール材はエポキシ樹脂である特許請求の範
    囲第(1)項、(2)項または(3)項に記載の電子部
    品のパッケージ。
JP60002274A 1984-04-10 1985-01-11 電子部品のパツケ−ジ Granted JPS60214545A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US598631 1984-04-10
US06/598,631 US4514752A (en) 1984-04-10 1984-04-10 Displacement compensating module

Publications (2)

Publication Number Publication Date
JPS60214545A true JPS60214545A (ja) 1985-10-26
JPH0326541B2 JPH0326541B2 (ja) 1991-04-11

Family

ID=24396340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60002274A Granted JPS60214545A (ja) 1984-04-10 1985-01-11 電子部品のパツケ−ジ

Country Status (4)

Country Link
US (1) US4514752A (ja)
EP (1) EP0159472B1 (ja)
JP (1) JPS60214545A (ja)
DE (1) DE3578267D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194693A (ja) * 1986-02-12 1987-08-27 信越ポリマ−株式会社 基板付き電気電子部品
US4935581A (en) * 1986-04-17 1990-06-19 Citizen Watch Co., Ltd. Pin grid array package
JPS62244139A (ja) * 1986-04-17 1987-10-24 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
JPH079953B2 (ja) * 1988-04-13 1995-02-01 株式会社東芝 半導体装置の製造方法
US4910867A (en) * 1988-05-27 1990-03-27 Amp Incorporated Method of forming a sealed electrical connector
US5175613A (en) * 1991-01-18 1992-12-29 Digital Equipment Corporation Package for EMI, ESD, thermal, and mechanical shock protection of circuit chips
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
JPH07109867B2 (ja) * 1991-04-15 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チツプの冷却構造
CH683212A5 (de) * 1992-03-10 1994-01-31 Frama Ag Elektronischer Festspeicher.
US5268814A (en) * 1992-05-20 1993-12-07 International Business Machines Corporation Module packaging
US5285559A (en) * 1992-09-10 1994-02-15 Sundstrand Corporation Method and apparatus for isolating electronic boards from shock and thermal environments
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5410806A (en) * 1993-09-15 1995-05-02 Lsi Logic Corporation Method for fabricating conductive epoxy grid array semiconductors packages
US5441684A (en) * 1993-09-24 1995-08-15 Vlsi Technology, Inc. Method of forming molded plastic packages with integrated heat sinks
US5734201A (en) * 1993-11-09 1998-03-31 Motorola, Inc. Low profile semiconductor device with like-sized chip and mounting substrate
DE4427309C2 (de) * 1994-08-02 1999-12-02 Ibm Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
JP3004578B2 (ja) * 1995-05-12 2000-01-31 財団法人工業技術研究院 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US5985697A (en) * 1996-05-06 1999-11-16 Sun Microsystems, Inc. Method and apparatus for mounting an integrated circuit to a printed circuit board
US6016006A (en) * 1996-06-24 2000-01-18 Intel Corporation Thermal grease insertion and retention
US5990418A (en) * 1997-07-29 1999-11-23 International Business Machines Corporation Hermetic CBGA/CCGA structure with thermal paste cooling
US6448106B1 (en) * 1999-11-09 2002-09-10 Fujitsu Limited Modules with pins and methods for making modules with pins
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE26899E (en) * 1963-08-08 1970-05-26 Encapsulation op electronic modules
GB1514595A (en) * 1975-03-03 1978-06-14 Hughes Aircraft Co Package for hermetically sealing electronic circuits
US4233620A (en) * 1979-02-27 1980-11-11 International Business Machines Corporation Sealing of integrated circuit modules
US4312116A (en) * 1980-04-14 1982-01-26 International Business Machines Corporation Method of sealing an electronic module in a cap
US4374080A (en) * 1981-01-13 1983-02-15 Indy Electronics, Inc. Method and apparatus for encapsulation casting

Also Published As

Publication number Publication date
US4514752A (en) 1985-04-30
EP0159472B1 (en) 1990-06-13
EP0159472A2 (en) 1985-10-30
JPH0326541B2 (ja) 1991-04-11
EP0159472A3 (en) 1987-04-29
DE3578267D1 (de) 1990-07-19

Similar Documents

Publication Publication Date Title
JPH0326541B2 (ja)
KR100320983B1 (ko) 칩조립체및직접적인개방열전도성경로의제공방법
US5471027A (en) Method for forming chip carrier with a single protective encapsulant
US5533256A (en) Method for directly joining a chip to a heat sink
US4703339A (en) Package having a heat sink suitable for a ceramic substrate
US6204564B1 (en) Semiconductor device and method for making the same
US5602420A (en) Stacked high mounting density semiconductor devices
US7632717B2 (en) Plastic overmolded packages with mechancially decoupled lid attach attachment
JPS63111654A (ja) 回路モジュ−ル冷却用ヒ−ト・シンク
KR20080015724A (ko) 몰딩된 리드 부착물을 갖는 플라스틱 오버몰딩된 패키지들
US5442232A (en) Thin semiconductor package having many pins and likely to dissipate heat
JPH04326557A (ja) 半導体チツプの冷却構造
JPH0658939B2 (ja) 半導体装置
US5179435A (en) Resin sealed semiconductor integrated circuit device
JPS60226149A (ja) ヒ−トシンク付セラミツクパツケ−ジ
KR100468024B1 (ko) Loc패키지
KR940011380B1 (ko) 반도체 리드 프레임
KR100475340B1 (ko) 리드온칩패키지
JP2871987B2 (ja) 半導体記憶装置
JP2826432B2 (ja) 半導体装置
JP2704085B2 (ja) 半導体装置
CN117747580A (zh) 半导体装置
JP3004798B2 (ja) 半導体装置
JPS61125142A (ja) 電子装置
JPS6094746A (ja) 集積回路の実装方法