JPS60214655A - フレ−ム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はディジタル通信において、誤同期防止対策を
有するフレーム同期回路に１９１するものである。

〔従来技術〕

第１図は、たとえばＰＣＭ方式のディジタル通信におけ
る１フレームの構成を示すフォーマット図で、図におい
て（１００）はＮビットで構成される１フレーム、（１
０１）はフレーム（１００）中のデータ信号、（１０２
）は同期信号、（１０３）は符号誤多制御信号である。

同期信号（１０２）は特定のビットパターンを有するｎ
ビットから構成され、符号誤多制御信号（１０３）はフ
レーム（１００）中の符号誤りを検出１／　、これを自
動的に修正するために付加される冗長ビットである。た
とえば、フレーム（１００）のＮビットのビットパター
ンを次数　１の特性多項Ｃ一 式で割算（２を法とする割算）した場合の剰余が０にな
るように付加されたｎｃビットである。したがって、受
信されたフレーム（１００）のＮビットのビットパター
ンを上記多項式で割算した場合、剰余がＯにならなけれ
ば、符号誤シが存在することを意味する。

第２図は従来のフレーム同期回路の一例を示すブロック
図で、図において（１）はシフ小レジスタ、（２）は同
曲パターン検出回路、（３）は同期保護回路、（５）は
フレームカウンタである。またＰＣＭ　ＩＮはＰＣＭ信
号入力端子、ＣＬＫはクロック信号入力端子、ＦＰはフ
レーム同期パルス出力端子、Ｔ’）ＡＴＡ　は入力した
ＰＣＭ信号の分岐出力端子である。

（ａ）はシフトレジスタ＋１１から同期パターン検出回
路（２）に入力されるｈ８ビットの信号、０））は同期
パターン検出回路（２）の出力信号で、信号（ａ）が同
期信号（１０２）のビットパターンに合致したとき論理
「１」となり、合致しないとき論理「０」となる信号、
（Ｃ）はフレームカウンタ（５）のケ１゛数値がＯのと
きだけ論理「１」となる（す々わぢ、同期検定を行うタ
イミングのとき論理「１」となる）信号、（ｄ）は同期
外れ状態を示す信号、（ｅ）はフレームカウンタ（５）
をリセットする信号、（ｆ）はフレームカウンタ（５）
の計数値を示す９ｇ号である。

ところで、ＰＣＭ通信の送信側では第１図に示すＮビッ
トのフレームを繰返して送出しているので、一度正しく
フレームパルスを端子１ｉ”Ｐ　に送出することかでき
れば、次のフレームパルスは端子ＣＬＫからのクロック
信号をフレームカウンタ（５）でＮ個計数した時点で端
子ＦＰ　に送出すればよい。したがって、フレームカウ
ンタ（５）をＮ個のクロック信号ハルスの入力に対し１
個のオーバフローパルスを出力するように構成しておけ
ば、そのオーバフローパルスが一度フレームパルスに一
致シた後は、送信側でのフレーム繰返しが正規に行われ
ている限シは、フレームカウンタ（５）からのオーバフ
ローパルスが常にフレームパルスに一致することになる
。このような状態を同期状態と言い、同期状態ではフレ
ームカウンタ（５）の計数値（ｆ）が０のとき信号（ａ
）は同期信号（１０２）のビットパターンに一致し、信
号（ｂ）は論理「１」と゛なる。

次に、第２図の回路が同期外れ状態にあるとする。信号
（ｃ）が論理「１」のとき信号（ｂ）は論理ｒＯＪであ
り、同期保護回路（３）の出力信号（ｄ）は同期外れ状
態を示し制御回路（４）はこれを検知して信号（ｅｌを
出力しフレームカウンタ（５）をリセットする。端子Ｐ
ＣＭ　ＩＮ　から次のビットが入力され信号（ａ）は１
ビツトずれたビットパターンになる。このビットパター
ンもまた同期信号のビットパターンと不一致であれば、
信号（ｂ）は論理ｒＯＪであシ、フレームカウンタ（５
）は信号（ｅ）によシ再びリセットされ信号（ｅ）は論
理ｒ　Ｉ　Ｊ　（Ｍｌ数値（ｆ）はＯ）となり信号（ａ
）は更に１ビツトずれたビットパターンになり同期パタ
ーン検出回路（２）で比較される。このように同期パタ
ーン検出回路（２）の出力信号が論理「０」でその都度
フレームカウンタ（５）がリセットされ、信号１・（ａ
）が１ビツトずつずらされて同期信号のビットパターン
と比較されている状態をハンチング（ｈｕｎｔｉｎｇ）
状態という。ハンチング状態で順次１ビツトずつずらし
てゆくと、信号（ａ）が同期信号−（１０２）のれ８ビ
ツトになる時点が到来する。このとき信号（１））は論
理「１」となり、フレームカウンタ（５）はリセットさ
れることがないので、その引数値は順次増加し、クロッ
ク信号のＮビットの割数を終ってオーバフローパルスを
出力し計数値ｍが再び０となるまで信号（ｃ）が論理「
１」となることはなく、シたがって信号（ｅ）が出力さ
れることはない。この状態を後方保護状態という。

後方保護状態は、信号（ｂ）が論理「１」となったのは
、正しく同期信号（１０２）を検出した結果であるか、
あるいは同期信号（１０２）ではないが、偶然にも同期
信号（１０２）のビットパターンに合致した信号が到来
したためであるかをチェックする期間であって、信号（
ｂｌが論理「１」になった時点からＮビット後に信号（
ｂ）が再び論理「１」になるかを検査する。信号（ｂ）
がＮビット間隔で連続してＮＢ回（ＮＢ　は任意に設定
することができる）論理「１」になれば正しい同期状態
にあるとして前方保障状態にうつる。もしＮＢ回に到達
する前に信号（ｃ）の論理が１１」のときに信号（ｂ）
の論理が「０」であればハンチング状態に移る。

前方保護状態では正しい同期状態にあることを前提とし
て動作し、したがって、フレームカウンタ（５）でクロ
ック信号パルスをＮビット計数するごとにフレームパル
スを出力し、その時点で信号（ｂ）の論理が１０」であ
っても、それは同期外れではなくて何等かのエラーであ
ると判断する。但し、前方保障状態で信号（ｃ）の論理
が「１」のとき信号（ｂ）の論理が「０」となるという
エラーがＮＦ　個（ＮＦ　は任意に設定することができ
る）連続して発生した場合、同期外れと見做してハンチ
ング状態にうつる。

第３図は第２図の同期保護回路（３）と制御回路（４）
とによって制御される３状態の動作を示す図で、（ｂ）
、　（ｇ）、　（ｉ）　、　（ｊ）　、　ｆｋ）、　（
ｔｌはそれぞれの信号を示し、（ｈ）、（ｊ）、（１）
は同期保４回路（３）から出力される信号（ｄ）に相当
し、信号（ｈｌ　、　（ｊ）は信号（ｃｌが論理「１」
で信号（ｂ）が論理「０」になることが１回あれば出力
され、信号（ｇ）は信号（ｃ）が論理「１」で信号（ｂ
）が論理「１」になることが１回あれば出力され、信号
（ｔ）は信号（ｃ）が論理「１」信号（ｂ）が論理「０
」という状態がＮＦ回連続発生すれば出力され、信号０
）は信号（ｃ）が論理「１」信号（１））が論理「１」
という状態がＮＢ　回連続発生すれば出力され、信号（
ｋ）は信号（１）が出力される場合を除くすべての場合
に出力される。

ところで、ＰＣＭ信号等ではデータ信号中から同期信号
（１０２）と同一のビットパターンの部分を完全に除去
しておくことが困難であり、このようなビットパターン
がフレーム周期で繰返す場合があ方保ｄ物状態から前方
保護状態に入ることがある。

このような擬似同期を防止するため、符号誤多制御信号
（１０３）が利用されていた。第４図は従来の装置の他
の例を示すブロック図であって、第２図と同一符号は同
−又は相当部分を示し、（６）は割算回路である。この
割算回路（６）は符号誤多制御信号（１０３）を生成す
る時に用いた特性多項式によって入力Ｎビットに対し２
を法とする割算を施しその剰余が０となるか否かをチェ
ックするだめのもので、一般的には符号検定回路という
ことができる。（７）はアンドゲート、（ハ）はシフト
レジスタ＋１１から割算回路（６）に入力されるＮビッ
トの信号、（ｎ）は符号検定を行うタイミング信号、（
ｏ）は割算回路（６）の出力で、符号誤りがない場合論
理「１」となり、符号誤シがある場合論理「０」となる
。すなわち、擬似同期の場合は信号（ハ）のＮビットの
符号が第１図に示す１フレームのＮビットとはならず、
前のフレームの後方ビットと後のフレームの前方ビット
とが連結されたＮビットとなるので、一般的には割算回
路の出力である信号（ｏ）が論理「０」にな（ｌ（１ る確率が多い。第２図の場合は信号ｒｈ＋の論理によっ
て同期信号が検出されたと見做したが、第４図の場合は
信号（ｂ）と４７１号ｃｏ）との論理積によって同期信
号が検出されたと見做すので擬似回１ｔ１１の機会を減
少することができる。しかし、信号（ハ）のビットパタ
ーンを割算してその剰余が偶然に０になる機会は相当多
く、しだがって、擬似同期により信号（ｂ）が論理「１
」となシ、信号（ｏｌが偶然に論Ｊｕｌ！　ｒ　Ｉ　Ｊ
となシ、誤って前方保護状態に入ることがあり、これを
防止するためにはＮＲを相当大きく設定しなければなら
ない。ＮＢ　を大きく設定して」？りとその間には信号
（ｏ）が論理「０」となる時点が発生して、誤って前方
保に隻状態に入ることを防止する。

また、正確に同Ｊｕｌがとれている状態に」？いても信
号（ｏ＞が論理ｒＯＪになる場合も発生する。それは、
伝送路のＭＥＴｆ等によってね号娯りが発生するだめで
あってこのような事態を予期して符、１３誤り制御信号
（１０３）が付加されていてそれによって符号誤シを検
出しその誤）を修正するのであるが、前方保護状態にお
いてこのよう表符号誤りが発生して、誤ってハンチング
状態に入ることを防止するためにはＮＦ　を大きくして
おかねばならない。

このため、第４図の回路では、誤同期検出時間が長く々
るという欠点があった。

〔発明の概要〕

この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では、同期パターン検出
回路による同期保護回路の他に符号誤り検出回路による
同期保護回路を設け、ハンチング状態から後方保護状態
を経て前方保護状態に入る動作は同期パターン検出回路
の出力により制御し、誤って前方保護状態にある状態か
らの脱Ｉｌｌ　ｆｌｉ制御に対し符号誤り検出回路の出
力をも用いるようにしたものである。

〔発明の実施例〕

以下この発明の実施例を図面について説明する。

第５図はこの発明の一実施例を示すブロック図で、第４
図と同一符号は同−又は相当部分を示し、（８）は割算
回路（３）の出力による同期保護回路、（９）はこの発
明に用いられる制御回路、００はフレームカウンタであ
る。−またｒｐ）は同期保４回路（８）の動作タイミン
グ信号、（ｑ）は同期外れ状態を示す信号、（ｒ）はフ
レームカウンタｉ１１に対するロード信号、（Ｂ）はフ
レームカウンタ（５）の内容を示す信号であり、信号（
１）と同じ信号である。

第６図は第５図の同期保護回路（３）、（８）と制御回
路（９）とによって制御さり、る３状態の動作を示す図
であって、第３図と同一記号は同−又は相当信号を意味
し、（Ｕ）は第５図の信号（ｑ）に相当し、（ｔ）は信
号（ｕ）が出力される以外の場合に出力される信号、信
号（ｖ）は信号（ｌＯと（ｔ）との論理積信号で信号（
ｒ）に相当するロード信号、信号（ｘｉは前方保護状態
を保持する信号である。

ハンチング状９１．１から後方保護状態を経て前方保護
状態に入る寸での動作及び（ｈ）、　（」）、　（ハの
信号によってハンチング状態に移る動作は、第５図の回
路においても第２図の回路と同様である。前方保護状態
に入り、同期保に６回路（８）からも符号誤りが検出さ
れていない場合は信号（ｒ）によってフレームカウンタ
（５）の内容（８）をフレームカウンタ（Ｉｎにロード
し、フレームカウンタ００からフレームパルスを出力す
る。制御回路（９）では、フレームカウンタ（５）の内
容（ｆ）がＯの時点でタイミングパルス（ｐ）を出力１
７、同期保護回路（８）ではその時点の信号（ｏ）の論
理を記憶し、Ｍ口中Ｍｅ回（Ｍｅ　＜；：　Ｍで、Ｍ及
びＭｅは任意に設定できる）以上の論理ｒＯＪが存在す
ると、それは擬似同期であると判定して信号（ｑ）を出
力する。制御回路（９）は信号（ｑ）により信号（ｅ）
（第６図の信号（ｕ）に相当）を出力し、フレームカウ
ンタ（５）をリセットしてハンチング状態に入シ、以下
同期保護回路（８）の出力には関係なく、第２図におけ
ると同様な動作を行い、前方保護状態に入ると第６図の
信号（ｋ）を出力する。このとき、信号（ｔ）が出てお
れば、フレームカウンタ（５）の内容が７レームカウン
タ（６）にロードされる。すなわち、ハンチンクヲ行つ
フレームカウンタ（５）とフレームパルスを出力するフ
レームカウンタ００とは独立しているので、誤ってハン
チングに入ったとしてもフレームカウンタα０の出力パ
ルスは乱されることなく、其後、前方保護状態に入って
フレームカウンタ（５）の内容がフレームカウンタｏ（
＄にロードされる時点では両カウンタの内容が一致して
いるので、誤ってハンチングに入ったことの影＃は端子
ＦＰにはあられれない。また、疑似間；υ１に゛より信
号（ｂ）（信号（ｃ）が論理「１」の時点での）が連続
して論理「１」になる場合では信号（ｏ）がＭ細巾Ｍ０
個以上論理「０」となり、擬似同期から早く脱出するこ
とができる。

なお、同期信号（１０２）　Ｅｌ：フレーム（１００）
のどの位置に配置してもよく、フレーム（１００）中に
分散配置してもよい。

〔発明の効果〕

以上のようにこの発明によれば、擬似同期から早く脱出
することができ、かつ誤ってハンチングに入ってもその
影響を受けないで同期状態を保持することができる。

【図面の簡単な説明】

第１図は１フレームの構成を示すフォーマット図、第２
図は従来の回路の一例を示すブロック図、第３図は第２
図の回路によって制御される３状態の動作を示す図、第
４図は従来の回路の他の例を示すブロック図、第５図は
この発明の一実施例を示すブロック図、第６図は第５図
の回路によって制御される３状態の動作を示す図である
。 ０１・・・シフトレジスタ、（２）・・・同期パターン
検出回路、（３１、（８）・・・それぞれ同期保護回路
、（５）・・・第１のフレームカウンタ、（６）・・・
割算回路、（９）・−・制御回路、＋１（’ｊ・・・第
２の７レームカウンタ。 尚、各図中同一符号・は同−又は相当部分を示す。 代理人大岩増雄 第１図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 信号フレームごとに、特定のビットパターンを有する同
   期信号と、符号誤りを制御するだめの符号誤シ制御信号
   とが含まれるディジタル信号、このディジタル信号の複
   数のフレームが連続して送信される場合の受信信号から
   フレーム同期パルスを抽出するフレーム同期回路におい
   て、上記ディジタル信号のビット周期に等しいクロック
   周期を有するクロック信号を発生する手段、上記ディジ
   タル信号の１フレームのビット数をＮとするとき、上記
   クロック信号を入力して入力したクロック信号のパルス
   数を計数するそれぞれＮ進の第１及び第２のフレームカ
   ウンタ、上記第２のフレームカウンタのオーバフローパ
   ルスを上記フレーム同期パルスとして出力する手段、 上記受信信号が入力時点の新しい順にビット直列の形で
   配列されるシフトレジスタ、 上記第１のフレームカウンタの計数値が０であるすべて
   のクロック時点において、上記シフトレジスタに配列さ
   れる連続したＮビットについて、上記符号誤シ制御信号
   に対応して定められる符号検定を行い符号誤υが検出さ
   れた場合論理「０」の信号を、然らざる場合論理「１」
   の信号を出力する符号検定回路、 上記第１の７レームカウンタの計数値が０であるすべて
   のクロック時点において、上記シフトレジスタに配列さ
   れる上記連続したＮビット中の同期信号に対応する部分
   のビットパターンを上記特定のビットパターンと比較し
   、比較が一致した場合論理「１」の信号を、然らざる場
   合論理「０」の信号を出力する同期パターン検出回路、
   この同期パターン亨出回路から論理ｒＯＪの信号が出力
   されるたびに上記第１のフレームカウンタをリセットし
   てその計数値を０とする手段、上記同期パターン検出回
   路から論理「１」の出力がＮＢ　回連続１〜だ後は前保
   ４状態に入り、この前保護状態においては上記同１ｔｌ
   ｌパターン検出回路から論理「０」の出力がＮ、回連続
   したとき、又は上記符号検定回路のＭ回の出力゛中論理
   「ｏ」の出力がＭＥ　回以」二存在するときにだけ上記
   第１の７レームカウンタをリセットするよう制御する手
   段、（但しＮＢＩ　ＮＦＩ　Ｍ　、　ＭＥ　は段目１に
   よって定める整数）、 上記前保護状態に入る時点で一ヒｄ己第１のフレームカ
   ウンタの内容を上記第２のフレームカウンタにロードす
   る手段を備えたことを特徴とするフレーム同期回路。