JPH0634298B2 - アドレス回路 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はＰＣＭ再生装置におけるディジタル処理回路、
特にそのアドレス回路に関する。

〔発明の背景〕

ＰＣＭ再生装置において、再生ディジタルデータのアド
レスを生成する手段としては、特開昭58−125208号で説
明されている。

しかしこのようなアドレス生成手段では、より早く正し
いアドレスを生成し、またエラー検知時にはより早い回
復特性が求められる。

〔発明の目的〕

本発明の目的は、再生時のドロップアウト等により信号
が失なわれた際にアドレスを正しく生成させるアドレス
回路を提供することにある。

〔発明の概要〕

本発明では、データの先頭を見つける検出回路の出力に
より、アドレスコードの連続性およびパリティチェック
回路の検出条件を変えるとともに、アドレスコードから
アドレスを生成する手段と同期信号を入力とするカウン
タから構成された他のアドレス生成手段を有し、アドレ
スコードを正しく検出した時にはこのコードを出力し、
かつこのカウンタをロードし、それ以外ではこのカウン
タ出力でアドレスを生成するようにしたものである。

〔発明の実施例〕

以下、本発明の一実施例を第１図に示す。

第１図において、１は同期検出保護回路、２は同期信号
を基準に各回路を動作させるためのタイミング回路、３
は入力されるシリアルデータをパラレルデータに変換す
るためのＳ／Ｐ変換回路、４はデータ中のアドレスコー
ドを一時記憶しておくためのラッチ回路、５はアドレス
コード、および後述する識別用のコード（以下ＩＤコー
ドと略す）の誤りを検出するためのパリティチェック回
路である。６は１ブロックごとに＋１ずつカウントアッ
プしてアドレスを生成するカウンタ回路、７は検出され
たアドレスコードに対し保護を行うかどうかを制御する
コントロール回路、８はコントロール回路７の制御信号
により、検出されたアドレスコード21と保護出力22とを
切換えて出力させるマルチプレクサ回路である。12は生
成されたアドレス出力、13はマルチプレクサの切り換え
出力、14はカウンタのロード入力である。

ここで、コントロール回路７は、第２図に示す回路によ
り構成されている。第２図において、40はラッチ回路４
によりラッチされたアドレスコード21をラッチするため
のラッチ回路、41はラッチされた値に＋１を加算するた
めの加算回路、42は加算値と次にラッチされたアドレス
コードの一致を検出するための比較回路、43はパリティ
チェックの結果及び同期コードの検出状態を一時記憶す
るためのフラグ回路、44は同期信号検出不能数をカウン
トし、所定数以上の検出不能が発生した場合にデータ検
出不能とみなすデータエリア検出回路、45は比較回路42
及びフラグ回路43、さらにデータエリア検出回路44の出
力をもとにアドレスコードが正しいかどうかを判断し、
アドレス保護のため制御信号を生成する判別回路、46は
最初に検出された同期信号を検出する第１Sync検出回路
である。

第３図は再生信号を示す。再生信号は図に示すような間
欠信号である。この信号はさらに、複数のブロック信号
に分割され、各ブロック信号は、Sync信号60、識別のた
めのＩＤ信号61、各ブロック毎に特有のコード、例えば
先頭から１つづつステップアップするアドレス信号（以
下略してＡＤ信号）62、たとえばＩＤコード61とＡＤコ
ード62のＭＯＤ２をとり、再生時にこの２つのコードの
誤りを検出するパリティコード63、データコード64から
構成されている。

以下、本発明の動作を説明する。第３図に示す間欠信号
を再生する場合には、データの先頭を正しく検出し、デ
ータ64を順序正しく取り込まなければならない。このた
めに本実施例では同期検出状態をもとに、アドレスコー
ドの連続性およびパリティコードを用いて正しいアドレ
ス生成をおこなうものである。

まず信号が入力され同期信号が検出されたか否かを示す
フラグ信号10が得られる。この信号は判別回路７に入り
第１Sync検出回路より最初に検出されたことを示すフラ
グ、第１Sync検出信号50が出力される。

同期信号60の後に記録されたＩＤコード61、アドレスコ
ード62、パリティコード63、データ64は順次Ｓ／Ｐ変換
回路３に入った後、アドレスコードはラッチ回路４に、
ＩＤコード61、アドレスコード62、パリティコード63は
パリティ回路５に入力される。

ラッチ回路４でラッチされたアドレスコード21はコント
ロール回路７に入力される。アドレスコード21はラッチ
回路40でラッチされた後、加算回路41で“＋１”され
る。加算回路41の出力とアドレスコード21は比較回路42
に入力されこの２つのコードが一致しているか否がチェ
ックされる。この比較出力は判別回路45に送られる。通
常の再生時にはアドレスコードは各ブロック毎に１つづ
つステップアップしていることから比較回路の出力は常
に一致しアドレスコードの連続性をチェックすることが
可能である。

一方パリティチェック回路５の出力23も判別回路45に入
力される。ここで判別回路45はパリティチェック出力お
よびアドレスコードの連続性がチェックできた時でラッ
チ回路４に取り込まれたアドレスコードは正しいと判断
してマルチプレクサ回路８をラッチ回路４側へ切り換え
るとともにカウンタ回路６にロードパルス14でこのアド
レスコードをロードする。

これに対して判別回路45に入る２つの入力の一方あるい
は両方がＮＧとなった時には、マルチプレクサ回路８を
各ブロックごとに１つづつカウントアップするように構
成されたカウンタ回路６側に切り換えてアドレスを生成
するものである。しかし最初に検出されたブロック信号
ではアドレスコードの連続性をチェックできない点デー
タが記録されていないエリアで雑音等により誤って同期
信号と同じパターンが検出された時、記録エリア内での
ドロップアウト等により信号欠落が発生した時の保護に
は問題がある。そこで第１Sync検出回路、データエリア
検出回路において保護をおこなっている。

最初に検出されたアドレスコード21に対しては、比較回
路42においてアドレスコードの連続性をチェックせずに
パリティチェック出力23をもとに判別を行なっている。
つまり、最初の同期検出がなされた場合には、第１ＳＹ
ＮＣ出力50が出力されるので、この出力をもとに判別回
路45は一定期間、アドレスコードの連続性チェックをお
こなわず、パリティチェック出力23のみで判別するよう
にしたものである。パリティチェック回路５で誤りが検
出されなかった時には判別回路45においてラッチ４にと
り込まれたアドレスコード21が正しいと判断される。こ
の結果、マルチプレクサ回路８においてラッチ回路４側
が選択され、また、カウンタ回路６はアドレス出力21が
ロードされる。

また、パリティチェックにより誤りが検出された場合に
は、判別回路45においてアドレスコード21が誤りである
と判断される。この結果、マルチプレクサ回路８におい
て、保護出力22が選択される。また、カウンタ回路６に
おいては、アドレス出力21はロードされず、前の値が＋
１だけカウントアップされる。つまり、第１番目の同期
検出が行われる前において、保護カウンタ回路６はリセ
ットされているので、第１番目の同期パルスに対応した
出力は“0"となり、アドレス出力として“0"の値が出力
される。

以上のように、第１番目の同期パルスに対しては、アド
レスコードの連続性のチェックは行わずパリティチェッ
クの結果により、誤りが検出されなかった場合にはアド
レスコードをアドレスとして出力し、誤りが検出された
場合にはカウンタ６の出力をアドレスとして出力するこ
とにより、先頭のデータより正しいアドレスを生成する
ものである。

次に、雑音等により、データエリア外に同期信号が検出
された場合のアドレス保護の動作について説明する。

第４図において、80はデータエリア外に誤って検出され
た同期検出出力である。81は従来のアドレス保護回路に
おける動作を示したもので、同期検出出力80を基準にア
ドレス保護動作を開始し、そのまま、データエリアで同
期検出が行われるまでアドレス保護動作をつづけてい
る。この結果、データエリア内における第１番目のアド
レスコードを取り込むことができず、同期検出出力80を
基準として生成された値“n"が出力され、アドレス誤り
の原因となっていた。

82は、本実施例のアドレス保護回路におけるアドレス出
力21を示したものである。第２図におけるデータエリア
検出回路44では、同期検出不能数が所定数以上連続して
発生したことを検出して判別回路45へ入力する。

判別回路45では、比較回路42、およびパリティチェック
出力23よりアドレスコードがすでに検出されているか否
かにより、データエリア外であればカウンタ６および第
１Sync検出回路46をリセットして、同期信号が検出され
るまでの待機状態に入る。

一方、データエリア内での信号欠落によって発生した場
合には、第１Sync検出回路46のみリセットして、再たび
同期信号がとれた時に、ただちにパリティチェック回路
の結果により、アドレスコードを取り込むように設定す
ることにより、アドレス生成の復帰を早めるようにした
ものである。

この結果、次に同期信号が検出されたところから、再た
びアドレス生成がおこなわれるため、正しいアドレスへ
データが書き込まれることになる。

以上のように、本発明によれば、第１番目のアドレス保
護については、従来通りの保護能力をもち、データの連
続検出状態においては、パリティチェックとアドレスコ
ードの連続性をチェックすることにより、アドレスコー
ド誤りをすべて検出することができ、正しいアドレス保
護を行うことができる。さらに、データエリアを検出す
ることにより、データエリア外の誤った同期コードによ
るアドレス誤りを防止することができる。

第５図に本発明による他の一実施例を示す。第１図と同
一符号は同一機能を有する。90はマルチプレクサ８で選
ばれたアドレス出力とコントロール回路７で生成された
初期アドレス91とを切り換えてカウント６のプリセット
入力とするマルチプレクサ回路である。92はコントロー
ル回路７で生成される切り換え信号である。

本実施例は、データエリア検出回路44の出力により、デ
ータエリア外ではカウンタ回路６を任意のプリセット値
にロードするようにしたものである。これはＡＤコード
が任意のアドレス番地たとえば“128”番地からスター
トする際、カウンタのスタートアドレスをこの“128”
にプリセットするものである。これは判別回路45により
データエリア外と判断した時には初期アドレス91を“12
8”にセットし、マルチプレクサ90を初期アドレス91側
に切り換えるとともに、カウンタ回路６をロード状態に
する。このようにして任意のアドレスよりカウンタ回路
をスタートさせることが可能となる。

第６図は、本発明により他の一実施例である。第６図に
おいて第１図と同一符号は同一機能を有する。第６図に
おいて、95はＩＤコードチェック回路、96はＩＤコード
チェック出力である。ＩＤコードチェック回路は第７図
に示す構成からなり、97はｎ個のラッチ回路、98はｎ個
のＩＤコードラッチ回路97の出力の一致回路である。第
８図はコントロール回路７の構成を示し、第２図と同一
符号は同一機能を有する。100はＡＤコードの訂正回路
である。

本実施例はＩＤコードが各ブロック毎では変化しないこ
とを利用して、ＩＤコードが連続で同じ値になるか否か
を検出することにより、アドレスコードの誤りを訂正し
てアドレス生成をおこなうものである。

ＩＤコードは記録条件等を示すコードで、通常は常に同
じコードが入力されている。第７図に示すようにｎ個の
ラッチ回路に各ブロックごとにＩＤコードを順次とり込
まれる。このコードを一致回路98でチェックし、ｎ個連
続でＩＤコードが一致したか否かを判定し、ＩＤコード
チェック出力96でコントロール回路７に入力する。

一方、パリティチェック回路５によりアドレスコードに
誤りがあることが検出された時は、訂正回路100により
アドレスコードの訂正をおこなう。これはパリティコー
ドがＡＤコードとＩＤコードから生成されており、ＩＤ
コードがＩＤチェック回路95によりわかればパリティコ
ードとＩＤコードよりアドレスコードを求めることがで
きる。しかしこの場合、アドレスコードの誤訂正を避け
るため、比較回路42−₂において訂正されたアドレスコ
ードの連続性をチェックし判別回路45に入力する。

判別回路ではパリティタェック回路の出力か誤りを検出
した時でも、訂正後のアドレスコードが連続性をもって
いる場合にはマルチプレクサ90を訂正アドレス側に切り
換えて訂正アドレスをカウンタ６にロードする。

このようにＩＤコードを使用して、より正しいアドレス
生成をおこなうことが可能となる。

〔発明の効果〕

本発明によれば、ドロップアウト等によって生じた伝送
時の誤りにもかかわらず、より正確なアドレス生成をお
こなうことが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は本発
明の一実施例のコントロール回路の構成図、第３図は再
生された間欠信号を示す図、第４図は本発明による動作
の一例を示す図、第５図は本発明による他の一実施例を
示す回路図、第６図は本発明によるさらに他の一実施例
を示す回路図、第７図は訂正回路の一例を示す回路図、
第８図は判別回路の一例を示す回路図である。 １……同期検出保護回路、２……タイミング回路 ３……Ｓ／Ｐ変換回路、４……ラッチ回路 ５……パリティチェック回路 ６……カウンタ回路、７……コントロール回路 46……第１Sync検出回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 敬治 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 小林 博英 神奈川県横浜市戸塚区吉田町292番地 日 立ビデオエンジニアリング株式会社内 (72)発明者 福田 裕樹 神奈川県横浜市戸塚区吉田町292番地 日 立ビデオエンジニアリング株式会社内 (56)参考文献 特開 昭58−125208（ＪＰ，Ａ) 特開 昭59−231713（ＪＰ，Ａ)

Claims (3)

【特許請求の範囲】
1. 【請求項１】データをブロック単位に分割すると共に、
   各ブロックごとにブロック同期信号とブロックアドレス
   コードおよびこのブロックアドレスコードの誤りを検出
   するパリティコードを付加して記録し、再生時に再生信
   号よりブロックアドレスを生成するアドレス回路におい
   て、ブロック同期信号を検出する同期回路とブロックア
   ドレスコードを取り込むアドレスコード回路とパリティ
   チェックをおこなうパリティチェック回路と該同期回路
   の出力を計数してブロックアドレスを生成する第１のア
   ドレス回路と、該アドレスコード回路によりブロックア
   ドレスを生成する第２のアドレス回路と、該アドレスコ
   ード回路の出力がステップアップあるいはステップダウ
   ンしているかを比較する比較回路と、該同期回路が最初
   に検出した同期信号によりセットされる第１同期信号検
   出回路と、該比較回路と該第１同期信号検出回路と該パ
   リティチェック回路の出力を入力する判別回路と、該第
   １のアドレス回路と該第２のアドレス回路の出力を切り
   換える切り換え回路からなり、該判別回路は該パリティ
   チェック回路と比較回路の出力に誤りがない時は切り換
   え回路を第２のアドレス回路を選択し、ブロックアドレ
   スを出力するとともに第２のアドレス回路の出力を第１
   のアドレス回路に入力し、誤りを検出した時には、切り
   換え回路を第１のアドレス回路を選択しブロックアドレ
   スを出力するように制御し、かつ該判別回路は、第１同
   期信号検出回路が最初の同期信号を検出するまでは該パ
   リティチェック回路の出力により切り換え回路を制御す
   ることによりアドレスを生成することを特徴としたアド
   レス回路。
2. 【請求項２】特許請求の範囲第１項において、前記判別
   回路は、同期回路の同期検出不能数を計数するカウンタ
   回路と該カウンタ回路の出力を比較する比較回路を有
   し、該カウンタ回路の計数値があらかじめ定められた値
   を越えると前記第１同期検出回路および前記第１及び第
   ２のアドレス回路をリセットすることを特徴としたアド
   レス回路。
3. 【請求項３】特許請求の範囲第１項において、前記パリ
   ティチェック回路は、訂正されたアドレスコードを該判
   別回路の比較回路へ入力し、訂正されたアドレスコード
   よりアドレスを生成することを特徴としたアドレス回
   路。