JPS60218941A

JPS60218941A - デ−タ伝送装置

Info

Publication number: JPS60218941A
Application number: JP7485384A
Authority: JP
Inventors: Yasuhisa Shiobara; 康壽塩原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-04-16
Filing date: 1984-04-16
Publication date: 1985-11-01
Also published as: JPH0439819B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明はデータ伝送装置に係シ、特にパス形の伝送路で
結合された複数のデータ伝送装置のそれぞれがリアルタ
イムでデータ交換できるデータ伝送装置に関する。

〔発明の技術的背景とその、問題点〕

多数の伝送ステーションがパス形の伝送路で結合された
伝送システムは伝送ステーションの付加。

撤去が容易でｓｂ、すた、−伝送ステーションの故障が
システム全体へ波及しない長所があるため比較的近距離
の伝送システムとして一般に広く使用されている。

この種の伝送ステーションに使用されるデータ伝送装置
の伝送路使用権の制御方法として種々の方式が考えられ
ているが代表的なものとして次の２種類がある。

（１１Ｃ８ＭＡ／ＣＤ方式（２）トークンパス方式Ｃ８ＭＡ／ＣＤハＣａｒｊａ　５ｅｎｓａ　Ｍｕｌｔｉ
　Ａｃｃｅｓ／Ｃｏ１１ｉｓｉｏｎ　Ｄｅｔｅｃｔ　（
７）略称でＸＥＲＯＸ社のイーサーネットに代表され各
ステーションが自由にパスを使う方法であるが伝送デー
タが少ないうちは各ステーションの伝送要求の衝突がな
く、効率もよいが伝送要求が重なると衝突がおこり、途
端に待ち時間が多くなを欠点がある。リアルタイムが要
求される伝送ステーションでは確実Ｃ：ある一定時間内
に任意のステーションの伝送要求が処理されることが必
要でありこの方式はリアルタイムが要求されるデータ伝
送装置には適さない。

一方、トークンパス方式は米国データポイント社のアー
クネットに代表され各伝送ステーションに順次バトンを
渡すように伝送を許可するトークンパケットを伝送する
方式である。各伝送ステーションは、トークンパケット
を受信すると伝送路使用権を得、伝送データがあれば、
任意のステーションヘデータ伝送を行ないそれが完了す
れば、次の伝送ステーションへ１・−クンパケットを送
信して引き渡しする。この方式では各伝送ステーション
での最大データ伝送量を規定しておけば一定時間内に伝
送サービスをうけられるととビニなるのでリアルタイム
性がある。しかし本方式は、トークンパケットを次々に
渡すため、伝送の効率が良くないとともに伝送要求がな
い時でもトークンパケットを受信し、更に送信するため
伝送を制御するマイクロコンピュータは、常にξれらの
処理を行なう必要があシ、いわゆるオーバーヘッドが多
くなる欠点がある。

以下、トークンパス方式について図を用いて詳しく説明
する。第１図は、パスｌに各ステーション（すｌ〜す４
　）　２，３，４．５がつながっている状態を示す。ス
テーション又は局はここでは伝送装置を示すものとする
。

＄２図はトークンパス方式による伝送装置の構成図であ
る。同図に於て、パスｌに接続された送受信回路（ＴＲ
）６はパス１上のシリア／Ｌ−信号を受信してロジック
レベルに変換したり、ロジックレベルの（ａ号を増幅し
てシリアル１６号としてパス１上に送出したシする。エ
ンコーダデコーダ（ＥＤ）６Ａは通常のディジタルデー
タをクロック成分を含んだディジタルデータのマンチェ
スタコードに変換したロジックレベルの信号としてＴＲ
６に入力したシ、逆（二ＴＲ６から入力されたマンチェ
スタコードのロジックレベルの信号を通常のディジタル
信号（二変換したシする。送’ｉｔ　（ｇ制御回路７は
Ｃ８ＭＡ／ＣＬ）方式または、ＨＤＬＣ（Ｈｉｇｈ　１
ｅｖｅｌ　ＤａｔａＬｉｎｋ　Ｃｏｎｔｒｏｌ　）方式
の通信規約（二従って送受信デ・　−夕の制御を行いＣ
ＰＵ９への割込みの発生、メモリ（Ｍ）　８　ヘノＤＭ
Ａ　（、Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓ　）
等を行う。その他必要に応じてｌ１０１１が設けられ、
これ等が制御信号パス１０によシ結合されて構成されて
いる。

第３図は上述のようなステーションが４台で伝送システ
ムが構成されたときの各ステーションナｌ−≠４が送出
するシリアル信号の一例を示したタイムチャートである
。ステーションナ１の始メの信号は伝送するデータがな
くトークンパス信号（Ｔ　Ｐ　）　１３のみをパス上Ｃ
二送出している。このＴＰ１３はステーションナ２を指
定しておシ、ステーションナ２がこのＴ、　Ｐ　１３を
受信すると送受信制御回路７は割込みを発生し、　ＣＰ
Ｕ９がこれを受付けてトークンパス信号であることを判
断し自局の伝送路使用権を得る。そして送信すべきデー
タを送受信制御回路７を径由してデータパケット１８と
してパス上に送出し、その後ｉニステーションΦ３を指
定したＴ　Ｐ　１４を送出する。以下、同様にしてステ
ーション≠３．す４へ順次伝送路使用権を移しステーシ
ョンナｌに送信権が戻される。第３図はステーションナ
４でも送信するデータがないのでトークンバス信号１６
のみを送出している。この様に伝送すべきデータがない
時でもリアルタイム性を確保するために次のステーショ
ンを指定したトークンパス信号を送出する必要がある。

この処理は現在の高性能１６ビツトマイクロプロセツサ
（例えはインテル社製８０８６）でも父〜１００μＳの
処理時間を必要とし、パス上の信号はデータの々い無駄
な時間が多、〈発生すると共にマイクロプロセッサもオ
ーバーヘッドが大きくなるという問題を有する。

また、送受信制御回路７の機能を持つＬＳＩとして前述
したようにＣ８ＭＡ／Ｃ，Ｄ用ＬＳＩやＨＤＬＣ用ＬＳ
Ｉがあり、送受信用のトランシーバーと伝送フロー制御
を行うマイクロコンピュータと組み合せ゛て簡単ｉ二伝
送ステーションを構成することができるが、これらのＬ
ＳＩには伝送装置を監視して異常を検知する機能は含ま
れておらず別のマイクロコンピュータにより検出する必
要がある。このため、マイクロコンピュータの負担が増
し検出時間が長く得られる情報量も少ないという問題が
ある。

〔発明の目的〕

本発明は上記事由に鑑みてなされたもので、その目的は
バス形伝送路に結合された複数のデータ伝送装置のそれ
ぞれがデータ交換できるデータ伝−クンパス方式よル伝
送効率が良く、しかもリアルタイム性を有し、伝送監視
機能によシ各データ伝送装置及び伝送システム全体を監
視して異常の検出を行うデータ伝送装置を提供すること
にある。

〔発明の概要〕

本発明は上記目的を達成するために、バス形伝送路を介
して複数の伝送装置が相互１二伝送を行うデータ伝送装
置において、Ｃ８ＭＡ／ＣＤまたはＨＤＬＣ伝送制御用
ＬＳＩと送受信回路との間に伝送路制御用付加回路を設
け、この伝送路制御用付加回路（二は親局としてパケッ
トの送信タイミングを指示するフレームヘッダと、送信
すべきデータの無いときそのことを示すダミーパケット
と、所定の時間節用パケットの送出手段を設け、前記フ
レームヘッダ、ダミーパケット、代理パケットはＣ８Ｍ
Ａ／ＣＤまたは）ｉｌ）ＬＣＣ方式Ｃ上るデータパケッ
トのヘッディングフォーマットとは異なるパターンのパ
ケットフォーマットとし、前記３種の伝送路制御用パケ
ットの受信判別を行う伝送路制御パケット判別手段と、
前記フレームヘッダを受信後所定の数のパケットを受信
したとき送信を開始する伝送路使用権決定手段と、受信
パケットの種別を判定して伝送制御の監視を行う伝送監
視手段を設は伝送効率が良く伝送システム全体の監視を
行うことのできるようにしたデータ伝送装置である。

〔発明の実施例〕

本発明の一データ伝送装置による２つの実施例を第４図
と第５図に示す。第４図はＣＰＵモード（後述）の場合
を示し、第５図はＡＵＴＯモード（後述）の場合を示し
ている。第４図のＣＰＵモードＣ二おいて、ｌはパス形
の伝送路、６は送受信回路（Ｔ凡）、送制御用Ｌ８１を
示している。第５図のＡＵＴＩＪモードにおいて、１３
は伝送路トレース回路（ＤＦ）を示り構成図で後述する
３ａｆの伝送制御用パケット（フレームヘッダ（ＦＨ）
、ダミーパケット（Ｄｉ’）、代理パケット（ＢＰ）　
５を送出する機能とこれらの／ｓＯゲットを受信したと
きそれぞれを判別して所定の制御（後述）を行う。

第７図は本発明のデータ伝送装置の動作を説明するため
のタイムチャートで、４台の伝送ステーション≠１〜す
４で伝送システムを構成し、ナ１ステーションを親局と
した例である。

先ス、親局（≠１ステーション）がフレームヘッダ（Ｆ
ｔ（）　２］をパス形の伝送路（以下単ｌニノくスと記
す）１に送出する。これを受信した他の伝送ステーショ
ンナ２〜す４は予じめ定められたステーション順序で自
局の送信すべきデータをデータノくケラト（ＤＴ）とし
て“いもする式”にノ鳴ス１（二送出する。送信すべき
データがないときはダミー／＜ケラト（ＤＰ）を送出す
る。第７図は＋１．す２゜＄３．＄４のステーション順
■二送信順序を定めた場合で、初めの伝送サイクルでは
す１，４＝４のステーションがＤＰ２２を、ナ２．す３
のステーションがＤＰＺ３，２４を送出した例を示して
いる。すべての伝送ステーションが送信を一巡すると親
局は再びフレームヘッダ（ＦＨ）　２］を送出して仄の
伝送サイクルを開始する。このようにしてすべての伝送
ステーションは一定の時間内に自局のデータを送出する
ことかできる。

任意の伝送ステーションが何等かの理由によシ送信不能
になったとき、親局は一定時間パケットが送出されない
ことを検知して代理バケツ）（Ｒ’Ｐ）を送出し伝送シ
ステムが停止しないようにする。

、データパケット（ＤＴ）のフォーマットの一例を第８
図に示す。同図（＝おいて７０は同期をとるためのヘッ
ディング（Ｈ）、７１は相手先アドレス（ＤＡ）、７２
目送信元アドレス（ＳＡ）　、　７３はタイプフィール
ド（ＴＹＰ）またはコマンド（ＣＭＤ）、７４はデータ
（ＤＡＴＡ）、７５はフレームチェックシーケンス（Ｆ
ｅ２）であシこれらで１つのデータパケット（ＤＴ）を
形成する。このデータバケツ）（Ｄ’Ｉ’）はＣ８ＭＡ
／ＣＤ方式またはＨＤＬＣ方式の通イぎ規約に適合する
。

ヘッディング（）（）７０はＣＯＭＡ／ＣＤ方式では１
０１０・・・と“１″と“０”が交互に〈シ返され最後
に・・・１０１１と“ｌ”が２つ続いて終９６４ビット
以内で構成される。また、　）ＩＤＬＣ方式では８ビツ
トのフラグ“７Ｅ”が用いられる。

３種の伝送制御用パケットは上記ヘッディング（Ｈ）７
０のパターンフォーマット以外の条件を持ったフォーマ
ットによシ定義する。たとえは、伝送制御用パケットを
１６ビツトで構成したときフレー、ムヘツタ（ＦＨ）・
・・・・・・　ａ　ＦＣＯダミーパケット（ＤＰ）・・
・・・・　３ＦＦＯ代理バケツ）−（ＲＰ）・・・・・
・　３　Ｆ’ＦＣのように定め、このパケットを受信し
たとき伝送制御用ＬＳＩ７６に対しては無意味なデータ
となるようｆ二する。これによシ、各伝送制御用ＬＳＩ
７Ｇはデータバケツ）　（ＤＴ）を受信した時のみ信号
７０を出力してＣＰＵ９に割込み入力し相互に一対一で
デーケラトにより効率的に伝送路の制御を行う。

以下、第４因と第６図を用いて更に詳しく説明する。実
施例ではＣＰＵμンテル社製の８０１８６を、伝送制御
用ＬＳＩ７５に同社製の８２５８６を使用しており、送
信するデータがメモリ（Ｍ）８上にあるときには制御信
号パス１０を介して伝送制御用ＬＳＩ７ｆｉの図示しな
いＣＡ信号をセットして知らせる。これによ、！１ｌＬ
Ｓ１７６はメモリ（Ｍ）８上のデータをとシ込路３８に
知らせて時期する。

々お、図中、英文字信号名−ヒにパー（−）がある信号
は負論理を示し、アクティブ（付勢）時は“０”であシ
、バーのない信号は正論理を示し、アクティブ時に“ｌ
”であることを示す。

一方、パス１を介して他局から送信されたシリ入力され
る。この受信信号はデコーダ（ＤＥＣ）４０によりＮ　
ＲＺ　１１＝ｊ号に戻すと共に受信クロック（ＲＸＣ’
）加と受イｊデータ（ｉ（・Ｘ：Ｉ））３］に分離して
抽出され伝送制御用Ｌ　Ｓ　Ｉ　７６に入力される。受
信データ（ＩＬＸＤ）３１はフレームヘッダ検出回路（
ＦＨＤ）４３へも入力され、フレームヘッダであると判
定したときりセット１５号５８を出力−してスロットカ
ウンタ（ＳＬＣ）４５をリセットする。Ｆ）ＩＬ）　４
３は内部Ｃニシフトレジスタを有しこのシフトレジスタ
に受信データ（）ＬＸＤ）３１を取込んで定められた“
θ″　ｌＪｔ”のビットの組合せ（前記１６ビツトの例
では３Ｆｃｏ　）であるかを判断してフレームヘッダ（
ＦＨ）を検知する。

キャリア検知回路（Ｃ８）　４１は受信信号（ＲＣＶ）
３６の有無を検知するものでＲＣＶ’３６が有るときキ
ャリア検出信号５７を出力する。このキャリア検出信号
５７はタイマー（ＴＤ）　４４に人力されその出力信号
５９はキャリア検出信号５７がなくなってから一定時間
後になくなるオフディレィ信号で８ＬＣ４５はこの信号
５９がアクディプからノンアクティブに変化したときイ
ンクリメントされる。すなわち、５ＬＣ４５はフレーム
ヘッダを検出したときリセットされフレームヘッダがな
くなって一定時間経過後の波谷パケットの受信完了時から一定時間経過後にイン
クリメントされる。

５ＬＣ４５の計数値６０は一致検出回路（ＣＯＩＮ）４
６に入力されステーション番号設定レジスタ（Ｗｌも２
）４８で設定されたステーション番号信号６［と比較さ
れる。今、仮り（ニステーション番号信号６１を“Ｉ″
′と定ぬると、第７図に示したＰ　Ｈ２１の終了時患か
ら一定時間後にＳＬＣは１１１１１となるのでとのとき
Ｃ０ＩＮ４６は一部検出偏号６３を出力する。送信制御
回路５６はこの４１号６３がアクティブになったときＬ
　Ｓ　Ｉ　’ｉａから入力された送信要求信号（ＲＴＳ
）あがアクティブになっていると送信許可信号（ＣＴＳ
）３４をアクティブにしてＬ　Ｓ　Ｉ　７Ｇに送信を許
可する。

また、この送（ｂ許可信号（ＣＴＳ）３４は送４７デー
タ制御回路５５へも同時Ｃ：、入力されこれ（二よシ図
示していないクロック発生回路からのクロック係号を分
周して送信クロック（’ｒｘｃ）ａ２を出力しＬＳＩ７
６へ供給する。伝送制鉤用Ｌ　Ｓ　Ｉ　７６はメモＩＩ
　（Ｍ）８から取込んだデータを送信クロック（ＴＸＣ
）３２に同期した送信データ（ＴＸＤ）３３として出力
する。

送信データ制御回路５５はこの送信データ（ＴＸＤ）お
を受けエンコーダー（ＥＮＣ）４２への入力信号６７を
出力しＥ　Ｎ　Ｃ４２は送イルデータ（ＴＸＤ）３３を
マンチェスタコードに変換して送信信号（ＴＲＭ）３７
として出力し、送受信回路（ＴＲ）６を介して増幅され
た信号を前述のデータパケットＤＴとしてパス１へ送出
する。

一致検出信号６３がアクティブになったとき送信要求信
号（Ｒ’ｒｓ）ａ５がノンアクティブであれば送信制御
回路５６はダミーパケット送出回路（ＤＭＳ）５４に対
してダミーパケット送出要求信号６８を出力しＤ　Ｍ　
８５４からはＥＮＣ４２，ＴＦＬ６を介してパスｌに前
述のダミーバケツ）　（ＤＰ）が送出される。

５ＬＣ４５の計数値６０は別の一致検出回路４７へも入
力されステーション最大番号設定レジスタ（ＷＪ）４９
で設定された設定値６２と比較される。

この設定値６２は親局として指定するステーションの（
’ＷＲＩ）４９に設定され全ステーション数＋１≦：設
定される。＄７図の実施例ではステーション、すｌの（
Ｗ几１）４９が“５”に設定され、最終ステーション（
第７図ではステーションナ４）の送信データの受信を終
了後、一定時間後に計数値６０は“５°′となるので親
局のＣ０ＩＮ４７は一致検出信号６４が出力される。こ
の信号６４にょル親局（ステーションナ１）はフレーム
ヘッダ送出回路（ＰＨ８）５２を起動させ、ＥＮＣ４２
，ＴＲ６を介してパスｌに前述のフレームヘッダ（ＦＨ
）を送出し、他のステーションのＳＬＣを“０″Ｉニリ
セツトする。

キャリア検知回路（Ｃ８）４１のキャリア検出信号５７
は代理パケット送出タイマ（ＲＰＴ）５１へも入力され
、一定時間キャリア検出信号５７が検出されないとき代
理パケット送出要求信号６６を出力して代理パケット送
出回路５３を起動させ、ＥＮＣ４ｚ、ＴＲ６を介してパ
ス１に前述の代理バケツ）（ＲＰ）を送出する。この機
能によシ任意のステーションが故障または何等かの理由
で送信ができないとき、そのステーションに代って親局
が代理パケットを送信するので残シの健全ステーション
のみでデータ伝送を行うことができる。

また、フレームヘッダ検出回路（Ｆ）（Ｄ）４３のフレ
ームヘッダ検出個号５８はフレームヘッダ喪失り（７−
（ＦＨＬＴ）　５０へも入力され、フレームヘッダーが
一定時間内に受信されないときＦＨＬＴ　５０はフレー
ムヘッダ送信要求信号６５を出力してフレームヘッダ送
出回路（ＰＨ８）５２を起動させフレームヘッダを送出
する。ＦＨＬＴ　５０が監視する１定時間Ｔｄはステー
ション１二よって少しづつ異る様１：Ｔｄ＝ａ十す、ｎ
（但し、ｎはステーション番号、ａ、ｂは定数）に設定
する。この機能によ）親局が故障してフレームヘッダが
送信でき々いとき、最も若い番号のステーションが親局
ｆ上代って自動的にフレームヘッダを送信し、最も若い
番号のステーションも故障のときは順次、次ｌ二若い番
号のステーションが代って自動的にフレームヘッダを送
信する。

９３はフレームヘッダ（Ｆ）Ｉ）送信外部同期回路（Ｆ
Ｈ８ＹＮ）でフレームへラダ送出外部同期指令１５（二
よシフレームへラダ送出要求を行いＦ　Ｈ８５２からフ
レームヘッダを送出する。これによシ全伝送システムの
データパケットの送信周期を特別の信号ミニ同期させ一
定周期で伝送す仝ことができる。

８７はモニタ制御回路でＣＰＵモードとＡＵＴＯモード
の２つの動作モードがある。

（１）ＣＰＵモード第４図に示すようにＡＵＴＯ／ＣＰＵ端子７２を“０”
に固定するとＣＰＵモードとなる。ＣＰＵモードハ先ツ
、モニタ動作指定レジスタ（Ｖ１３）８３にモニタしよ
うとするステーションの番号をセットする。５ＬＣ４５
の計数値６０がモニタ動作指定レジスタ（ＷＢ２）８３
の設定値になると一部検出回路羽から検出信号が出力さ
れこの指令を受けてモニタ制御回路８７のモニタ動作を
開始させ、モニタ動作が完了するとＩＮＴ２信号７１を
出力しＣＰＵ９に割込みをかける。また、モニタ制御回
路８７には代理パケット検出回路（ＲＰＤ）８９、ダミ
ーパケット検出回路（ＤＰＤ）９０．データパケット検
出回路（ＤＴＤ）９１、その他モニタ制御に必要な検出
信号９５が入力されステータス読出しレジスタ（几Ｒ１
）８６のそれぞれの対応する所定のビットにセットする
。仁の場合のステータス読出しレジスタ（ＲＲＩ）８６
の出力データＤ、〜Ｄｏのフォーマットの一例を示すと
次のようになる。

ＤＴ；モニタ動作完了のとき“１″ Ｄ６；　ＦＨＬＴタイムアツプのとき“ｌ″Ｄ、；代理
バケツ）　（ＲＰ）を受信したとき＆ｌ″Ｄ４；ダミー
パケット（ＤＰ）を受信したとき“１′Ｄ、；データパ
ケット（ＤＴ）を受信したとき“１″Ｄ、；親局として
動作中のとき“１” Ｄｌ；伝送路短絡または衝突発生のとき“ｌ′Ｄ０：送
信ロックアツプが発生したとき“１”該当するモニタス
テーションのパケットを受信しその種別を判別してＤ３
〜Ｄ、にセットした後、（几Ｒ１）８６のり、を“ｌ”
にセットし、同時にＩＮＴ２信号７１を出力してＣＰＵ
９ヘモニタ動作が完了したことを知らせる。これによＪ
ＣＰＵ９は（ａａ、１）８６の内容を読出して所定のス
テーショ／の伝送パケットの種類を監視することができ
る。

尚、（ＲＲＩ）８６にはフレームヘッダ（Ｆｉｌ）が予
想できる時間内に周期的に検出できなかった事を示すＦ
ＨＬＴタイムアンプ表示（Ｄ６）、親局として動作中を
示す表示（Ｄｌ）、伝送路短絡または複数局の送信によ
る衝突が発生した事を示す表示（ＩＪ、）、送信ロック
アツプが発生した事を示す表示（Ｄｏ）等を容易に含め
る事ができる。

（２１ＡＵＴＯモードＡＵＴＯモードの場合は第５図に示すようにＡＵＴＯ／
Ｃ’ＰＵ端子７２は“１″に固定されモニタ制御回路８
７からのモニタ信号は出力バッファ９４を介して出力デ
ータＤ０〜Ｄ、へ出力される。出力バッファ９４から出
力されるＭＯＮ信号１４はモニタ動作が正常に行なわれ
ていることを示す信号である。これらの信号１２　、１
４は伝送路トレース回路（ＢＦ）　１３に入力されＭ　
ＯＮ信号１４によシモニタ動作が正常でちると確認する
とデータ信号（Ｄｏ〜Ｄ、　）　１２を逐一記憶して行
く。データ信号（Ｄｏ〜Ｄ、　）　１２のモニタ動作の
一例な＠９図に示す。同図は第７図の４ステーシヨンに
よる伝送路上の伝送パケットをモニタした場合のデータ
信号Ｄ０〜ｌ）７を示し次のようにしている。

ＤＴ；伝送路上のパケットの受信タイミングでセットＤ６；フレームヘッダ（ＰＨ）が検知されたとき“１′ １）、；代理バケツ）（）ＬＰ）が検知され′たとき“
ｌ”Ｄ４；ダミーバケツ）　（Ｄｒ）が検知されたとき
“工” Ｄ、；データパケット（ＤＴ）が検知されたとき“１” １）、　；　ＦＨＬＴ　９イムアツプのとき“ｌ”従っ
て、データ信号り、のタイミングによりデータ信号Ｄ６
〜Ｄ、を時系列的にＢＦ１３へ記憶させ、伝送路上の各
ステーションの伝送パケットの遂−のトレースを行うこ
とができる。ＢＦ１３に記憶されたパケットトレース情
報は必要（１応じてＣＰＵ９　テ読出され、統計的な解
析、例えば伝送路負荷、・時間分布、ステーション毎の
負荷分布等のデータとして用いられる。また、不具合発
生時ｆ二、発生５二至るまでの伝送路トラフィック状態
を読出し解析する亭で異常ステーションの早期発見、異
常原因の解析等を容易に行うことが可能となる。

〔発明の効果〕

本発明のデータ伝送装置によれはトークンノくス方式よ
シ伝送効率の良い実時間応用の可能なノ（ス形伝送路の
データ伝送装置を市販のＣ８ＭＡ／ＣＤ用ＬＳＩまたは
ＨＤＬＣ用ＬＳＩ等のデータリンク制御用ＬＳＩを用い
て容易に実現することが可能となシ、伝送路のトラフィ
ックモニタ、伝送装置の異常検出が容易に行え、ＣＰＵ
モードによる特定ステーションのモニタ制御と、ＡＵＴ
Ｏモードによる伝送路状態のリアルタイム出力から伝送
路トラフ、インク解析等の高度な′統計処理が可能とな
シ、フレームヘッダの送信周期を外部から制御できるの
で伝送システム全体の送信制御や同期合せを行うことが
でき、あるタイミングでデータの収集。

分配等を行うことのできるデータ伝送装置を提供するこ
とができる。

【図面の簡単な説明】

第１図はバス形伝送路にＸるデータ伝送システムの一般
的な構成図、第２図は従来のデータ伝送装置の構成図、
第３図は従来のトーク／バス方式によるデータ伝送装置
の動作を説明するだめのタイムチャート、第４図、第５
図は本発明のデータ伝送装置を二よる実施例の構成図、
第６図は伝送路制御用付加回路３８の詳細ブロック構成
図、第７図。第９図は本発明の詳細な説明するだめのタイムチャート
、第８図はデータパケット（１）Ｔ）の構成図である。ｌ・・・パス形伝送路　２〜５・・・伝送ステーション
６・・・送受信器　８・・・メモリ回路（Ｍ）９・−・
中央演算制御装置（ＣＰＵ）１１・・・入出力回路１３・・・伝送路トレース回路（ＢＰ’）蕊・・・伝送
路制御用付加回路７６・・・伝送制御用ＬＳＩ８３・・・モニタ動作指定レジスタ（Ｖ１３）８６・・
・ステータス読出しレジスタ（几ル１）８７・・・モニ
タ制御回路９３・・・フレームヘッダ送信外部同期回路（ＦＨ８Ｙ
Ｎ）９４・・・出力バッファ（７３１７）代理人弁理士　則近憲佑（ばか１名）第１
図第２図第４図第５図第７図第８図第９図

Claims

【特許請求の範囲】

バス形伝送路を介して複数の伝送装置が相互に伝送を行
うデータ伝送装置において、Ｃ８ＭＡ／ＣＤまたはＨＤ
ＬＣ伝送制御用ＬＳＩと送受信回路との間に伝送路制御
用付加回路を設け、仁の伝送路制御用付加回路には親局
としてパケットの・送信タイミングを指示するフレーム
ヘッダと、送信すべきデータの無いときそのことを示す
ダミーパケットと、所定の時間以上パス上に伝送信号が
無いときその辷とを親局として代ｐ＋二示す代理パケッ
トの３種の伝送路制御用パケットの送出手段を設け、前
記フレームヘッダ、ダミーパケット、代理パケットはＣ
８ＭＡ／ＣＤまたはＨＤＬＣ方式によるデータパケット
のヘッディングフォーマットとは異なるパターンのパケ
ットフォーマットとし、前記３ａｉの伝・送路制御用パ
ケットの受信判別を行う伝送路制御パケット判別手段と
、前記フレームヘッダを受信波所定の数のパケットを受
信したとき送信を開始する伝送路使用権決定手段と、受
信パケットの種別を判定して伝送制御の監視を行う伝送
監視手段を設けたことを特徴とするデータ伝送装置。