JPH02159848A - ネットワーク監視装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ローカル拳エリア・ネットワーク（以下、Ｌ
ＡＮと指称する）等に利用されるネットワーク監視装置
に係わり、特にマイクロプロセッサの実行プログラム（
オーバヘッド）を減らして確実にネットワークの状態を
監視するネットワーク監視装置に関する。

（従来の技術） 近年１種々の機器を結合して各機器のデータを有効に利
用しながらデータを処理するＬＡＮの適用範囲は、デー
タを円滑、かつ、効率的に処理できる観点からファクト
リ・オートメーションＦＡやプロセス・オートメーショ
ンＰＡの分野で必須となりつつあり、さらにオフィス・
オートメーションＯＡまで含めた企業規模のＬＡＮまで
考えるようになってきており、益々その規模の拡大化が
図られている。このようにＬＡＮの規模が拡大化されて
くると、それに伴ってＬＡＮの資源を有効、適切に管理
するためのネットワーク管理機能が必要になってくる。

ところで、この種のＬＡＮを含めて通信の標準化を確立
するためにｌ５Ｏ（国際標準化機構）が設立されている
が、・このＩｓＯにはＬＡＮ等に係わる０ＳＩ（開放形
システム相互接続）規定があるものの、未だネットワー
ク管理機能の標準化まで進んでいない。一方、現在、別
機構であるＭＡＰ／ＴＯＰ　（Ｍａｎｕｆａｃｔｕｒｉ
ｎｇＡｕｔｏｍａｔｉｏｎ　　Ｐｒｏｔｏｃｏｌ　　ａ
ｎｄ　　Ｔｅｃｈｎｉｃａｌ　　ａｎｄｏｆｆｉｃｅＰ
ｒｏｔｏｃｏｌ）ｖｅｒｓｉｏｎ　　３．０でネットワ
ーク管理機能について仕様法めをしているがこれとて完
全なものではない。従って、現段階ではネットワークを
構築する各ベンダがネットワーク管理機能を独自に作っ
ているのが現状である。

以下、従来のネットワークおよびそのネットワーク管理
機能を持った代表的な各ノードの／＼−ド構成について
説明する。一般に、この種のネットワークは、第１１図
に示す如くバス型構成のものが採用されており、具体的
には共通伝送路１の所望とする箇所にタップ２ａ、２ｂ
、・・・が設けられ、これらタップ２ａ、２ｂ・・・に
各別に引き込み線３ａ、３ｂ、・・・を介してそれぞれ
ノード４ａ。

４ｂ、・・・が接続されている。

前記各ノード４　（４ａ、４ｂ、・・・）のハード構成
は、第１２図に示す如＜ＤＴＥ（回線終端装置）−ＤＴ
Ｅ　（データ端末装置）インタフェイス１１が設けられ
、このインタフェイス１１と前記引き込み線３　（３ａ
、３ｂ、・・・）との間に信号の変復調を行うモデム１
２が接続され、またインタフェイス１１にはＩＥＥＥ（
米国電気電子技術者会議）８０２．４委員会で定めた仕
様のトークン・パッシング番ハスの伝送プロトコルに基
づいて伝送路へのデータの送受信制御を行うトークンバ
スコントローラ（ＴＢＣ）１３が接続されている。さら
に、この装置には内部バス１４が設けられ、この内部バ
ス１４には前記トークンバスコントローラ（ＴＢＣ）１
３のほか、メモリ１５およびマイクロプロセッサ１６が
接続されている。このメモリ１５はトークンバスコント
ローラ１３の送受信データを格納するものであり、一方
、マイクロプロセッサ１６はトークンバスコントローラ
１３が送信するためのデータを作成し、かつ、この送信
データおよびトークンバスコントローラ１３で受信した
データを格納するエリアを確保すると共に前記トークン
バスコントローラ１３にデータ送信要求を行う機能を持
っている。

以上のようなネットワークシステムにおいて例えばノー
ド４ａがネットワーク管理用ノードとして使用される場
合、その他のノード４ｂ〜４ｎでは第１３図に示すよう
に内部的に自己アドレスＴＳとトークンを渡すべく相手
ノードのアドレスＮＳの情報を有し、これら両アドレス
ＴＳ、ＮＳその他の情報をデータフレームで構成してノ
ド４ａへ送信する。ここで、ネットワーク管理用ノード
４ａは受信したデータフレームからＴＳ。

ＮＳのアドレス情報および必要な情報を取り出し、ネッ
トワークに存在する各ノードのマツプを作成する。しか
る後、ノード４ａは、前回作成されたマツプと今回作成
したマツプとを比較し、両マツプ間に相違があればその
ノードを故障ノードと判定するものである。図中、各ノ
ード４ａ、４ｂ。

・・・内のＰＳは前局となるノードのア下レスを示す。

（発明が解決しようとする課題） 従って、以上述べたように従来のネットワークシステム
は、ネットワークを構成する各ノードで独自収集したネ
ットワーク情報をデータフレームの形でネットワーク監
視用ノードへ送信し、方、ネットワーク監視用ノードで
は他のノードから送られてくるネットワーク情報に基づ
いてネットワーク内のノード状態マツプを作成するので
、ネットワーク監視用ノードのマイクロプロセッサ１６
では相当なプログラム処理負担がしいられ、それによっ
て本来の内部的なプログラム処理が難しくなってくる。

また、マイクロプロセッサ１６の処理負担が多ければ、
それだけ伝送効率を低下させる問題がある。

本発明は以上のような点に鑑みてなされたもので、ネッ
トワーク監視用ノード内のプロセッサのネットワーク監
視に係わるオーバヘッドを減らし、よってプロセッサに
よるプログラム処理負担の軽減化を図り、かつ、ネット
ワークの伝送効率を向上させつるネットワーク監視装置
を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明によるネットワーク監視装置は上記課題を解決す
るために、モデムと、トークンバスコントローラおよび
プロセッサのほかに、前記モデムを通して受信されたデ
ータからノード送信元アドレス、種別データおよび正常
／異常を解析するネットワークデータ監視手段およびネ
ットワークデータ監視手段によって得られた解析データ
を記憶するとともに前記送信元アドレスおよび分析デー
タを出力するダイレクト・メモリ・アドレス部で構成さ
れたネットワーク監視回路等を持ったネットワーク監視
付加回路と、このネットワーク監視付加回路から出力さ
れたアドレスによって指定され、かつ、予め定められた
ビット部分に分析データを記憶するデュアルポートメモ
リとを設け、前記プロセッサがデュアルポートメモリに
記憶された分析データに基づいてネットワーク内の故障
発生箇所およびネットワーク内の各ノードの動作状態を
監視する構成である。

（作用） 従って、本発明は以上のような手段を講じたことにより
、各ノードから伝送路を通って送られてくるデータはモ
デムで復調した後、その復調データをトークンバスコン
トローラと前記ネットワーク監視付加回路のネットワー
クデータ監視手段とに並列的に供給する。このトークン
バスコントローラは受信データに基づいて予め定められ
た規則に基づいて伝送路へのデータの送受信の制御を行
う。一方、ネットワークデータ監視手段は、受信された
トークンフレームおよびデータフレームについてスター
トデリミタおよびエンドブリミタを検出し、その両デリ
ミタ間のフレーム上の各種データからノード送信元アド
レス、種別データおよびデータの正常／異常等を解析し
、これら解析結果をダイレクト・メモリ・アドレス部を
持ったネットワーク監視回路へ送出する。このネットワ
ーク監視回路では、ノード送信元アドレスから前記デュ
アルポートメモリのアドレスを指定すると共に、当該ア
ドレスでの予め定めたビット部分に種別データおよび正
常／異常状態を記憶していく。

そこで、プロセッサはそのデュアルポートメモリの内容
を読み出せば、ネットワーク内の故障発生箇所および各
ノード内の動作状態を容易に知ることができ、プロセッ
サにおいてネットワークの状態を調べるプログラムを大
幅に省略することが可能となり、伝送効率も大幅に向上
させることができる。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。第１図はネットワーク監視機能を持ったノード、つ
まりネットワーク監視装置の構成を示す図である。この
装置は、データが伝送されるアナログバス型共通伝送路
２１にタップ２２および引き込み線２３を介してモデム
２４が接続され、このモデム２４で共通伝送路２１がら
送られてくるデータを復調した後、この復調データをＤ
ＴＥ−ＤＣＥインタフェイス２５を経由してトークンバ
スコントローラ２６およびネットワーク監視付加回路２
７へ並列的に送出し、これらトークンバスコントローラ
２６およびネットワーク監視付加回路２７ではその復調
データを並列的に処理する構成となっている。

このネットワーク監視付加回路２７は、書込みバス２８
を介してデュアルポートメモリ２９と接続され、受信デ
ータから得られた各ノードの送信元アドレスとデータの
種別、データの正常／異常等に係わる情報を、予め各ノ
ードの送信元アドレスとデュアルポートメモリ２９との
間の取決めによる変換ルールによって求めたアドレスに
従って書込みバス２８を介してデュアルポートメモリ２
９１こ書き込む。

また、ネットワーク監視装置には従来と同様に内部バス
３０が設けられ、この内部バス３０にはメモリ３１およ
びマイクロプロセッサ３２が接続されている。このマイ
クロプロセッサ３２はネットワーク管理のために予め定
めた周期毎にアクセスバス３３を介してデュアルポート
メモリ２９からネットワーク情報を取出し、この情報を
もとにネットワークを管理′する構成となっている。

一方、前記トークンバスコントローラ２６は、ノードが
正常である限り送信すべきデータを持たなくてもネット
ワーク上のトークンを捕捉し送信権を獲得した場合には
ある時間だけトークンフレームと呼ばれる特定のデータ
を送信するトークンパッシング方式を実行する機能を持
っている。

次に、第２図は前記ネットワーク監視付加回路２７の具
体的な構成であって、この装置を大きく分けると、モデ
ム２４を通して受信されたデータを解析するネットワー
クデータ監視手段４０と、このネットワークデータ監視
手段４０で得られた解析結果のデータをデュアルポート
メモリ２９の特定アドレスおよび所定のビットに記憶た
せるためのネットワーク監視回路としてのＤＭＡ（Ｄｉ
ｒｅｃｔ　　Ｍｅｍｏｒｙ　　Ａｃｃｅｓｓ）コントロ
ーラ６０とによって構成されている。

前記ネットワークデータ監視手段４０は、モデム２４か
らインクフェイス２５を通して送られてくるサンプリン
グ用受信クロックＣＬＫおよび第３図に示すフォマット
を持ったトークンフレームとデータフレーム等の受信デ
ータＳＹＭ２〜ＳＹＭＯからスタートデリミタＳＤおよ
びエンドブリミタＥＤを個別に検出するＳＤ検出回路４
１およびＥＤ検出回路４２と、このＳＤ検出回路４１に
よるスタートデリミタＳＤを検出して送られてくるゲー
ト許可信号Ｓ１を受けてゲートオンし受信データＳＹＭ
Ｏを有効フレーム信号Ｓ２として出力し、かつ、ＥＤ検
出回路４２によるエンドブリミタＥＤの検出によってゲ
ートオフされるゲート回路４３とが設けられている。な
お、第３図（ａ）のトークンフレームフォーマットは必
ず各ノードから送信されてくるもので、プリアンプルパ
ターンＰｒｅ、スタートデリミタＳＤ、フレームコント
ロールＦＣ，相手ノードアドレスＤＡ。

送信元ノードアドレスＳＡ、フレームチエツクシーケン
スＦＣ３，エンドデリミタＥＤ等で構成さし、一方、同
図（ｂ）のデータフレームフォーマットはデータを送信
する必要があるノードのみから送られてくるもので、Ｐ
ｒｅＳＳＤ％ＦＣ。

ＤＡ、ＳＡのほか、監視側ノードサービスアクセスポイ
ントＤＳＡＰ、被監視側ノードサービスアクセスポイン
ト５ＳＡＰ、コントロールフィールドＣ１データＤＡＴ
Ａ、フレームチエツクシーケンスＦＣＳ、エンドブリミ
タＥＤの順序で構成されている。そのうち、特にスター
トデリミタＳＤとエンドブリミタＥＤは第４図に示す如
くフレームの開始と終了を指示する１オクテツトのパタ
ーンとなっている。なお、同図中、パターンＮは第５図
のシンボルと受信データＳＹＭ２〜Ｓ　ＹＭＯの対応図
の組合せで決り、パターン■は次にフレームが続くこと
を示し、パターンＥはエラーを検出したことを示し、パ
ターン“０＃と“１”は第５図に示す受信データＳＹＭ
２．ＳＹＭＩ。

ＳＹＭＯの組合せの“ＤＡＴＡ　　ＺＥＲＯ″と“ＤＡ
ＴＡ　　ＯＮＥ”に対応する。また、第５図＋、ｌいｒ
ＤＡＴＡ　　ＺＥＲＯは”Ｏ”データ、ＤＡＴＡ　　Ｏ
ＮＥは“１“データを意味し、ＢＡＤ　　５ＩＧＮＡＬ
は現データが誤りであること、ＮＯＮ　　ＤＡＴＡは第
４図のＮを示し、Ｓ　Ｉ　ＬＥＮＣＥは伝送路上が無信
号状態であることを示す。

また、前記ネットワークデータ監視手段４０は、ＳＤ検
出回路４１でスタートデリミタＳＤを検出することによ
り送られてくるスタートデリミタ検出信号Ｓ３を受けた
後、エンドデミリタＥＤを受信するまでの間に受信する
第３図に示すフレームのソースアドレスＳＡ、　　フレ
ームコントロールＦＣ，コントロールフィールドＣの受
信タイミングでそれぞれＳＡストローブ信号Ｓ４、ＦＣ
ストローブ信号Ｓ５およびＣストローブ信号Ｓ６を出力
する遅延凹路４４、スタートデリミタ検出信号Ｓ３とＥ
Ｄ検出回路４２から送られてくるエンドブリミタ検出信
号Ｓ７との間で予め８ビツトの倍数と決められているの
で、その間をわたって受信クロックＣＬＫを計数しその
計数値が８ビツトの倍数になっていないときフレーム長
異常信号Ｓ８を出力するフレーム長カウンタ４５が設け
られ、さらにソースアドレス（ＳＡ）検出回路４６、フ
レームコントロール（Ｆ　Ｃ）検出回路４７、コントロ
ールフィールド（Ｃ）検出回路４８が設けられている。

前記ソースアドレス検出回路４６はＳＡストローブ信号
Ｓ４でソースアドレスＳＡを検出してソースアドレス検
出信号Ｓ９をＳＡ／ロケーションアドレス変換回路４９
へ送出する。この変換回路４９はソースアドレスＳＡを
デュアルポートメモリ２８のロケーションアドレスに変
換しロケーションアドレス信号Ｓ１０をＤＭＡコントロ
ーラ６０へ送出する。

一方、フレームコントロール検出回路４７はＦＣストロ
ーブ信号Ｓ５でフレームコントロールＦＣを検出してＦ
ＣＣ識別信号Ｓ１２、またコントロールフィールド検出
回路４８はＣストローブ信号Ｓ６でコントロールフィー
ルドＣを検出してＣ識別信号Ｓ１２をＤＭＡコントロー
ラ６０へそれぞれ送出する。

なお、第３図のトークンフレームの場合にはコントロー
ルフィールドＣがないので、この場合に−はフレームコ
ントロール検出回路４７でフレームコントロールＦＣが
第６図に示すＬＬＣ−ｄａｔａ−ｆｌａｍｅのパターン
であることを確認したとき、コントロールフィールド検
出回路４８へ動作許可信号８１Ｂを与える。

また、前記ＣＲＣ生成回路５０およびＣＲＣ検出回路５
１を有し、このＣＲＣ生成回路５０はＳＤとＥＤ間にト
ークンフレームの５Ｄ−ＳＡ。

データフレームの５Ｄ−ＤＡＴＡからデータの正常また
は異常を表わすＣＲＣ（Ｃｙｃ　ｌ　ｉ　ｃＲｅｄｕｎ
ｄａｎｃｙ　　Ｃｈｅｃｋ：巡回冗長検査）データＳ１
４を生成する機能を有し、またＣＲＣ検出回路５１はト
ークンフレームおよびデータフレームのフレームチエツ
クシーケンスＦＣＳからＣＲＣデータＳ１５を取り出す
機能を持っている。５２は比較回路であって、これは両
ＣＲＣデータＳ１４．Ｓ１５を比較し不一致の場合にＣ
ＲＣ比較異常信号Ｓ１６をＤＭＡコントローラ６０へ送
出する。図中、Ｓ１７はＥＤ検出回路４２がエンドブリ
ミタＥＤから第５図に示すＢＡＤ　　５ＩＧＮＡＬを検
出したとき、ＤＭＡコントローラ６０へ送出するＢＡＤ
シグナル検出パルス信号である。

次に、ＤＭＡコントローラ６０は、内部的にはＦＣ識別
信号Ｓ１１を一時格納するレジスタ、受信ステータスレ
ジスタおよび出力レジスタその他必要な要素を備え、Ｓ
Ａ／ロケーションアドレス変換回路４９のロケーション
アドレス信号Ｓ１０と同等なアドレス信号Ｓ２１を出力
して第７図に示す各ノード共１６ビツト幅をもつデュア
ルポートメモリ２９をアクセスし、また第８図に示す１
６ビツトの受信ステータスデータを内蔵する前記出力レ
ジスタの所定ビットにセ・ン卜するとともにこのレジス
タの内容をデュアルポートメモリ２９の該当ビットエリ
アに書込む。なお、このデータ信号Ｓ２２の書込みに際
してはチップセレクト信号Ｃ８１ライト信号ＷＲおよび
アクノリッジ信号ＡＣＫを用いて行う。また、マイクロ
プロセッサ３１との同期はリセット信号ＲＳＴとシステ
ムクロック信号５ＣＬＫを用いて行う。

次に、以上のように構成された装置の動作について説明
する。あるノードから第３図（ａ）に示すトークンフレ
ームまたは同図（ｂ）に示すデータフレームが伝送路２
１へ送信されると、ネットワーク監視用ノード、つまり
ネットワーク監視装置ではそのフレームデータをモデム
２４で復調し、その復調後のデータおよび受信クロック
ＣＬＫをトークンバスコントローラ２６およびネットワ
ーク監視付加回路２７へ並列的に供給する。

そこで、ネットワーク監視付加回路２７のＳＤ検出回路
４１およびＥＤ検出回路４２ではその受信クロックＣＬ
Ｋおよび復調された受信データＳＹＭ２〜ＳＹＭＯを取
込んだ後、その受信データからスタートデリミタＳ０を
検出すると、ゲート回路４３へイネーブル状態となるゲ
ート許可信号Ｓ１を、また遅延回路４４およびフレーム
長カウンタ４５ヘスタートデリミタ検出信号Ｓ３を送出
する。ここで、ゲート回路４３はイネーブル状態のゲー
ト許可信号Ｓ１を受けるとゲートオンして受信データＳ
ＹＭＯを有効フレーム信号Ｓ２としてソースアドレス検
出回路４６、フレームコントロール検出回路４７、コン
トロールフィルド検出回路４８に供給する。一方、フレ
ーム長カウンタ４５はスタートデリミタ検出信号Ｓ３を
受けるとスタートデリミタＳＤ以降のデータビットを受
信クロックＣＬＫＩに基づいてカウントする。

以上のようにして順次復調された受信データが入力され
るが、このとき遅延回路４４ではソースアドレスＳＡを
受信するとその受信タイミングでＳＡストローブ信号Ｓ
４をソースアドレス検出回路４６へ送■する。同様に、
遅延回路４４はフレームコントロールＦＣおよびコント
ロールフィールドＣの順序で受信するとその受信タイミ
ングでＦＣストローブ信号Ｓ５、Ｃストローブ信号Ｓ６
を出力し、フレームコントロール検出回路４７およびコ
ントロールフィールド検出回路４８に供給する。ここで
、ソースアドレス検出回路４６はソスアドレスＳＡを検
出して送信元アドレスとなるソースアドレス検出信号Ｓ
９をＳＡ／ロケーションアドレス変換回路４９に送る。

このＳＡ／ロケーションアドレス変換回路４９ではデュ
アルホトメモリ２８のロケーションアドレスに変換し、
その変換されたロケーションアドレス信号ＳＩＯをＤＭ
Ａコントローラ６０へ送出する。また、フレームコント
ロール検出回路４７およびコントロールフィールド検出
回路４８でもそれぞれフレームコントロールＦＣ，コン
トロールフィールドＣを検出してそれぞれＦＣ識別信号
Ｓｌｌ、Ｃ識別（，７号ｓ１２をＤＭＡコントローラ６
０へ送出する。

一方、ゲート回路４３からの有、効フレーム信号Ｓ２が
ＣＲＣ生成回路５０およびＣＲＣ検出回路５１へ入力さ
れるが、このＣＲＣ生成回路５０ではフレームの５Ｄ−
ＥＤ間にトークンフレームの５Ｄ−３Ａ、データフレー
ムの５Ｄ−ＤＡＴＡからデータの正常／異常を表わすＣ
ＲＣデータ３１、４を生成しこれを比較回路５２の一方
入力端に供給し、またＣＲＣ検出回路５１ではトークン
フレームおよびデータフレームのフレームチエツクシー
ケンスＦＣ８からＣＲＣデータＳ１５を取り出して比較
回路５２の他方入力端に供給する。

ここで、比較回路５２は両ＣＲＣデータＳ１４゜Ｓ１５
を比較し、両データが一致した場合には正常と判断し、
不一致の場合にはＣＲＣ比較異常信号Ｓ１６をＤＭＡコ
ントローラ６０へ送出する。

そして、以上のようなネットワークの監視は、エンドブ
リミタＥＤを検出する進行われ、ＥＤ検出回路４２にお
いてエンドブリミタＥＤを検出すると、ゲート回路４３
をディセーブル状態とするためにエンドブリミタ検出信
号Ｓ７をＳＤ検出回路４１へ入力し、またエンドブリミ
タ検出信号Ｓ７をフレーム長カウンタ４５へ送出する。

ここで、ゲート回路４３はゲートオフとなり、またフレ
ーム長カウンタ４５は５Ｄ−ＥＤ間のビットが予め定め
られた例えば８ビツトの倍数となっていない場合にはフ
レーム長異常信号Ｓ８をＤＭＡコントローラ６０へ送出
する。また、ＥＤ検出回路４２は第５図のＢＡＤ−３Ｉ
　ＧＮＡＬを検出したとき、ＤＭＡコントローラ６０へ
ＢＡＤシグナル検出パルス信号Ｓ１７を送出する。

そこで、ＤＭＡコントローラ６０、は、ロケーションア
ドレス信号Ｓ１０と同等なアドレス信号Ｓ２１を出力し
て第７図に示すデュアルポートメモリ２８の特定のロケ
ーションアドレスを指定すると共に、上記各種の信号を
取込んで第９図に示す処理を行って出力レジスタに第８
図に示す要領で必要なデータを順次記憶していく。

なお、第８図は１６ビツト受信ステータスデータの各ビ
ットの設定条件を示す。先ず、メツセージデータのクラ
ス対応ビットは第３図のフレームのフレームコントロー
ルＦＣフィルドが第６図に示すＬＬＣ−ｄａｔａ−ｆ　
ｒａｍｅのパターンでコントロールフィルドＣがメツセ
ージデータとして定められたパターンであるとき、第６
図のＬ−ＬＣ−ｄａ　ｔ　ａ−ｆ　ｒａｍｅの１ＰＰＰ
’から４レベルのプライオリティを識別してプライオリ
ティの高い方から３ビツト目〜０ビツト目の順にセット
する。特定データのクラス対応ビットはフレームのフレ
ームコントロールＦＣフィールドが第６図に示すＬＬＣ
−ｄａ　ｔａ−ｆ　ｒａｍｅのパターンでコントロール
フィールドＣが特定データとして定められてたパターン
であるとき、第６図のＬＬＣ−ｄａ　ｔ’ａ−ｆ　ｒａ
ｍｅの’Ｐ　Ｐ　Ｐ’から４レベルのプライオリティを
識別してプライオリティの高い方から７ビツト目〜４ビ
ツト目の順にセットする。ＢＡＤシグナル検出ビットは
前記ＥＤ検出回路４２からＢＡＤシグナル検出パルス信
号Ｓ１７を受けたときに８ビツト目にセットする。フレ
ーム長異常検出ビットはフレーム長カウンタ４５からフ
レーム長異常信号Ｓ８を受けたとき９ビツト目にセット
する。ＣＲＣ異常検出ビットは比較回路５２からＣＲＣ
比較異常信号Ｓ１６を受けたとき１０ビツト目にセット
し、またＦＣ未定義コード検出ビットはフレームコント
ロール検出回路４７から第６図で示すＭＡＣ−ｃｏｎｔ
ｒ（３１−ｆ　ｒａｍｅとＬＬＣ−ｄａｔａ−ｆｒａｍ
ｅとで定義されていないパターンを検出しＦＣ未定義コ
ード検出を示すＦＣ識別信号Ｓｌｌを受けたとき１１ビ
ツト目にセットする。Ｃ未定義コード検出ビットはＦＣ
検出回路４７で第６図に示すＬＬＣ−ｄａｔａ−ｆ　ｒ
ａｍｅで定義されたパターンを検出した後、コントロー
ルフィールド検出回路４８でコントロールフィルドＣが
定義されていないパターンであることを検出し、Ｃ未定
義コード検出を示すＣ識別信号Ｓ１２を受けたときに１
２ビツト目にセットする。トークン検出ビットはフレー
ムのフレームコントロールＦＣフィールドが第６図に示
すＭＡＣ−ｃｏｎｔｒｏｌ　−ｆｒａｍｅのパターンで
かつトークンフレームのパターンであることをフレーム
コントロール検出回路４７で検出してトークン検出を示
すＦＣＸａＣ識別信号Ｓ１２たとき１３ビツト目にセッ
トする。

また、異常検出ビットは、次の正常検出ビットとともに
本装置で非常に重要なもので、このビットはＢＡＤシグ
ナル検出ビット、フレーム長異常検出ビット、ＣＲＣ異
常検出ビット、ＦＣ未定義コード検出ビット、Ｃ未定義
コード検出ビットの何れか１つのビットが設定されてい
るときに１４ビツト目に設定する。正常検出ビットはト
ークン検出ビットが設定され、かつ、ＢＡＤシグナル検
出ビット、フレーム長異常検出ビット、ＣＲＣ異常検出
ビット、ＦＣ未定義コード検出ビット、Ｃ未定義コード
検出ビットの何れも設定されていない時に設定する。

次に、ＤＭＡコントローラ６０の動作について第９図に
示すフローにしたがって説明する。すなわち、ＤＭＡコ
ントローラ６０は、スタート開始後、フレームのスター
トデリミタＳＤ検出後に最も先に受信するフレームコン
トロールＦＣに係わるフレームコントロール検出回路４
７からのＦＣ識別信号Ｓｌｌの入力有無を判断する（ス
テップＳｌ）。このＦＣ識別信号Ｓｌｌが入力された場
合にはそのＦＣ識別コードを内蔵するレジスタに格納し
くステップＳ２）、引き続き入力されるソースアドレス
検出回路４６からＳＡ／ロケーションアドレス変換回路
４９を通って変換されて出てくるロケーションアドレス
が前回入力されたロケーションアドレスと同じか否かを
判断する（ステップＳ３）。ここで、前回入力されたロ
ケーションアドレスと異なる場合には１６ビツト受信ス
テータスデータを内蔵する出力レジスタに転送格納した
後（ステップＳ４）、その出力レジスタに格納された受
信ステータスデータに異常要因ビットが立っているか否
かを判断しくステップＳ５）、異常要因ビットが立って
いる場合に出力レジスタの該当ビット部分に異常検出ビ
ットをセットし、一方、異常要因ビットが立っていない
場合には出力レジスタの該当ビット部分に正常検出ビッ
トをセットする（ステップＳ６．Ｓ７）。しかる後、前
記ロケーションアドレスと同等のアドレス信号Ｓ２１を
送出し、第７図に示すデュアルポートメモリ２９のロケ
ーションアドレスを指定し、かつ、チップセレクト信号
Ｃ６，ライト信号ＷＲ等の制御信号を用いて出力レジス
タの内容を第８図のようにデュアルポートメモリ２９に
書込む（ステップＳ８）。

次に、ステップＳ３においてロケーションアドレスが前
回のロケーションアドレスと同じである場合には、レジ
スタからＦＣ識別コードを取り出しくステップＳ９）、
ＦＣ識別コードがトークンフレームのパターンである場
合には出力レジスタの該当ビットにトー多ンフレーム検
出ビットをセットしくステップＳＩＯ，５ｌｌ）、）−
クンフレームでなくＬＬＣ−ｄａｔａ−ｆ　ｒａｍｅで
定義されていないパターンである場合には出力レジスタ
の該当ビットにＦＣ未定義コード検出ビットをセットす
る（ステップＳ１２．３１３）。

方、Ｃ識別コードについて第６図に示すＬＬＣ−ｄａｔ
ａ−ｆｒａｍｅのパターンで、コントロールフィールド
がメツセージデータで定めたパターンである場合には出
力レジスタの該当ビットにメツセージデータのクラス対
応ビットをセットする（ステップＳ１４，５１５）。ス
テップＳ１４においてメツセージデータでない場合には
前記コントロールフィールドが特定データとして定めら
れたパターンであるときには同じく出力レジスタの該当
ビットに特定データのクラス対応ビットをセットする（
ステップＳ１６．５１７）。Ｃ識別コードがメツセージ
および特定データのパターンでない場合にはＣ未定義コ
ードと判断し、該当ビットにＣ未定義検出ビットをセッ
トする（ステップ５１８）。

次に、フレーム長カウンタ４５の出力からフレーム長異
常か否かを判断し、フレーム長異常の場合には出力レジ
スタの該当ビットにフレーム長異常検出ビットをセット
する（ステップＳ１９゜５２０）。引き続き、比較回路
５２の信号に基づいてＣＲＣ異常か否かを判断し、異常
と判断した場合には該当ビットにＣＲＣ異常検出ビット
をセットしくステップＳ２１，５２２）、さらにＢＡＤ
シグナルの検出有無を判断し、エンドデミリタＥＤから
ＢＡＤシグナルを検出したと判断した場合には該当ビッ
トにＢＡＤシグナル検出ビットをセットする（ステップ
５２３，５２４）。そして、以上のような処理を繰返し
行って１６ビツトの出力レジスタに必要なデータを格納
した後、アドレスデータＳ２１に基づき、かつ、前述し
たチップセレクタＣ８およびライト信号ＷＲを用いて出
力レジスタの内容をデュアルポートメモリ２９に書込ん
でいく。

従って、以上のような実施例の構成によれば、ＤＴＥ／
ＤＣＥインクフェイス２５にトークンバスコントローラ
２６とは別にネットワーク監視付加回路２７を接続し、
かつ、このネットワーク監視付加回路２７の分析データ
を所定の順序で格納しうるデュアルポートメモリ２９を
設け、モデム２４で復調した各ノードの受信データをト
ークンバスコントローラ２６とネットワーク監視付加回
路２７に供給すると共に、このネットワーク監視付加回
路２７では受信データから送信元アドレス、種別データ
のほか、それらデータの正常／異常を調べ、ＤＭＡコン
トローラ６０のレジスタの所定ビットに順次格納する。

そして、送信元アドレスに対応するデュアルポートメモ
リ２９のロケーションアドレスを指定して前記レジスタ
の内容を書込むようにしたので、マイクロプロセッサ３
２はそのデュアルポートメモリ２９の内容を読出すこと
により、ネットワークの故障発生箇所や各ノードの動作
状態を知ることができ、マイクロプロセッサ３２が特別
なプログラムを用いてネットワークの状態を監視する必
要がなくなり、よってオーバヘッドを大幅に減らすこと
ができる。しかも、ネットワーク監視付加回路２７でネ
ットワークの状態を全て行うので、マイクロプロセッサ
３２はその監視結果に基づいて所定の処理を進めればよ
＜、迅速にトークンバスコントローラ２６に送信要求を
行うことができ、伝送効率を大幅にアップすることがで
きる。

なお、上記実施例ではバス型ネットワークにっいて述べ
たが、例えば第１０図に示すようなループ型ネットワー
クであっても同様に適用できる。すなわち、このループ
型ネットワークは、各ノード４ａ、４ｂ、・・・がＣＷ
（時計回り）伝送路２１　ａｌ、　　２１　ｂｌ、−・
・とＣＣＷ（反時計回り）伝送路２１ａ２．２１ｂ２．
・・・の双方向伝送路に接続されている。伝送制御はノ
ード４ａ、４ｂ、・・・に内蔵されたトークン・パッシ
ング・ループ用コントローラ２６で実行されるので、バ
ス型の伝送形態と同様に受信したデータをネットワーク
監視付加回路２７で解析し、その解析結果をデュアルポ
ートメモリ２９に格納し、マイクロプロセッサ３２では
そのデュアルポートメモリ２９の内容を処理することに
より、ネットワークの動作状態を知ることができる。そ
の他、本発明はその要旨を逸脱しない範囲で種々変形し
て実施できる。

［発明の効果コ 以上詳記したように本発明によれば、ネットワーク監視
用ノード内プロセッサのネットワーク監視に係わるオー
バヘッドを削減でき、プロセッサによるプログラム処理
負担を従来に比べて大幅に軽減でき、ネットワークの伝
送効率を向上させることができるネットワーク監視装置
を提供できる。

【図面の簡単な説明】

第１図ないし第９図は本発明装置の一実施例を説明する
ために示したもので、第１図は本発明装置の全体構成を
示す図、第２図は第１図に示すネットワーク監視付加回
路の具体的構成図、第３図はトークンフレームおよびデ
ータフレームのフォーマット図、第４図はスタートデリ
ミタとエンドブリミタのフォーマット図、第５図は受信
データとシンボルの対応関係図、第６図はフレームコン
トロールフィールドのフォーマット図、第７図はデュア
ルポートメモリの概略構成図、第８図はＤＭＡコントロ
ーラ内部の１６ビツトレジスタへのセットデータ図、第
９図はＤＭＡコントローラの１６とットデータの設定動
作を説明する図、第１０図はループ型ネットワークへの
適用構成図、第１１図ないし第１３図は従来例を説明す
るために示したもので、第１１図はバス型ネットワーク
の構成図、第１２図は従来装置の全体構成図、第１３図
はノットの１つをネットワーク監視用とした場合の説明
図である。 ３ａ、３ｂ・・・ノード、２１・・・伝送路、２４・・
・モデム、２６・・・トークンバスコントローラ、２７
・・・ネットワーク監視付加回路、２つ・・・デュアル
ポートメモリ、３１・・・メモリ、３２・・・マイクロ
プロセッサ、４０・・・ネットワークデータ監視手段、
４１・・・ＳＤ検出回路、４２・・・ＥＤ検出回路、６
０・・・ＤＭＡコントローラ（ネットワーク監視回路）
。 出願人代理人　弁理士　鈴江武彦 第１図 第 図 （ＭＡＣ−ｃｏｎｔｒｏｌ　−ｆｒａｍｅ　）第１０図

Claims (1)

1. 【特許請求の範囲】 各ノードから伝送路を通って送られてくるデータを復調
   するモデムと、このモデムによる受信データに基づいて
   前記伝送路へのデータの送受信制御を行うトークンバス
   コントローラと、このトークンバスコントローラの送受
   信データをメモリに格納すると共に前記トークンバスコ
   ントローラにデータ送信要求を行うプロセッサとを有す
   るネットワーク監視装置において、 前記モデムを通して受信されたデータからノード送信元
   アドレス、種別データおよび正常／異常を解析するネッ
   トワークデータ監視手段と、このネットワークデータ監
   視手段によって得られた解析データを所定の順序で記憶
   するとともに前記送信元アドレスおよびこの分析データ
   を出力するダイレクト・メモリ・アドレス部で構成され
   たネットワーク監視回路と、このネットワーク監視回路
   から出力された送信元アドレスに応じたアドレスによっ
   て指定され、かつ、予め定められたビット部分に分析デ
   ータを記憶するデュアルポートメモリとを備え、 前記プロセッサにより前記デュアルポートメモリに記憶
   された分析データを処理してネットワーク内の動作状態
   を監視することを特徴とするネットワーク監視装置。