JPS60219676A - デ−タ及びアドレスの符号化装置 - Google Patents
デ−タ及びアドレスの符号化装置Info
- Publication number
- JPS60219676A JPS60219676A JP59074206A JP7420684A JPS60219676A JP S60219676 A JPS60219676 A JP S60219676A JP 59074206 A JP59074206 A JP 59074206A JP 7420684 A JP7420684 A JP 7420684A JP S60219676 A JPS60219676 A JP S60219676A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- circuit
- signal
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Detection And Correction Of Errors (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばディジタルビデオ信号を磁気テープ
に記録する場合に適用されるデータ及びアドレスの符号
化装置に関する。
に記録する場合に適用されるデータ及びアドレスの符号
化装置に関する。
ディジタルビデオ信号などのディジタル情報信号の記録
時には、ディジタル情報信号を所定長に区切り、各ディ
ジタル情報信号にプルツク同期信号や、ゾ四ツク喬号を
示すブロックアドレスを付加すると共に、工２−訂正符
号化の処理が行なわれる。ブロックアドレスは、ビデオ
信号の１フイールド内の位置を規定するために用いられ
るので、ディジタル情報信号と同様に重要なものである
。
時には、ディジタル情報信号を所定長に区切り、各ディ
ジタル情報信号にプルツク同期信号や、ゾ四ツク喬号を
示すブロックアドレスを付加すると共に、工２−訂正符
号化の処理が行なわれる。ブロックアドレスは、ビデオ
信号の１フイールド内の位置を規定するために用いられ
るので、ディジタル情報信号と同様に重要なものである
。
したがって、ブロックアドレスについても、エラー訂正
符号化の処理が行なわれる。
符号化の処理が行なわれる。
従来のディジタルビデオ信号記録再生装置の一例及び他
の例について、信号処理の順序と対応、させたデ四ツク
図を参照して説明する。
の例について、信号処理の順序と対応、させたデ四ツク
図を参照して説明する。
第１図に示す記録再生装置は、端子１からの記録データ
をデータ訂正符号化回路２によシェラ−訂正打号化し、
次にアドレス付加回路３でアドレスを付加し、更に、ア
ドレス訂正符号化回路４によりアドレスについての符号
化を行ない、記録再生部５に供給し、磁気テープに回転
ヘッドにより記録する。回転ヘッドによシ再生された信
号が記録再生部５からアドレス再生回路１１に供給され
る。そして、アドレス訂正回路１２によりアドレスのエ
ラーが訂正される。また、データ再生回路。
をデータ訂正符号化回路２によシェラ−訂正打号化し、
次にアドレス付加回路３でアドレスを付加し、更に、ア
ドレス訂正符号化回路４によりアドレスについての符号
化を行ない、記録再生部５に供給し、磁気テープに回転
ヘッドにより記録する。回転ヘッドによシ再生された信
号が記録再生部５からアドレス再生回路１１に供給され
る。そして、アドレス訂正回路１２によりアドレスのエ
ラーが訂正される。また、データ再生回路。
１３によシ再生されたビデオデータの工２−訂正がデー
タ訂正回路１４によシなされ、出力端子１５に取９出さ
れる。
タ訂正回路１４によシなされ、出力端子１５に取９出さ
れる。
第１図におけるアドレス付加回路３及びアドレス訂正符
号化回路４を第２図に示すように、アドレス付加／アド
レス訂正符号付加回路６としてひとつにまとめる構成も
考えら６る。この第２図の例は、アドレスを発生する時
に、同時にそのアドレスについての訂正符号も形成す為
ものである。
号化回路４を第２図に示すように、アドレス付加／アド
レス訂正符号付加回路６としてひとつにまとめる構成も
考えら６る。この第２図の例は、アドレスを発生する時
に、同時にそのアドレスについての訂正符号も形成す為
ものである。
上述の従来のディジタルビデオ信号記録再生装置は、第
１図及び第２図の何れの構成でも、ビデオデータに関す
るデータ訂正符号化回路２とアドレスに関するアドレス
訂正符号化回路４とが必要となる。従来のビデオ信号記
録装置では、データに対する工２−訂正符号とアドレス
に対するエラー訂正符号とで同一の形式のものを採用す
ると、同一の構成の回路が重複して必要となる。
１図及び第２図の何れの構成でも、ビデオデータに関す
るデータ訂正符号化回路２とアドレスに関するアドレス
訂正符号化回路４とが必要となる。従来のビデオ信号記
録装置では、データに対する工２−訂正符号とアドレス
に対するエラー訂正符号とで同一の形式のものを採用す
ると、同一の構成の回路が重複して必要となる。
この発明の目的は、データゾロツクに付加されるアドレ
ス及びディジタル情報信号の両者に関する工２−訂正符
号化をひとつの工２−訂正符号器によって行なうことが
でき、回路構成が簡略化されたデータ及びアドレスの符
号化装置を提供することにある。
ス及びディジタル情報信号の両者に関する工２−訂正符
号化をひとつの工２−訂正符号器によって行なうことが
でき、回路構成が簡略化されたデータ及びアドレスの符
号化装置を提供することにある。
この発明は、入力−−タをデータブロックに分割し、時
間軸圧縮によシブ−タブロック間に無信号区間を形成し
、データブロックとアドレス信号の間に第１及び第２の
タイムスロットを有するように、データゾロツクについ
てのアドレス信号を上記無信号区間に挿入し、データブ
ロックとアドレス信号との信号列を同一のエラー訂正符
号化回路に順次供給し、データゾロツクとアドレス信号
とに対するエラー訂正符号の冗長コードを第１及び第２
のタイムスロットに夫々挿入するようにしたデータ及び
アドレスの符号化装置である。
間軸圧縮によシブ−タブロック間に無信号区間を形成し
、データブロックとアドレス信号の間に第１及び第２の
タイムスロットを有するように、データゾロツクについ
てのアドレス信号を上記無信号区間に挿入し、データブ
ロックとアドレス信号との信号列を同一のエラー訂正符
号化回路に順次供給し、データゾロツクとアドレス信号
とに対するエラー訂正符号の冗長コードを第１及び第２
のタイムスロットに夫々挿入するようにしたデータ及び
アドレスの符号化装置である。
以下、この発明をディジタルビデオ信号記録再生装置に
適用した一実施例について説明する。第３図は、この一
実施例の基本的構成の説明に用いるゾｑツク図である。
適用した一実施例について説明する。第３図は、この一
実施例の基本的構成の説明に用いるゾｑツク図である。
入力端子１からの記録すべきビデオデータがアドレス付
加回路２に供給され、アドレスが付加され、このビデオ
データ及びアドレスが共通の訂正符号化回路７に供給さ
れる。この訂正符号化回路７からアドレス及びビデオデ
ータの各々が工２−訂正符号化された記録データが出力
される。この記録データが記録再生部５において、磁気
テープに回転ヘッドによシ記録される。
加回路２に供給され、アドレスが付加され、このビデオ
データ及びアドレスが共通の訂正符号化回路７に供給さ
れる。この訂正符号化回路７からアドレス及びビデオデ
ータの各々が工２−訂正符号化された記録データが出力
される。この記録データが記録再生部５において、磁気
テープに回転ヘッドによシ記録される。
回転ヘッドによシ再生されたデータがアドレス再生回路
１１によシ再生され、アドレス訂正回路１２によシ訂正
される。また、データ再生回路１３により再生されたビ
デオデータがデータ訂正回路１４によ如訂正され、出力
端子１５に取り出される。
１１によシ再生され、アドレス訂正回路１２によシ訂正
される。また、データ再生回路１３により再生されたビ
デオデータがデータ訂正回路１４によ如訂正され、出力
端子１５に取り出される。
この発明の一実施例は、第４図に示すように、ヘッドド
ラム２１に近接して２個の磁気ヘッド２２Ａ及び２２Ｂ
を固着し、ヘッドドラム２１の局面に２７０°の巻付角
よシやや大きい巻付角で磁気テープ２３を巻付ける構成
とされている。ヘッドドラム２１は、フィールド周波数
の２倍の周波数（ＮＴＳＣ方式の場合で１２０ Ｈｚ
）で回転され、磁気データ２３が所定の速度で走行され
る。磁気 □テープ２３には、１フイールドの期間で、
第５図に示すように、斜めのビデオトラック２４Ａ。
ラム２１に近接して２個の磁気ヘッド２２Ａ及び２２Ｂ
を固着し、ヘッドドラム２１の局面に２７０°の巻付角
よシやや大きい巻付角で磁気テープ２３を巻付ける構成
とされている。ヘッドドラム２１は、フィールド周波数
の２倍の周波数（ＮＴＳＣ方式の場合で１２０ Ｈｚ
）で回転され、磁気データ２３が所定の速度で走行され
る。磁気 □テープ２３には、１フイールドの期間で、
第５図に示すように、斜めのビデオトラック２４Ａ。
２４Ｂと斜めのビデオド２ツク２５Ａ、２５Ｂが記録さ
れる。このビデオトラック２４Ａ、２４Ｂｔ２５Ａ、２
５Ｂに１フィールド分のディジタルビデオ信号が記録さ
れ、１本のビデオトラックには、上フィールド分のディ
ジタルビデオ信号が記録される。
れる。このビデオトラック２４Ａ、２４Ｂｔ２５Ａ、２
５Ｂに１フィールド分のディジタルビデオ信号が記録さ
れ、１本のビデオトラックには、上フィールド分のディ
ジタルビデオ信号が記録される。
第ρ因は、１本のビデオトラックに記録されるディジタ
ル信号のデータ構成を示す。ディジタルビデオ信号は、
１サンプルデータが８ビツト（１バイト）に符号化され
る。１パツクｄ、１４２バイトの長さの１ブロツクのデ
ータが３２個並べられた（１４２バイトＸ３２＝４５４
４バイト）からなるものである。１本のビデオトラック
には、計１２パックの（４５４４バイト×１２益５４５
２８バイト）のデータが記録される。エラー訂正符号化
は、１パツクごとに行なわれる。
ル信号のデータ構成を示す。ディジタルビデオ信号は、
１サンプルデータが８ビツト（１バイト）に符号化され
る。１パツクｄ、１４２バイトの長さの１ブロツクのデ
ータが３２個並べられた（１４２バイトＸ３２＝４５４
４バイト）からなるものである。１本のビデオトラック
には、計１２パックの（４５４４バイト×１２益５４５
２８バイト）のデータが記録される。エラー訂正符号化
は、１パツクごとに行なわれる。
第７図は１パツクのデータ構成を示すものである。１パ
ツクには、（６４バイトＸ３２＝２０４８バイト）のビ
デオデータの２次元配列が２個含まれておシ、シたがっ
て、１パツク中には、４４８バイトの冗長データが含ま
れる。ビデオデータの２次元配列の夫々の水平方向に並
ぶ６４バイトごとに、エラー検出符号である３バイトの
ＣＲＣコードが付加される。ビデオデータの２次元配列
の夫々の垂直方向に並ぶ３２バイトごとに第１のエラー
訂正符号例えば！ａＩ接符号Ｃ□の符号化がなされ、そ
の２バイトのパリティ（Ｃ□パリティ）が各符号系列と
対応する位置に配される。
ツクには、（６４バイトＸ３２＝２０４８バイト）のビ
デオデータの２次元配列が２個含まれておシ、シたがっ
て、１パツク中には、４４８バイトの冗長データが含ま
れる。ビデオデータの２次元配列の夫々の水平方向に並
ぶ６４バイトごとに、エラー検出符号である３バイトの
ＣＲＣコードが付加される。ビデオデータの２次元配列
の夫々の垂直方向に並ぶ３２バイトごとに第１のエラー
訂正符号例えば！ａＩ接符号Ｃ□の符号化がなされ、そ
の２バイトのパリティ（Ｃ□パリティ）が各符号系列と
対応する位置に配される。
上述のようにビデオデータ、 ＣＲＣコーｒ及びＣ１パ
リティからなる（１３４バイト×３４）の２次元配列の
水平方向に並んでいる３４個のデータの夫々に対して２
バイトのアドレスが付加される。
リティからなる（１３４バイト×３４）の２次元配列の
水平方向に並んでいる３４個のデータの夫々に対して２
バイトのアドレスが付加される。
このようにして形成された（１３６パイ）Ｘ３４ ）の
データの・２次元配列の水平方向に並ぶ２バイトのアド
レス及び１３４バイトのデータごとに第２のエラー訂正
符号例えば隣接符号Ｃ２の符号化がなされ、アドレス及
びデータの夫々についてのパリティ（Ｃ，パリティ）が
各符号系列と対応する位置に配される。２バイトのアド
レス、６４バイトのビデオデータ、３バイトのＣＲＣコ
ード、６４バイトのビデオデータ、３バイトのＣＲＣコ
ード、４バイトの０２パリテイの計１４０バイトに２バ
イトのゾ日ツク同期信号が付加され、１４２バイトの長
さの１ブロツクのデータが構成される。この１ブロツク
がシリアルデータとして、磁気テープに記録される。
データの・２次元配列の水平方向に並ぶ２バイトのアド
レス及び１３４バイトのデータごとに第２のエラー訂正
符号例えば隣接符号Ｃ２の符号化がなされ、アドレス及
びデータの夫々についてのパリティ（Ｃ，パリティ）が
各符号系列と対応する位置に配される。２バイトのアド
レス、６４バイトのビデオデータ、３バイトのＣＲＣコ
ード、６４バイトのビデオデータ、３バイトのＣＲＣコ
ード、４バイトの０２パリテイの計１４０バイトに２バ
イトのゾ日ツク同期信号が付加され、１４２バイトの長
さの１ブロツクのデータが構成される。この１ブロツク
がシリアルデータとして、磁気テープに記録される。
サンプリング周波数が１４．３２ ＭＨｚとされ、ビデ
オ信号の１２インの有効サンプルデータを７６８バイト
とすると、１フレームには（７６８バイトＸ５１２＝３
９１２１６バイト）のビデオデータが含まれる。１パツ
クには、４０９６バイトのビデオデータが含まれ、１ト
ラツクには、（４０９６バイトＸ１２＝４９，１５２バ
イト）の−フィールド分のビデオデータが記録されるこ
とになる。
オ信号の１２インの有効サンプルデータを７６８バイト
とすると、１フレームには（７６８バイトＸ５１２＝３
９１２１６バイト）のビデオデータが含まれる。１パツ
クには、４０９６バイトのビデオデータが含まれ、１ト
ラツクには、（４０９６バイトＸ１２＝４９，１５２バ
イト）の−フィールド分のビデオデータが記録されるこ
とになる。
隣接符号の符号化は、ｌ符号系列内のシンボル数をｎと
し、１シンボルをＷｉとすると、次式で表わされる２′
）のパリティＰ、Ｑを発生するものである。
し、１シンボルをＷｉとすると、次式で表わされる２′
）のパリティＰ、Ｑを発生するものである。
Ｐ＝Ｗ、＋Ｗ２＋・・・・・・・・・・・・十Ｗｎ−Σ
Ｗｉ１＝１ Ｑ＝ＴＷ１＋Ｔ２Ｗ２＋・・・・・・・・・・十ＴｎＷ
＝ΣＴ’Ｗｉｎ１＝１ 上式で加算は、 （ｍｏｄ、 ２）の加算を意味し、Ｔ
は′、１７ンボルのビット長をｋとするときに、（ｋＸ
ｋ）の生成マトリクスである。
Ｗｉ１＝１ Ｑ＝ＴＷ１＋Ｔ２Ｗ２＋・・・・・・・・・・十ＴｎＷ
＝ΣＴ’Ｗｉｎ１＝１ 上式で加算は、 （ｍｏｄ、 ２）の加算を意味し、Ｔ
は′、１７ンボルのビット長をｋとするときに、（ｋＸ
ｋ）の生成マトリクスである。
エラー訂正は、次式で表わされるシンドロームｓ、、
ｓ２を発生し、このシンドロームｓ１． ｓ２を用いて
なされる。但し、町、 ｐ、 Ｑは、受信シンボルを意
味する。
ｓ２を発生し、このシンドロームｓ１． ｓ２を用いて
なされる。但し、町、 ｐ、 Ｑは、受信シンボルを意
味する。
Ｓ２− Σ Ｔ１夙十同
１＝１
Ｓ、＝Ｓ０＝Ｏの時は、エラー無しと判定される。
（８１＝ ｅｊ、 ｓ、＝’ｒｊ ｅｊ）が成立する時
は、１シンがルエラーと判定され、工２−ロケーション
ｊのシンボルにエラーパターンｅｊを（ｍｏｄ、２）の
加算することＫよシュ２−訂正される。２シン、ポル以
上のエラーの時は、訂正不可能である。
は、１シンがルエラーと判定され、工２−ロケーション
ｊのシンボルにエラーパターンｅｊを（ｍｏｄ、２）の
加算することＫよシュ２−訂正される。２シン、ポル以
上のエラーの時は、訂正不可能である。
この一実施例では、ビデオデータ及びＣＲＣコードに関
して軒、垂直方向及び水平方向のエラー訂正符号化がな
されている。したがって、垂直方向の０１符号及び水平
方向の０２符号の両符号系列の何れについても、２シン
ボル以上のエラーとならなければ、エラー訂正をなしり
る。また、アドレスは、水平方向の０２符号の符号化が
なされ、アドレスについての２バイトの０２パリテイが
アドレスの直後に配される。＃Ｉ８図に示すように、ア
ドレスは、４ビツトのチャンネル７．９ツグと、２ビツ
トのフィールドシーケンスと、２ビツトのパリティブロ
ックと、８ビツトのブロックアドレスとからなり、８ビ
ツトを１シンボルとする隣接符号の符号化による２バイ
トのパリティＰ、Ｑが付加されている。
して軒、垂直方向及び水平方向のエラー訂正符号化がな
されている。したがって、垂直方向の０１符号及び水平
方向の０２符号の両符号系列の何れについても、２シン
ボル以上のエラーとならなければ、エラー訂正をなしり
る。また、アドレスは、水平方向の０２符号の符号化が
なされ、アドレスについての２バイトの０２パリテイが
アドレスの直後に配される。＃Ｉ８図に示すように、ア
ドレスは、４ビツトのチャンネル７．９ツグと、２ビツ
トのフィールドシーケンスと、２ビツトのパリティブロ
ックと、８ビツトのブロックアドレスとからなり、８ビ
ツトを１シンボルとする隣接符号の符号化による２バイ
トのパリティＰ、Ｑが付加されている。
チャンネルフラッグは、磁気ヘッド２２Ａによって記録
再生されるＡチャンネルと、磁気ヘッド２２Ｂによって
記録再生されるＢチャンネルとを識別するためのもので
ある。フィールドシーケンスは、２フレーム内の４フイ
ールドのどのフィールドのデータかを示すものである。
再生されるＡチャンネルと、磁気ヘッド２２Ｂによって
記録再生されるＢチャンネルとを識別するためのもので
ある。フィールドシーケンスは、２フレーム内の４フイ
ールドのどのフィールドのデータかを示すものである。
パリティブロックは、同一のビデオトラックに記録され
る１２個のパック（垂直パリティブロック）のうちで、
上段又は下段の何れの側のパックかを示すものである。
る１２個のパック（垂直パリティブロック）のうちで、
上段又は下段の何れの側のパックかを示すものである。
ブロックアドレスは、この１トラツク内の上段又は下段
の６個のパック即ち（３４ブロツク×６＝２０４グロツ
ク）内のブロックを特定するためのアドレスである。
の６個のパック即ち（３４ブロツク×６＝２０４グロツ
ク）内のブロックを特定するためのアドレスである。
第９図は、この発明の一実施例の記録回路の構成を示す
ブロック図である。第９図において、３１で示す入力端
子から供給されたＮＴＳＣ方式の複合カッ−ビデオ信号
がローパスフィルタ３２及びり２ンノ回路３３を介して
〜もコンバータ３４に供給される。〜もコーンパータ３
４−Ｃ’Ｕ、 １４．３２ＭＨｚのサンプリング周波数
で１サンプルデータが８ピツトのディジタルビデオ信号
に変換される。
ブロック図である。第９図において、３１で示す入力端
子から供給されたＮＴＳＣ方式の複合カッ−ビデオ信号
がローパスフィルタ３２及びり２ンノ回路３３を介して
〜もコンバータ３４に供給される。〜もコーンパータ３
４−Ｃ’Ｕ、 １４．３２ＭＨｚのサンプリング周波数
で１サンプルデータが８ピツトのディジタルビデオ信号
に変換される。
このビデオデータがデマルチプレクサ３５に供給され、
Ａチャンネル及びＢチャンネルのデータに１サンプルず
つ交互に振シ分けられる。２つのチャンネルの夫々では
、同一の信号処理が行なわれ、以下の説明では、Ａチャ
ンネルについてのみ説明を行ない、Ｂチャンネルについ
ては、第９図中の対応するブキツクにサフィックスＢを
付してその説明を省略する。
Ａチャンネル及びＢチャンネルのデータに１サンプルず
つ交互に振シ分けられる。２つのチャンネルの夫々では
、同一の信号処理が行なわれ、以下の説明では、Ａチャ
ンネルについてのみ説明を行ない、Ｂチャンネルについ
ては、第９図中の対応するブキツクにサフィックスＢを
付してその説明を省略する。
ビデオデータは、バーストエ２−を分散させるために、
シャフリング回路３７Ａによって、データの配列の順序
が元のものと異なるものとされ、時間軸圧縮回路３８Ａ
に供給される。時間軸圧縮回路３８Ａは、第１０図Ａに
示すように、１グロツク分のデータごとにタイムスロッ
トを形成する。
シャフリング回路３７Ａによって、データの配列の順序
が元のものと異なるものとされ、時間軸圧縮回路３８Ａ
に供給される。時間軸圧縮回路３８Ａは、第１０図Ａに
示すように、１グロツク分のデータごとにタイムスロッ
トを形成する。
つｔＤｂｅ４バイトのデータの前には、各２バイト分の
タイムスロットＴ□、 Ｔ２． Ｔ３が形成され、６４
バイトのデータ同士の間には、３バイト分のタイムスロ
ットＴ４が形成され、後の６４バイトのデータの後に３
バイト分のタイムスロットＴ５及び２バイト分のタイム
スロットＴ６が形成される。
タイムスロットＴ□、 Ｔ２． Ｔ３が形成され、６４
バイトのデータ同士の間には、３バイト分のタイムスロ
ットＴ４が形成され、後の６４バイトのデータの後に３
バイト分のタイムスロットＴ５及び２バイト分のタイム
スロットＴ６が形成される。
時間軸圧縮回路３８Ａからの出力ビデオデータは、デー
タレートが１４．３２ ＭＨｚから例えば８ ＭＨｚＫ
低くされたものである。
タレートが１４．３２ ＭＨｚから例えば８ ＭＨｚＫ
低くされたものである。
時間軸圧縮回路３８Ａの出力データがＣＲＣ発生器３９
Ａに供給され、６４バイトのデータごとに３バイトのＣ
ＲＣコードが形成され、このＣＲＣコードが＃ＩｌＯ図
Ｂに示すように、タイムスロットＴ４及びＴ５に挿入さ
れる。ＣＲＣ発生器３９Ａの出力データがＣ１符号器４
０Ａに供給され、ビデオデータ及びＣＲＣコードに関し
て垂直方向の隣接符号Ｃ１の符号化がなされる。
Ａに供給され、６４バイトのデータごとに３バイトのＣ
ＲＣコードが形成され、このＣＲＣコードが＃ＩｌＯ図
Ｂに示すように、タイムスロットＴ４及びＴ５に挿入さ
れる。ＣＲＣ発生器３９Ａの出力データがＣ１符号器４
０Ａに供給され、ビデオデータ及びＣＲＣコードに関し
て垂直方向の隣接符号Ｃ１の符号化がなされる。
Ｃ８符号器４０Ａからのデータ（ビデオデータ及びＣＲ
Ｃコード又はＣ，パリティ）がアドレス付加回路４１Ａ
に供給され、各ブロックごとに２バイトのアドレスが第
１０図Ｃに示すように、タイムスロットＴ２に挿入され
る。アドレスが付加されたデータが０２符号器４２Ａに
供給され、水平方向の隣接符号Ｃ２の符号化がなされる
。この０２符号器４２Ａでは、アドレス及びデータの各
々に関する符号化がなされ、アドレスに関するＣ２パリ
ティが第１０図りに示すように１タイムスロツトＴ。
Ｃコード又はＣ，パリティ）がアドレス付加回路４１Ａ
に供給され、各ブロックごとに２バイトのアドレスが第
１０図Ｃに示すように、タイムスロットＴ２に挿入され
る。アドレスが付加されたデータが０２符号器４２Ａに
供給され、水平方向の隣接符号Ｃ２の符号化がなされる
。この０２符号器４２Ａでは、アドレス及びデータの各
々に関する符号化がなされ、アドレスに関するＣ２パリ
ティが第１０図りに示すように１タイムスロツトＴ。
に挿入され、データーに関するＣ２パリティがタイムス
ロットＴ、に挿入される。Ｃ２符号器４２Ａの出力デー
タが同期信号付加回路４４Ａに供給され、第１Ｏ図Ｅに
示すように、デ關ツク同期信号がタイムスロットＴ１に
挿入される。上述の符号化などの処理は、８ビツトパラ
レルで行なわれ、パラレル→シリアル変換器４５Ａによ
シシリアルデータに変換され、チャンネル変調器４６Ａ
Ｋ供給される。更に、記録アンプ４８Ａ及び回転トラン
ス（図示せず）を介して磁気ヘッド２２Ａに記録信号が
供給され、磁気テープに記録される。
ロットＴ、に挿入される。Ｃ２符号器４２Ａの出力デー
タが同期信号付加回路４４Ａに供給され、第１Ｏ図Ｅに
示すように、デ關ツク同期信号がタイムスロットＴ１に
挿入される。上述の符号化などの処理は、８ビツトパラ
レルで行なわれ、パラレル→シリアル変換器４５Ａによ
シシリアルデータに変換され、チャンネル変調器４６Ａ
Ｋ供給される。更に、記録アンプ４８Ａ及び回転トラン
ス（図示せず）を介して磁気ヘッド２２Ａに記録信号が
供給され、磁気テープに記録される。
第１１図は、Ｃ２、符号器４２Ａの一例の構成を示すも
のである。Ｃ２符号器４２Ａは、端子５１からのサンプ
ルクロックが供給されると共に、端子５２からのクリア
パルスが供給されるＤ７リツプ７四ツブ５３及び５４と
、生成マトリクスＴの各要素を各ビットに乗じるマトリ
クス乗算回路５５と、（ｍｏｄ、２）の加算回路５６及
び５７を有している。Ｄ７リツプ７Ｉ：ｒラグ５３及び
５４は、８ビツトの入出力を持ち、Ｄ７リツｆ７μツブ
５３の出力データ及び入力データの（ｍｏｄ、２）の加
算出力がＤ７リツプ７０ツブ５３に入力される。マトリ
クス乗算回路５５には、Ｄフリツノフロップ５４の出力
データが供給され、入力データとマトリクス乗算回路５
５の出力データが（ｍｏｄ、２）の加算回路５１に供給
され、この加算出力がＤフリップ７０ツブ５４に入力さ
れる。
のである。Ｃ２符号器４２Ａは、端子５１からのサンプ
ルクロックが供給されると共に、端子５２からのクリア
パルスが供給されるＤ７リツプ７四ツブ５３及び５４と
、生成マトリクスＴの各要素を各ビットに乗じるマトリ
クス乗算回路５５と、（ｍｏｄ、２）の加算回路５６及
び５７を有している。Ｄ７リツプ７Ｉ：ｒラグ５３及び
５４は、８ビツトの入出力を持ち、Ｄ７リツｆ７μツブ
５３の出力データ及び入力データの（ｍｏｄ、２）の加
算出力がＤ７リツプ７０ツブ５３に入力される。マトリ
クス乗算回路５５には、Ｄフリツノフロップ５４の出力
データが供給され、入力データとマトリクス乗算回路５
５の出力データが（ｍｏｄ、２）の加算回路５１に供給
され、この加算出力がＤフリップ７０ツブ５４に入力さ
れる。
Ｃ２符号器４２Ａの入力データは、第１Ｏ図Ｃに示すよ
うに、アドレスの後にタイムスロットＴ３が在夛、デー
タ及びＣＲＣコードの後にタイムスロットＴ６が在る。
うに、アドレスの後にタイムスロットＴ３が在夛、デー
タ及びＣＲＣコードの後にタイムスロットＴ６が在る。
この１ブロック分のデータが入力される最初のタイミン
グで、Ｄフリツプフ四ツブ５３及び５４がクリアされる
。２バイトのアドレスがＣ２符号器４２Ａに供給される
と、Ｄフリツプフロツ７°５３の出力にアドレスに関す
るパリティＰが形成されると共に、Ｄ７リツプ７０ツブ
５４の出力にアドレスに関するパリティＱが形成される
。これらのパリティＰ、Ｑ（Ｃ２パリティ）は、入力デ
ータにマルチプレクサ（図示せず）により挿入される。
グで、Ｄフリツプフ四ツブ５３及び５４がクリアされる
。２バイトのアドレスがＣ２符号器４２Ａに供給される
と、Ｄフリツプフロツ７°５３の出力にアドレスに関す
るパリティＰが形成されると共に、Ｄ７リツプ７０ツブ
５４の出力にアドレスに関するパリティＱが形成される
。これらのパリティＰ、Ｑ（Ｃ２パリティ）は、入力デ
ータにマルチプレクサ（図示せず）により挿入される。
アドレスに関するパリティの付加が終了すると、クリア
パルスによＬ Ｄフリップ７０ツゾ５３及び５４がクリ
アされる。入カデ」りは、このタイミングよシ後で、デ
ータ（１２８バイト） 、ＣＲＣコード（６バイト）及
びタイムスロットＴ６を有するものとなＬ１３４バイト
のデータ及びＣＲＣコードが供給された時に、このデー
タ及びＣＲＣコードに関するパリティＰ、Ｑ（Ｃ２パリ
ティ）が形成され、このパリティがタイムスロットＴ６
に挿入される。仁のように、Ｃ１Ｉ符号器４２Ａによっ
て、アドレス及びデータの両者に関するエラー訂正の符
号化を行なう仁とができる。Ｂチャンネルの０２符号器
４２Ｂも、上述と同一の構成のものである。
パルスによＬ Ｄフリップ７０ツゾ５３及び５４がクリ
アされる。入カデ」りは、このタイミングよシ後で、デ
ータ（１２８バイト） 、ＣＲＣコード（６バイト）及
びタイムスロットＴ６を有するものとなＬ１３４バイト
のデータ及びＣＲＣコードが供給された時に、このデー
タ及びＣＲＣコードに関するパリティＰ、Ｑ（Ｃ２パリ
ティ）が形成され、このパリティがタイムスロットＴ６
に挿入される。仁のように、Ｃ１Ｉ符号器４２Ａによっ
て、アドレス及びデータの両者に関するエラー訂正の符
号化を行なう仁とができる。Ｂチャンネルの０２符号器
４２Ｂも、上述と同一の構成のものである。
第１２図は、この一実施例の再生回路の構成を示し、磁
気ヘッド２２Ａ、２２Ｂによシ磁気テープから再生され
たＡチャンネル及びＢチャンネルの信号が再生アンプγ
８Ａ及び７８Ｂに供給される。この２つのチャンネルに
関して、再生信号の復号などの処理は、互いに同一のも
のとされているので、Ａチャンネルの再生回路について
のみ説明し、Ｂチャンネルに関しては、対応するブロッ
クにＢのサフィックスを付して、その説明を省略する。
気ヘッド２２Ａ、２２Ｂによシ磁気テープから再生され
たＡチャンネル及びＢチャンネルの信号が再生アンプγ
８Ａ及び７８Ｂに供給される。この２つのチャンネルに
関して、再生信号の復号などの処理は、互いに同一のも
のとされているので、Ａチャンネルの再生回路について
のみ説明し、Ｂチャンネルに関しては、対応するブロッ
クにＢのサフィックスを付して、その説明を省略する。
再生アンプ７８Ａからの再生信号は、ＰＬＬ回路７７Ａ
Ｋ供給され、再生信号に同期したピットクロックが取シ
出される。ＰＬＬ回路７７Ａの出力が□ チャンネル復
調器７６Ａに供給され、復調された再生信号がシリアル
→パラレル変換器７５Ａにより、バイトシリアルのデー
タに変換され、同期信号検出回路７４Ａに供給される。
Ｋ供給され、再生信号に同期したピットクロックが取シ
出される。ＰＬＬ回路７７Ａの出力が□ チャンネル復
調器７６Ａに供給され、復調された再生信号がシリアル
→パラレル変換器７５Ａにより、バイトシリアルのデー
タに変換され、同期信号検出回路７４Ａに供給される。
この同期信号検出回路７４Ａにより検出された同期信号
及びＰＬＬ回路７７Ａからの再生ピットク四ツクにより
、ＴＢＣ（タイム・ベース・コレクタ）の書込みの処理
までのデータ処理に必要な種々のタイミング信号が形成
される。
及びＰＬＬ回路７７Ａからの再生ピットク四ツクにより
、ＴＢＣ（タイム・ベース・コレクタ）の書込みの処理
までのデータ処理に必要な種々のタイミング信号が形成
される。
アドレス訂正回路７３Ａは、２バイトのアドレスについ
て隣接符号の復号を行なう。次段のＣ２復号器７２Ａは
、１３４バイトのデータ及びＣＲＣコードについて隣接
符号の復号を行なう。Ｃ２復号器７２Ａの出力がＣ□復
号器７０Ａに供給され、垂直方向の隣接符号の復号を行
なう。これらのアドレス訂正回路７３ Ａ 、 Ｃ，復
号器７２Ａ、Ｃ１徨号器７０Ａは、夫々シンドローム生
成回路、エラーロケーション検出回路、エラー訂正回路
によシ構成されている。工２−訂正がなされた再生デー
タがＣＲＣチェッカ６９Ａに供給され、工２−検出がな
される。仁のエラー検出によって、ビデオデータの各サ
ンプルデータどとにエラーの有無が調べられ、エラーの
有無を示すエラーフラッグが各サンプルデータに付加さ
れる。
て隣接符号の復号を行なう。次段のＣ２復号器７２Ａは
、１３４バイトのデータ及びＣＲＣコードについて隣接
符号の復号を行なう。Ｃ２復号器７２Ａの出力がＣ□復
号器７０Ａに供給され、垂直方向の隣接符号の復号を行
なう。これらのアドレス訂正回路７３ Ａ 、 Ｃ，復
号器７２Ａ、Ｃ１徨号器７０Ａは、夫々シンドローム生
成回路、エラーロケーション検出回路、エラー訂正回路
によシ構成されている。工２−訂正がなされた再生デー
タがＣＲＣチェッカ６９Ａに供給され、工２−検出がな
される。仁のエラー検出によって、ビデオデータの各サ
ンプルデータどとにエラーの有無が調べられ、エラーの
有無を示すエラーフラッグが各サンプルデータに付加さ
れる。
ＣＲＣチェッカ６９Ａの出力データがＴＢＣ６８Ａに書
込ｌれる。ＴＢＣ６８Ａからのデータの読出しは、１４
−３２ ＭＨｚの基準のりｐツクによって行なわれる。
込ｌれる。ＴＢＣ６８Ａからのデータの読出しは、１４
−３２ ＭＨｚの基準のりｐツクによって行なわれる。
ＴＢＣ６８Ａは、再生データの時間軸変動分を除去する
と共に、データ中の冗長コード用のタイムスロットを除
去する。ＴＢＣ６８Ａからのビデオデータがデシャフリ
ング回路６７Ａに供給され、データの順序が元の関係に
戻される。デシャフリング回路６７Ａの出力がコンシー
ル回路６６Ａに供給される。コンシール回路６６Ａは、
エラーフラッグによって、エラーが有ることを示すサン
プルデータを平均値補間などによシ修整するものである
。上述のＡチャンネルに関する再生信号の処理と同様の
処理がＢチャンネルに関してなされ、コンシール回路６
６Ａ及びコンシール回路６６Ｂの出力がマルチプレクサ
６５に供給される。このマルチプレクサ６５によって、
１個のチャンネルの連続するカラービデオデータに戻さ
れ、Ｄ７．コンバータ６４に供給される。Ｄ７．コンバ
ータ６４の出力がローパスフィルタ６２に供給され、出
力端子６１に再生カシ−ビデオ信号が得られる。
と共に、データ中の冗長コード用のタイムスロットを除
去する。ＴＢＣ６８Ａからのビデオデータがデシャフリ
ング回路６７Ａに供給され、データの順序が元の関係に
戻される。デシャフリング回路６７Ａの出力がコンシー
ル回路６６Ａに供給される。コンシール回路６６Ａは、
エラーフラッグによって、エラーが有ることを示すサン
プルデータを平均値補間などによシ修整するものである
。上述のＡチャンネルに関する再生信号の処理と同様の
処理がＢチャンネルに関してなされ、コンシール回路６
６Ａ及びコンシール回路６６Ｂの出力がマルチプレクサ
６５に供給される。このマルチプレクサ６５によって、
１個のチャンネルの連続するカラービデオデータに戻さ
れ、Ｄ７．コンバータ６４に供給される。Ｄ７．コンバ
ータ６４の出力がローパスフィルタ６２に供給され、出
力端子６１に再生カシ−ビデオ信号が得られる。
第９図及び第１２図に夫々示す記録回路及び再生回路は
、信号処理の順序に従ったブロック図である。しかし、
実際には、エラー訂正符号の符号化又は復号を行なうた
めに、１パツクのデータを記憶するメモリを複数個設け
、このメモリに貯えられているデータを読み出して符号
化又は復号がなされる。
、信号処理の順序に従ったブロック図である。しかし、
実際には、エラー訂正符号の符号化又は復号を行なうた
めに、１パツクのデータを記憶するメモリを複数個設け
、このメモリに貯えられているデータを読み出して符号
化又は復号がなされる。
また、この発明は、隣接符号以外のリードソロモン符号
などの工２−訂正符号を用いる場合にも適用することが
できる。
などの工２−訂正符号を用いる場合にも適用することが
できる。
この発明に依れば、データブロックと仁のデータブロッ
クについてのアドレス信号を１個の符号化回路により、
エラー訂正符号化の処理を行なうことができ、回路構成
の簡略化を図ることができる。
クについてのアドレス信号を１個の符号化回路により、
エラー訂正符号化の処理を行なうことができ、回路構成
の簡略化を図ることができる。
第１図及び第２図は従来のディジタル信号記録再生装置
の説明に用いるブロック図、第３図はこの発明が適用さ
れたディジタル信号記録再生装置の説明に用いるブロッ
ク図、第４図はこの発明の一実施例のヘッド配置を示す
路線図、第５図はこの発明の一実施例の記録パターンを
示す路線図、第６図、第７図及び第８図はこの発明の一
実施例の記録データの構成及びエラー訂正符号の説明に
用いる路線図、第９図はこの発明の一実施例の記録回路
の構成を示すブロック図、第１０図はこの発明の一実施
例の記ｉ動作の説明に用いるタイムチャート、第１１図
はこの発明の一実施例における符号器の一例の構成を示
すブロック図、第１２図にこの発明の一実施例の再生回
路の構成を示すブロック図である。 ２１・・・・・・・・・ヘッドドラム、２２Ａ、２２Ｂ
・・・・曲・磁気ヘッド、２３・・・・・・・・・磁気
テープ、３１・・・・・聞カラービデオ信号の入力端子
、３４曲曲・〜ｔコンバータ、３８Ａ、３８Ｂ・・・・
・・・・・時間軸圧縮回路、４０Ａ。 ４０Ｂ・・・・・・・・・Ｃ１符号器、４１Ａ、４１Ｂ
・・・曲・・アドレス付加回路、４２Ａ、４２Ｂ・・・
・・・・・・Ｃ２符号器、′７３Ａ、７３Ｂ・・・・・
・・・・アドレス訂正回路、７２Ａ。 −１２Ｂ・・・・・・・・・Ｃ２復号器、７０Ａ、７０
Ｂ・凹曲ｃ１復号器、６９ Ａ 、 ６９ Ｂ・−曲Ｃ
ＲＣｆ：ｒ−）カ、６８ Ａ 、６８ Ｂ・・曲用ＴＢ
ｃ０第１図 第２図 第３、図 第４図 第５図 第８図 第１０図
の説明に用いるブロック図、第３図はこの発明が適用さ
れたディジタル信号記録再生装置の説明に用いるブロッ
ク図、第４図はこの発明の一実施例のヘッド配置を示す
路線図、第５図はこの発明の一実施例の記録パターンを
示す路線図、第６図、第７図及び第８図はこの発明の一
実施例の記録データの構成及びエラー訂正符号の説明に
用いる路線図、第９図はこの発明の一実施例の記録回路
の構成を示すブロック図、第１０図はこの発明の一実施
例の記ｉ動作の説明に用いるタイムチャート、第１１図
はこの発明の一実施例における符号器の一例の構成を示
すブロック図、第１２図にこの発明の一実施例の再生回
路の構成を示すブロック図である。 ２１・・・・・・・・・ヘッドドラム、２２Ａ、２２Ｂ
・・・・曲・磁気ヘッド、２３・・・・・・・・・磁気
テープ、３１・・・・・聞カラービデオ信号の入力端子
、３４曲曲・〜ｔコンバータ、３８Ａ、３８Ｂ・・・・
・・・・・時間軸圧縮回路、４０Ａ。 ４０Ｂ・・・・・・・・・Ｃ１符号器、４１Ａ、４１Ｂ
・・・曲・・アドレス付加回路、４２Ａ、４２Ｂ・・・
・・・・・・Ｃ２符号器、′７３Ａ、７３Ｂ・・・・・
・・・・アドレス訂正回路、７２Ａ。 −１２Ｂ・・・・・・・・・Ｃ２復号器、７０Ａ、７０
Ｂ・凹曲ｃ１復号器、６９ Ａ 、 ６９ Ｂ・−曲Ｃ
ＲＣｆ：ｒ−）カ、６８ Ａ 、６８ Ｂ・・曲用ＴＢ
ｃ０第１図 第２図 第３、図 第４図 第５図 第８図 第１０図
Claims (1)
- 入力データをデータブロックに分割し、時間軸圧縮によ
シ上記データブロック間に無信号区間を形成し、上記デ
ータブロックとアドレス信号の間に第１及び第２のタイ
ムスロットを有するように、上記データブロックについ
てのアドレス信号を上記無信号区間に挿入し、上記デー
タグロックと上記アドレス信号との信号列を同一のエラ
ー訂正符号化回路に順次供給し、上記データグロックと
上記アドレス信号とに対する工２−訂正符号の冗長コー
ドを上記第１及び第２のタイムスロットに夫夫挿入する
ようにしたデータ及びアドレスの符号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074206A JPH081682B2 (ja) | 1984-04-13 | 1984-04-13 | ディジタルビデオ信号記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074206A JPH081682B2 (ja) | 1984-04-13 | 1984-04-13 | ディジタルビデオ信号記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60219676A true JPS60219676A (ja) | 1985-11-02 |
| JPH081682B2 JPH081682B2 (ja) | 1996-01-10 |
Family
ID=13540476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59074206A Expired - Lifetime JPH081682B2 (ja) | 1984-04-13 | 1984-04-13 | ディジタルビデオ信号記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081682B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177211A (ja) * | 1974-12-27 | 1976-07-05 | Nippon Electric Co | |
| JPS56160182A (en) * | 1980-04-16 | 1981-12-09 | Sony Corp | Processor of digital video signal |
-
1984
- 1984-04-13 JP JP59074206A patent/JPH081682B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177211A (ja) * | 1974-12-27 | 1976-07-05 | Nippon Electric Co | |
| JPS56160182A (en) * | 1980-04-16 | 1981-12-09 | Sony Corp | Processor of digital video signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH081682B2 (ja) | 1996-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4541093A (en) | Method and apparatus for error correction | |
| US4238852A (en) | Error correcting system | |
| US4375100A (en) | Method and apparatus for encoding low redundancy check words from source data | |
| US4866636A (en) | Method and apparatus for uniformly encoding data occurring with different word lengths | |
| US4697212A (en) | Method and apparatus for recording a digital information signal | |
| US4630272A (en) | Encoding method for error correction | |
| US5172380A (en) | Digital signal transmission apparatus | |
| KR850000165B1 (ko) | Pcm신호 전송방법 | |
| US4429390A (en) | Digital signal transmitting system | |
| CA1269170A (en) | Method and apparatus for correcting errors in digital audio signals | |
| JPS63168735A (ja) | 誤り訂正装置及び方法 | |
| JPS6329451B2 (ja) | ||
| JPH01119127A (ja) | ディジタル信号伝送装置 | |
| US4451919A (en) | Digital signal processor for use in recording and/or reproducing equipment | |
| US4788602A (en) | Rotary head type recording and/or reproducing apparatus | |
| JPH0562363A (ja) | 記録再生方法 | |
| US4644544A (en) | Apparatus for correcting errors | |
| USRE33332E (en) | Apparatus for correcting errors | |
| CA2022024C (en) | Decoder apparatus | |
| JPS60219676A (ja) | デ−タ及びアドレスの符号化装置 | |
| KR970008641B1 (ko) | 부호화 디지탈 신호의 기록 방법 | |
| JP2864492B2 (ja) | ディジタル信号の記録装置 | |
| JPH08212711A (ja) | データ形成方法、データ再生方法、データ形成再生方法、データ形成装置、データ再生装置およびディスク | |
| JPS58199409A (ja) | ディジタル情報信号の処理方法 | |
| JPH0555950B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |