JPS60220680A - Picture display device - Google Patents
Picture display deviceInfo
- Publication number
- JPS60220680A JPS60220680A JP59076954A JP7695484A JPS60220680A JP S60220680 A JPS60220680 A JP S60220680A JP 59076954 A JP59076954 A JP 59076954A JP 7695484 A JP7695484 A JP 7695484A JP S60220680 A JPS60220680 A JP S60220680A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- pulse
- horizontal
- signal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、スクリーン上の画面を垂直方向および水平方
向に複数区分に分割したときのそれぞれの垂直区分毎に
電子ビームを発生させ、各垂直。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each vertical section when a screen is divided into a plurality of sections vertically and horizontally.
水平区分毎にそれぞれの電子ビームを垂直・水平方向に
偏向して全体としてテレビジ目ン画像を表示する装置に
関する。The present invention relates to a device that displays a television screen image as a whole by deflecting each electron beam in the vertical and horizontal directions for each horizontal section.
従来例の構成とその問題点
従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比して奥行きが非常に長く
、薄形のテレビ・ジョン受像機を作成することは不可能
であった。また、平版状の表示素子として最近≧L表示
素子、プラズマ表示装置、液晶表示素子等が開発されて
いるが、いずれも輝度、コントラスト、カラー表示等の
性能の面で不充分であり、実用化されるには至っていな
い。Conventional configurations and their problems Traditionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes are extremely long and thin compared to the screen size. It was impossible to create a shaped television receiver. In addition, recently L≧L display elements, plasma display devices, liquid crystal display elements, etc. have been developed as planar display elements, but all of them are insufficient in terms of performance such as brightness, contrast, and color display, and are not suitable for practical use. It has not yet reached the point where it will be done.
そこで、電子ビームを用いて平板状の表示装置を達成す
るものとして、本出願人は特願昭56−20618号(
特開昭58−136590号公報)により、新規な表示
装置を提案した。Therefore, in order to achieve a flat display device using electron beams, the present applicant filed Japanese Patent Application No. 56-20618 (
A novel display device was proposed in Japanese Patent Application Laid-Open No. 58-136590.
これは、スクリーン上の画面を垂直方向に複数の区分に
区分したときのそれぞれの区分毎に電子ビームを発生さ
せ、各区分毎にそれぞれの電子ビームを垂直方向に偏向
して複数のラインを表示し、全体としてテレビジョン画
像を表示するものである0
まず、ここで用いられる画像表示素子の基本的な一構成
例を第1図に示して説明する。This method generates an electron beam for each section when the screen is vertically divided into multiple sections, and displays multiple lines by deflecting each electron beam vertically for each section. However, a television image is displayed as a whole.0 First, a basic configuration example of an image display element used here will be described with reference to FIG.
この表示素子は、後方から前方に向って順に、背面電極
1、ビーム源としての線陰極2、垂直集束電極3,3、
垂直偏向電極4、ビーム流制御電極6、水平集束電極6
、水平偏向電極、7、ビーム加速電極8およびスクリー
ン板9が配置されて構成されており、これらが扁平なガ
ラスバルブ(図示せず)の真空になされた内部に収納さ
れている。This display element includes, in order from the back to the front, a back electrode 1, a line cathode 2 as a beam source, vertical focusing electrodes 3, 3,
Vertical deflection electrode 4, beam flow control electrode 6, horizontal focusing electrode 6
, a horizontal deflection electrode 7, a beam acceleration electrode 8, and a screen plate 9 are arranged, and these are housed inside a flat glass bulb (not shown) which is made into a vacuum.
ビーム源としての線陰極2は水平方向に線状に分布する
電子ビームを発生するように水平方向に張架されており
、かがる線陰極2が適宜間隔を介して垂直方向に複数本
(ここでば2イ〜2二の4本のみ示している)設けられ
ている0この実施例では16本設けられているものとす
る。それらを2イ〜2ヨとする。これらの線陰極2はた
とえば10〜20μφのタングステン線の表面に熱電子
放出用の酸化物陰極材料が塗着されて構成されている。A line cathode 2 serving as a beam source is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction, and a plurality of line cathodes 2 are arranged vertically at appropriate intervals ( In this embodiment, 16 wires are provided (only four wires 2A to 22 are shown). Let's call them 2i~2yo. These wire cathodes 2 are constructed by coating the surface of a tungsten wire with a diameter of 10 to 20 μΦ with an oxide cathode material for thermionic emission.
そして、これらの線陰極2イ〜2ヨは電流が流されるこ
とにより熱電子ビームを発生しつるように加熱されてお
り、後述するように、上記の線陰極2イから順に一定時
間ずつ電子ビームを放出するように制御される。背面電
極1は、その−示時間電子ビームを放出すべく制御さ゛
れる線陰極2以外の他の線陰極2がらの電子ビームの発
生を抑止し、かつ、発生された電子ビームを前方向たけ
に向けて押し出す作用をする。この背面電極1はガラス
バルブの後壁を内面に付着された導電材料の塗膜によっ
て形成されていてもよい。また、これら背面電極1と線
陰極2とのかわりに、面状の電子ビーム放出陰極を用い
てもよい。These line cathodes 2A to 2Y are heated by generating a thermionic electron beam when a current is passed through them, and as described later, the electron beams are emitted from the line cathode 2I for a certain period of time in order from the line cathode 2I. controlled to emit. The back electrode 1 suppresses the generation of electron beams from other line cathodes 2 other than the line cathode 2 that is controlled to emit the electron beam at a certain time, and directs the generated electron beams forward. It has the effect of pushing out toward the target. The back electrode 1 may be formed by a coating of a conductive material applied to the inner surface of the rear wall of the glass bulb. Further, instead of the back electrode 1 and the linear cathode 2, a planar electron beam emitting cathode may be used.
垂直集束電極3は線陰極2イ〜2ヨのそれぞれと対向す
る水平方向に長いスリット1oを有する導電板11であ
り、線陰極2から放出された電子ビームをそのスリン)
10を通して取り出し、かつ、垂直方向に集束させる。The vertical focusing electrode 3 is a conductive plate 11 having a horizontally long slit 1o facing each of the line cathodes 2a to 2yo, and collects the electron beam emitted from the line cathode 2 into the slit.
10 and vertically focused.
水平方向1ライン分(360絵素分)の電子ビームを同
時に取り出す。Electron beams for one horizontal line (360 pixels) are taken out at the same time.
図では、そのうちの水平方向の1区分のもののみを示し
ている。スリット10は途中に適宜の間隔で桟が設けら
れていてもよく、あるいは、水平方向に小さい間隔(は
とんど接する程度の間隔)で多数個釜べて設けられた貫
通孔の列で実質的にスリットとして構成されていてもよ
い。垂直集束電極3′も同様のものである。In the figure, only one section in the horizontal direction is shown. The slit 10 may be provided with crosspieces at appropriate intervals in the middle, or it may be a row of through holes provided in a large number at small intervals in the horizontal direction (so that they almost touch each other). Alternatively, it may be configured as a slit. The vertical focusing electrode 3' is also similar.
垂直偏向電極4は上記スリット10のそれぞれの中間の
位置に水平方向にして複数個配置されており、それぞれ
、絶縁基板12の上面と下面とに導電体13.13’が
設けられたもので構成されている。そして、相対向する
導電体13 、13’の間に垂直偏向用電圧が印加され
、電子ビームを垂直方向に偏向する。この実施例では、
一対の導電体13 、13’によって1本の線陰極2か
らの電子ビームを垂直方向に16ライン分の位置に偏向
する。A plurality of vertical deflection electrodes 4 are arranged horizontally in the middle of each of the slits 10, and are each composed of conductors 13 and 13' provided on the upper and lower surfaces of the insulating substrate 12. has been done. Then, a vertical deflection voltage is applied between the opposing conductors 13 and 13' to deflect the electron beam in the vertical direction. In this example,
A pair of conductors 13 and 13' deflect the electron beam from one line cathode 2 to positions corresponding to 16 lines in the vertical direction.
そして、16個の垂直偏向電極4によって16本のi1
J陰極2のそれぞれに対応する15対の導電体対が構成
され、結局、スクリーン9上に240本の水平ラインを
描くように電子ビームを偏向する。Then, 16 vertical deflection electrodes 4 provide 16 i1
Fifteen conductor pairs corresponding to each of the J cathodes 2 are constructed, and the electron beam is ultimately deflected to draw 240 horizontal lines on the screen 9.
次に、制御電極6はそれぞれが垂直方向に長いスリット
14を有する導電板16で構成されており、所定間隔を
介して水平方向に複数個連設されている。この実施例で
は180本の制御電極用導電板15a〜15nが設けら
れている(、図では9本のみ示している)0この制御電
極6は、それぞれが電子ビームを水平方向に2絵素分゛
ずつに区分して取り出し、かつ、その通過量をそれぞれ
の絵素を表示するための映像信号に従って制御する。Next, the control electrodes 6 are composed of conductive plates 16 each having a vertically long slit 14, and a plurality of control electrodes 6 are arranged horizontally at predetermined intervals. In this embodiment, 180 conductive plates 15a to 15n for control electrodes are provided (only 9 are shown in the figure). Each of the control electrodes 6 spreads the electron beam horizontally by two pixels. The amount of passage is controlled according to the video signal for displaying each picture element.
従って、制御電極6用導電板15a〜15nを180本
設ければ水平1ライン分当り360絵素を表示すること
ができる0捷だ1、映像をカラーで表示するために、各
絵素はR,G、Bの3色の螢光体で表示することとし、
各制御電極6にば2絵素分のR,G、Bの各映像信号が
順次加えられる01だ、180本の制御電極6用導電板
15a〜15nのそれぞれには1ライン分の180組(
1組あたジ2絵素)の映像信号が同時に加えられ、1ラ
イン分の映像が一時に表示される。Therefore, if 180 conductive plates 15a to 15n for the control electrode 6 are provided, 360 pixels can be displayed per horizontal line.In order to display images in color, each pixel is R , G, and B, and
To each control electrode 6, R, G, and B video signals for two picture elements are sequentially applied. Each of the 180 conductive plates 15a to 15n for the control electrode 6 has 180 pairs for one line (01).
Two picture elements per set of video signals are applied simultaneously, and one line of video is displayed at one time.
水平集束電極6は制御電極6のスリット14と相対向す
る垂直方向に長い複数本(180本)のスリット16を
有する導電板17で構成され、水平方向に区分されたそ
れぞれの絵素毎の電子ビームをそれぞれ水平方向に集束
して細い電子ビームにする。The horizontal focusing electrode 6 is composed of a conductive plate 17 having a plurality of vertically long slits 16 (180 slits) facing the slits 14 of the control electrode 6, and collects electrons for each picture element divided in the horizontal direction. Each beam is focused horizontally into a narrow electron beam.
水平偏向電極7は上記スリット16のそれぞれの両側の
位置に垂直方向にして複数本配置された導電板18.1
8′で構成されており、それぞれの電極18.18’に
6段階の水平偏向用電圧が印加されて、各絵素毎の電子
ビームをそれぞれ水平方向に偏向し、スクリーン9上で
2組のR,G、Hの各螢光体を順次照射して発光させる
ようにする。The horizontal deflection electrodes 7 include a plurality of conductive plates 18.1 arranged vertically on both sides of the slit 16.
8', six levels of horizontal deflection voltage are applied to each electrode 18, 18' to horizontally deflect the electron beam for each pixel, and to generate two sets of electron beams on the screen 9. The R, G, and H phosphors are sequentially irradiated to emit light.
その偏向範囲は、この実施例では各電子ビーム毎に2絵
素分の幅である。In this embodiment, the deflection range is two picture elements wide for each electron beam.
加速電極8は垂直偏向電極4と同様の位置に水平方向に
して設けられた複数個の導電板19で構成されており、
電子ビームを充分なエネルギーでスクリーン9に衝突さ
せるように加速する。The acceleration electrode 8 is composed of a plurality of conductive plates 19 provided horizontally at the same position as the vertical deflection electrode 4.
The electron beam is accelerated to collide with the screen 9 with sufficient energy.
スクリーン9は電子ビームの照射によって発光される螢
光体20がガラス板21の裏面に塗布され、また、メタ
ルバック層(図示せず)が付加されて構成されている。The screen 9 is constructed by applying a phosphor 20 that emits light when irradiated with an electron beam to the back surface of a glass plate 21, and adding a metal back layer (not shown).
螢光体20は制御電極6の1つのスリット14に対して
、すなわち、水平方向に区分された各1本の電子ビーム
に対して、R9G、Bの3色の螢光体が2対ずつ設けら
れており、垂直方向にスト、ライブ状に塗布されている
。第1図中でスクリーン9に記入した破線は複数本の線
陰極2のそれだれに対応して表示される垂直方向での区
分を示し、2点鎖線は複数本の制御電極5のそれぞれに
対応して表示される水平方向での区分を示す。これら両
者で仕切られた1つの区画には、第2図に拡大して示す
ように、水平方向では2絵素分のR,G、Bの螢光体2
0があり、垂直方向では16ライン分の幅を有している
。1つの区画の大きさは、たとえば、水平方向が1 g
、垂直方向が10酎である。The phosphors 20 are provided with two pairs of phosphors of three colors R9G and B for each slit 14 of the control electrode 6, that is, for each horizontally divided electron beam. It is applied vertically in strips and live. In FIG. 1, the broken lines drawn on the screen 9 indicate divisions in the vertical direction that are displayed corresponding to each of the plurality of line cathodes 2, and the two-dot chain lines correspond to each of the plurality of control electrodes 5. Indicates the horizontal division that will be displayed. As shown in the enlarged view in Figure 2, one section partitioned by these two has two R, G, and B phosphors for two picture elements in the horizontal direction.
0, and has a width of 16 lines in the vertical direction. For example, the size of one section is 1 g in the horizontal direction.
, the vertical direction is 10 chu.
なお、第1図においては、わかり易くするために水平方
向の長さが垂直方向に対して非常に大きく引き伸ばして
描かれている点に注意されたい。Note that in FIG. 1, the length in the horizontal direction is greatly enlarged relative to the length in the vertical direction for clarity.
また、この実施例では1本の制御電極6すなわち1本の
電子ビームに対してR2σ、Bの螢光体20が2絵素分
の1対のみ設けられているが、もちろん、1絵素あるい
は3絵素以上設けられていてもよくその場合には制御電
極6には1絵素あるいは3絵素以上のためのR,G、B
映像信号が順次加えられ、それと回期して水平偏向がな
される。Further, in this embodiment, only one pair of R2σ, B phosphors 20 for two picture elements is provided for one control electrode 6, that is, for one electron beam. Three or more picture elements may be provided, and in that case, the control electrode 6 has R, G, and B for one picture element or three or more picture elements.
Video signals are applied sequentially, and horizontal deflection is performed cyclically.
次に、この表示素子にテレビジョン映像を表示するため
の駆動回路の基本構成を第3図に示して説明する。最初
に、電子ビームをスクリーン9に照射してラスターを発
光させるための駆動部分について説明する。Next, the basic configuration of a drive circuit for displaying television images on this display element will be explained with reference to FIG. First, a driving portion for irradiating the screen 9 with an electron beam to emit raster light will be described.
電源回路22は表示素子の各電極に所定のバイアス電圧
(動作電圧)を印加するための回路で、背面電極1には
−v1、垂直集束電極3,3′にはv3 +も、水平集
束電極6にはv6、加速電極8にはv8、スクリーン9
にFiv、の直流電圧を印加する。The power supply circuit 22 is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element. 6 for v6, acceleration electrode 8 for v8, screen 9
A DC voltage of Fiv is applied to.
次に、入力端子23にはテレビジョン信号の複合映像信
号が加えられ、同期分離回路24で垂直同期信号Vと水
平同期信号Hとが分離抽出される。Next, a composite video signal of a television signal is applied to the input terminal 23, and a synchronization separation circuit 24 separates and extracts a vertical synchronization signal V and a horizontal synchronization signal H.
垂直偏向駆動回路40は、垂直偏向用カウンター26、
垂直偏向信号記憶用のメモリ27、ディジタル−アナロ
グ変換器39(以下り一ム変換器という)によって構成
される。垂直偏向駆動回路40の入力パルスとしては、
第4図に示す垂直同期信号Vと水平同期信号Hを用いる
。垂直偏向用カウンター25(8ピツ))tl;t、垂
直同期信号Vによってリセットされて水平同期信号Hを
カウントする。この垂直偏向用カウンター25は垂直周
期のうちの垂直帰線期間を除いた有効走査期間(ここで
は240H分の期間とする)をカウントし、このカウン
ト出力はメモリ27のアドレスへ供給される。メモリ2
7からは各アドレスに応じた垂直偏向信号のデータ(こ
こでは8ビツト)が出力され、D−A変換器39で第4
図に示すV。The vertical deflection drive circuit 40 includes a vertical deflection counter 26,
It is composed of a memory 27 for storing vertical deflection signals and a digital-to-analog converter 39 (hereinafter referred to as a single converter). The input pulse of the vertical deflection drive circuit 40 is as follows:
A vertical synchronization signal V and a horizontal synchronization signal H shown in FIG. 4 are used. Vertical deflection counter 25 (8 pins) tl;t is reset by the vertical synchronizing signal V and counts the horizontal synchronizing signal H. This vertical deflection counter 25 counts the effective scanning period (here, a period of 240H) excluding the vertical retrace period of the vertical period, and this count output is supplied to the address of the memory 27. memory 2
7 outputs vertical deflection signal data (here, 8 bits) corresponding to each address, and the D-A converter 39 outputs the data of the vertical deflection signal corresponding to each address.
V shown in the figure.
V′の垂直偏向信号に変換される。この回路では240
H分のそれぞれのラインに対応する垂直偏向信号を記憶
するメモリアドレスがあり、16H分ごとに規則性のあ
るデータをメモリに記憶させることにより、16段階の
垂直偏向信号を得ることができる。V' is converted into a vertical deflection signal. In this circuit 240
There is a memory address for storing a vertical deflection signal corresponding to each line of H minutes, and by storing regular data in the memory every 16H minutes, a 16-step vertical deflection signal can be obtained.
一方、線陰極駆動回路26は、垂直同期信号Vと垂直偏
向用カウンタ25の出力を用いて線陰極駆動パルス〔イ
〜ヨ〕を作成する。第5図(a+は垂直同期信号V、水
平同期信号Hおよび垂直偏向用カウンター26の下位5
ビツトの関係を示す。第5図(b)はこれら各信号を用
いて16Hごとの線陰極駆動パルス〔イ′〜ヨ′〕をつ
くる方法を示す。第6図で、LSBは最低ビットを示し
、(LSB4−1)はLSBより1つ上位のビットを意
味する。On the other hand, the line cathode drive circuit 26 uses the vertical synchronization signal V and the output of the vertical deflection counter 25 to create line cathode drive pulses [I to YO]. FIG. 5 (a+ is the vertical synchronizing signal V, the horizontal synchronizing signal H, and the lower 5
Shows the relationship between bits. FIG. 5(b) shows a method of creating line cathode drive pulses [A' to Y'] every 16H using these signals. In FIG. 6, LSB indicates the lowest bit, and (LSB4-1) means the bit one higher than the LSB.
最初の線陰極駆動パルス〔イ′〕は、垂直同期信号Vと
垂直偏向用カウンター26の出力(LSB+4)を用い
てR−Sフリップフロップなどで作成することができ、
線陰極駆動パルス〔口′〜ヨ′〕はシフトレジスタを用
いて、線陰極駆動パルス〔イ′〕を垂直偏向用カウンタ
ー26の出力(LSB+3)の反転したものをクロック
とし転送することにより得ることができる。この駆動パ
ルス〔イ′〜ヨ′)は反転されて各パルス期間のみ低電
位にされ、それ以外の期間には約20ボルトの高単位に
された線陰極駆動パルス〔イ〜ヨ〕に変換され、各線陰
極2イ〜2ヨに加えられる。The first line cathode drive pulse [A'] can be created using an R-S flip-flop or the like using the vertical synchronization signal V and the output (LSB+4) of the vertical deflection counter 26.
The line cathode drive pulses [A' to 'Y'] can be obtained by using a shift register to transfer the line cathode drive pulse [A'] using the inverted version of the output (LSB+3) of the vertical deflection counter 26 as a clock. I can do it. This drive pulse [A' to Yo'] is inverted and made to have a low potential only during each pulse period, and is converted into a line cathode drive pulse [I to Yo] with a high unit of about 20 volts during other periods. , are added to each line cathode 2i to 2yo.
各線陰極2イ〜2ヨはその駆動パルス〔イ〜ヨjの高電
位の間に電流が流されて加熱されており、駆動パルス〔
イ〜ヨ〕の低電位期間に電子を放出しうるように加熱状
態が保持される。これにより、15本の線陰極2イ〜2
ヨからはそれぞれに低電位の駆動パルス〔イ〜ヨ〕が加
えられた16H期間にのみ電子が放出される。高電位が
加えられている期間には、背面電極1と垂直集束電極3
とに加えられているバイアス電圧によって定められた線
陰極2の位置における電位よりも線陰極2イ〜2ヨに加
えられている高電位の方がプラスになるために、線陰極
2イ〜2ヨからは電子が放出されない。かくして、線陰
極2においては、有効垂直走査期間の間に、上方の線陰
極2イから下方の線陰極2ヨに向って順に16H期間ず
つ電子が放出される。Each of the line cathodes 2i to 2yo is heated by passing a current between the high potentials of the drive pulses [i to j], and the drive pulses [
The heated state is maintained so that electrons can be emitted during the low potential period (I to Y). As a result, 15 line cathodes 2-2
From Y to Y, electrons are emitted only during the 16H period when a low potential drive pulse [I to Y] is applied to each of them. During the period when a high potential is applied, the back electrode 1 and the vertical focusing electrode 3
Since the high potential applied to the linear cathodes 2i to 2yo is more positive than the potential at the position of the linear cathodes 2 determined by the bias voltage applied to the linear cathodes 2i to 2yo, No electrons are emitted from yo. Thus, in the line cathode 2, electrons are sequentially emitted from the upper line cathode 2a toward the lower line cathode 2y every 16H period during the effective vertical scanning period.
放出された電子は背面電極1により前方の方へ押し出さ
れ、垂直集束電極3のうち対向するスリット10を通過
し、垂直方向に集束されて、平板状の電子ビームとなる
。The emitted electrons are pushed forward by the back electrode 1, pass through the opposing slits 10 of the vertical focusing electrode 3, and are vertically focused to form a flat electron beam.
次に、線陰極駆動パルス〔イ〜ヨ〕と垂直偏向信号v
、 v’との関係について、第6図を用いて説明する。Next, the line cathode drive pulses [I to Y] and the vertical deflection signal v
, v' will be explained using FIG.
垂直偏向信号v、v’は各線陰極パルス〔イ〜ヨ〕の1
6H期間の間に1H分ずつ変化して16段階に変化する
。垂直偏向信号VとV′とはともに中心電圧がv4のも
ので、Vは順次増加し、V′は順次減少してゆくように
、互いに逆方向に変(P−するようにhされている。こ
れら垂直イ扁白信妥VとV′はそれぞれ垂直偏向電極4
の電極13と13′に加えられ、その結果、それぞれの
線陰極2イ〜2ヨから発生された電子ビームは垂直方向
に16段階に偏向され、先に述べたようにスクリーン9
上では1つの電子ビームで16ライン分のラスターを上
から順に順次1ライン分ずつ描くように偏向される。The vertical deflection signals v, v' are one of each line cathode pulse [I to Y]
During the 6H period, it changes in steps of 1H and changes in 16 steps. The vertical deflection signals V and V' both have a center voltage of v4, and are varied in opposite directions (P-) so that V increases sequentially and V' decreases sequentially. .These vertical deflection electrodes 4 and V' are the vertical deflection electrodes 4, respectively.
As a result, the electron beams generated from the respective line cathodes 2I to 2Y are vertically deflected in 16 steps, and are applied to the screen 9 as described above.
At the top, one electron beam is deflected so as to draw a 16-line raster one line at a time from the top.
以上の結果、16本の線陰極2イ〜2ヨの上方のものか
ら順に16H期間ずつ電子ビームが放出され、かつ各電
子ビームは垂直方向の15の区分内で上方から下方に順
次1ライン分ずつ偏向されることによって、スクリーン
9上では上端の第1ライン目から下端の240ライン目
まで順次1ライン分ずつ電子ビームが垂直偏向され、合
計240ラインのラスターが描かれる。As a result of the above, electron beams are emitted for each 16H period from the top of the 16 line cathodes 2I to 2Y, and each electron beam is sequentially emitted for one line from top to bottom within 15 sections in the vertical direction. As a result, the electron beam is vertically deflected one line at a time on the screen 9 from the first line at the top end to the 240th line at the bottom end, thereby drawing a raster of 240 lines in total.
このように垂直偏向された電子ビームは制御電極6と水
平集束電極6とによって水平方向に180の区分に分割
されて取り出される。第1図ではそのうちの1区分のも
のを示している。この電子ビームは各区分毎に、制御電
極5によって通過量が制御され、水平集束電極θによっ
て水平方向に集束されて1本の細い電子ビームとなり、
次に述べる水平偏向手段によって水平方向に6段階に偏
向されてスクリーン9上の2絵素分の1(、G、B6螢
光体20に順次照射される。第2図に垂直方向および水
平方向の区分を示す。制御電極5のそれぞれ15a〜1
5nに対応する螢光体は2絵素分のR,G、Bとなるが
説明の便宜上、1絵素fR+G、、B、とし他方をR2
,G2. B2とする。The electron beam thus vertically deflected is horizontally divided into 180 sections by the control electrode 6 and the horizontal focusing electrode 6 and extracted. Figure 1 shows one of these categories. The amount of electron beam passing through each section is controlled by the control electrode 5, and is focused in the horizontal direction by the horizontal focusing electrode θ to become one narrow electron beam.
It is deflected horizontally in six steps by the horizontal deflection means described below, and is sequentially irradiated onto the phosphor 20 of two picture elements (, G, B6) on the screen 9. 15a to 1 of the control electrodes 5, respectively.
The phosphor corresponding to 5n is R, G, and B for two picture elements, but for convenience of explanation, let one picture element be fR+G,,B, and the other one is R2.
, G2. Let's call it B2.
つぎに、水平偏向駆動回路41は、水平偏向用カウンタ
ー(11ビツト)と、水平偏向信号を記憶しているメモ
リ29と、D−大変換器38とから構成されている。水
平偏向駆動回路41の入力パルスは第7図に示すように
垂直同期信号Vと水平同期信号Hに同期し、水平同期信
号Hの6倍のくり返し周波数のパルス6Hを用いる。Next, the horizontal deflection drive circuit 41 is composed of a horizontal deflection counter (11 bits), a memory 29 storing a horizontal deflection signal, and a D-large converter 38. As shown in FIG. 7, the input pulses of the horizontal deflection drive circuit 41 are synchronized with the vertical synchronizing signal V and the horizontal synchronizing signal H, and a pulse 6H having a repetition frequency six times that of the horizontal synchronizing signal H is used.
水平偏向用カウンター28は垂直同期信号Vによってリ
セットされて水平の6倍パルス6Hをカウントする。こ
の水平偏向用カウンター28は1HのnJIK6回、1
vの間に240H×6/H:1440回カウントし、こ
のカウント出力はメモリ29のアドレスへ供給される。The horizontal deflection counter 28 is reset by the vertical synchronizing signal V and counts the horizontal six-fold pulse 6H. This horizontal deflection counter 28 is 1H nJIK 6 times, 1
It counts 240H×6/H: 1440 times during v, and this count output is supplied to the address of the memory 29.
メモリ29からはアドレスに応じた水平偏向信号のデー
タ(ここでは8ビツト)が出力され、D−大変換器38
で、第7図に示すり、h’のような水平偏向信号に変換
される。この回路では6X240ライン分のそれぞれに
対応する水平偏向信号を記憶するメモリアドレスがあり
、1ラインごとに規則性のある6個のデータをメモリに
記憶させることにより、1H期間に6段階波の水平偏向
信号を得ることができる。The memory 29 outputs horizontal deflection signal data (here, 8 bits) according to the address, and the D-large converter 38
Then, it is converted into a horizontal deflection signal such as h' as shown in FIG. This circuit has memory addresses for storing horizontal deflection signals corresponding to each of 6 x 240 lines, and by storing 6 pieces of regular data for each line in the memory, 6-step horizontal waves are generated in 1H period. A deflection signal can be obtained.
この水平偏向信号は第7図に示すように6段階に変化す
る一対の水平偏向信号りとh′であり、ともに中心電圧
がv7のもので、hは順次減少し、h′は順次増加して
ゆくように、互いに逆方向に変化する。これら水平偏向
信号り、h′はそれぞれ水平偏向電極7の電極18と1
8′とに加えられる。As shown in Fig. 7, this horizontal deflection signal is a pair of horizontal deflection signals ri and h' that change in 6 steps, both of which have a center voltage of v7, where h decreases sequentially and h' increases sequentially. They change in opposite directions as they move forward. These horizontal deflection signals h' are electrodes 18 and 1 of the horizontal deflection electrode 7, respectively.
8' is added.
その結果、水平方向に区分された各電子ビームは各水平
期間の間にスクリーン9のR、G 、 B 、 R。As a result, each horizontally segmented electron beam is directed to the R, G, B, R of the screen 9 during each horizontal period.
G、 B(Rle G、+ B、+ R2+ G2+
B2)、の螢光体に順次H/ 6ずつ照射されるように
水平偏向される。かくして、各ラインのラスターにおい
ては水平方向180個の各区分毎に電子ビームがR1゜
G 、B、R2,G2.B2 の各螢光体20に順次1
照射される。G, B (Rle G, + B, + R2+ G2+
It is horizontally deflected so that the phosphors of B2) are sequentially irradiated with H/6. Thus, in the raster of each line, the electron beam for each of the 180 sections in the horizontal direction is R1°G, B, R2, G2 . Each phosphor 20 of B2 is sequentially irradiated with 1 ray of light.
そこで各ラインの各水平区分毎に電子ビームをR,、G
1. B1. R2,(r2. B2 の映像信号によ
って変調することにより、スクリーン9の上にカラーテ
レビジョン画像を表示することができる。Therefore, the electron beams are set to R, , G for each horizontal section of each line.
1. B1. A color television image can be displayed on the screen 9 by modulating the video signal R2, (r2.B2).
次に、その電子ビームの変調制御部分について説明する
。Next, the modulation control portion of the electron beam will be explained.
まず、テレビジョン信号入力端子23に加えられた複合
映像信号は色復調回路30に加えられ、ここで、R−Y
とB−Yの色差信号が復調され、(、−Yの色差信号が
マトリクス合成され、さらに、それらが輝度信号Yと合
成されて、R,G、Hの各原色信号(以下R,G、B映
像信号という)が出力される。それらのR,G、B6映
像信号は180組のサンプルホールド回路組31a〜3
1nに加えられる0各サンプルホ一ルド回路組31a〜
31nはそれぞれR1用、G、用、B、用、R2用、G
2用、B2用の6個のサンプルホールド回路を有してい
る。それらのサンプルホールド出力は各々保持用のメヒ
リ組32a〜32nに加えられる。First, the composite video signal applied to the television signal input terminal 23 is applied to the color demodulation circuit 30, where the R-Y
The color difference signals of and B-Y are demodulated, the color difference signals of (, -Y, and These R, G, and B6 video signals are output from 180 sample and hold circuit sets 31a to 3.
0 added to 1n Each sample hold circuit set 31a~
31n are for R1, G, B, R2, and G, respectively.
It has six sample and hold circuits for B2 and B2. These sample and hold outputs are respectively applied to holding memory sets 32a to 32n.
一方、基準クロック発振器33はPLL (フェーズロ
ックドループ)回路等により、構成されており、この実
施例では色副搬送波fIloの6倍の基準クロック6f
scと2倍の基準クロック2’!ICを発生する。その
基準クロックは水平同期信号Hに対して常に一足の位相
を有するように制御されている。基準クロック”v+c
は偏向用パルス発生回路42に加えられ、水平同期信号
Hの6倍の信号6Hとiごとの信号切替パルス”、+
91+b1+ r21q2 y B2のパルスを得てい
る。一方基準クロック6fscはサンプリングパルス発
生回路34に加えられ、ここでシフトレジスタによりク
ロック1周期ずつ遅延される等して、水平周期< em
、tsμ5ec)のうちの有効水平走査期間(約60μ
sec )の間に1080個のサンプリングパルスRa
+〜Bn2が順次発生され、その後に1個の転送パルス
tが発生される。このサンプリングパルスRa+〜Bn
2は表示すべき映像の1ライン分を水平方向360の絵
素に分割したときのそれぞれの絵素に対応し、その位置
は水平同期信号Hに対して常に一定になるように制御さ
れる。On the other hand, the reference clock oscillator 33 is constituted by a PLL (phase-locked loop) circuit, etc., and in this embodiment, the reference clock 6f is six times as large as the color subcarrier fIlo.
sc and double reference clock 2'! Generate IC. The reference clock is controlled to always have a phase of one foot with respect to the horizontal synchronizing signal H. Reference clock "v+c"
is added to the deflection pulse generating circuit 42, and a signal 6H, which is six times the horizontal synchronizing signal H, and a signal switching pulse for each i, ``, +
A pulse of 91+b1+r21q2 y B2 is obtained. On the other hand, the reference clock 6fsc is applied to the sampling pulse generation circuit 34, where it is delayed by one clock period by a shift register, etc., so that the horizontal period < em
, tsμ5ec) of the effective horizontal scanning period (approximately 60μ
sec) 1080 sampling pulses Ra
+ to Bn2 are generated sequentially, and then one transfer pulse t is generated. This sampling pulse Ra+~Bn
2 corresponds to each picture element when one line of the video to be displayed is divided into 360 picture elements in the horizontal direction, and the position thereof is controlled so as to be always constant with respect to the horizontal synchronizing signal H.
この1080個のサンプリングパルスRa+〜Bn2が
それぞれ180組のサンプルホールド回路組31a〜3
1nに6個ずつ加えられ、これによって各サンプルホー
ルド回路組31a〜31nには1ラインを180個に区
分したときのそれぞれの2絵素分のRG、、B1.R2
,G2.B2の1
各映像信号が個別にサンプリングされホールドされる。These 1080 sampling pulses Ra+ to Bn2 correspond to 180 sample and hold circuit sets 31a to 3, respectively.
1n, and as a result, each sample-and-hold circuit set 31a to 31n has two picture elements of RG, , B1 . R2
, G2. B2-1 Each video signal is individually sampled and held.
そのサンプルホールドされた180組のR,、に、 、
B、 、 R2,G2. B2の映像信号は1ライン
分のサンプルホールド終了後に180fillのメモリ
32a〜32nに転送パルスtによって一斉に転送され
、ここで次の一水平期間の間保持される。For the sample-held 180 pairs of R, ,
B, , R2, G2. After the sample and hold for one line is completed, the B2 video signal is transferred all at once to the 180 fill memories 32a to 32n by a transfer pulse t, where it is held for the next horizontal period.
この保持されたR、 、 (rl、 B、 、 R2,
G2. B2の信号はスイッチング回路35a〜3.5
nに加えられる。スイッチング回路35a〜35nはそ
れぞれがR,、G、、B、、R2,G、、、B、、の個
別入力端子とそれらを順次切換えて出力する共通出力端
子とを有するトライステートあるいはアナログゲートに
より構成されたものである。This retained R, , (rl, B, , R2,
G2. The signal of B2 is sent to the switching circuits 35a to 3.5.
added to n. The switching circuits 35a to 35n are tristate or analog gates each having individual input terminals for R, , G, , B, , R2, G, , , B, and a common output terminal for sequentially switching and outputting them. It is constructed.
各スイッチング回路35a〜35nの出力は180組の
パルス幅変調(PWM )回路37a〜37nに加えら
れ、ここで、サンプルホールドされたR、 、 (r、
、 B4. R2,G2. B2映像信号の大きさに
応じて基準パルス信号がパルス幅変調されて出力される
。その基準パルス信号のくり返し周期は上記の信号切換
パルス”1 r ql r blr r2 +q2 +
b2のパルス幅よりも充分小さいものであることが望
ましく、たとえば、1:1o〜1:100程度のものが
用いられる。The output of each switching circuit 35a-35n is applied to 180 sets of pulse width modulation (PWM) circuits 37a-37n, where sampled and held R, , (r,
, B4. R2, G2. The reference pulse signal is pulse width modulated according to the magnitude of the B2 video signal and output. The repetition period of the reference pulse signal is the above signal switching pulse "1 r ql r blr r2 + q2 +
It is desirable that the pulse width be sufficiently smaller than the pulse width of b2, and for example, a pulse width of about 1:1o to 1:100 is used.
このパルス幅変調回路37a〜3711の出力は電子ビ
ームを変調するための制御信号として表示素子の制御電
極6の180本の導電板15a〜15F+にそれぞれ個
別に加えられる。各スイッチング回路35a〜ssnは
スイッチングパルス発生回路36から加えられるスイッ
チングパルスr1q5.b4.r2.q2.b2によっ
て同時に切換制御される。スイッチングパルス発生回路
36は先述の偏向用パルス発生回路42からの信号切換
)(ルス”、+q、r 、+ 2 +’J2 +b2に
よって制御されており、各水平期間を6分割してH/e
ずつスイッチング回路35a〜35nを切換え、R11
G、 、 B1. R2,G2. B2 の各映像信号
を時分割して順次出力し、パルス幅変調回路37a〜3
7nに供給するように切換信号r1.q1.b1.r2
゜b2.q2を発生する。The outputs of the pulse width modulation circuits 37a to 3711 are individually applied to the 180 conductive plates 15a to 15F+ of the control electrode 6 of the display element as control signals for modulating the electron beam. Each of the switching circuits 35a to ssn receives switching pulses r1q5 . b4. r2. q2. Switching is controlled simultaneously by b2. The switching pulse generation circuit 36 is controlled by the signal switching signal from the deflection pulse generation circuit 42 described above (Rus', +q, r, +2 +'J2 +b2), and each horizontal period is divided into six to generate H/e.
Switching the switching circuits 35a to 35n each time, R11
G, , B1. R2, G2. Each video signal of B2 is time-divided and sequentially outputted to the pulse width modulation circuits 37a to 3.
The switching signal r1.7n is supplied to the switching signal r1.7n. q1. b1. r2
゜b2. Generate q2.
ここで注意すべきことは、スイッチング回路36a〜3
5nにおけるR、、 G、 、 B1. R2゜G2.
B2の映像信号の供給切換えと、水平偏向駆動回路4
1による電子ビームR,、G1. B、 。What should be noted here is that the switching circuits 36a to 3
R, , G, , B1. in 5n. R2°G2.
B2 video signal supply switching and horizontal deflection drive circuit 4
1 by electron beam R,,G1. B.
R2,G2. B2の螢光体への照射切換え水平偏向と
が、タイミングにおいても順序においても完全に一致す
るように同期制御されていることである。R2, G2. The horizontal deflection for switching the irradiation to the phosphor B2 is synchronously controlled so that it completely matches both the timing and the order.
これにより、電子ビームがR1螢光体に照射されている
ときにはその電子ビームの照射量がR1映像信号によっ
て制御され、G+ l Bl l R21G2 ’B2
についても同様に制御されて、各絵素のR9G 、 B
、 、 R2,(r2. B2各螢光体の発光がその絵
素のR,、G、 、 B1. R2,G 、 B2の映
像信号によってそれぞれ制御されることになり、各絵素
が入力の映像信号に従って発光表示されるのである。As a result, when the electron beam is irradiating the R1 phosphor, the irradiation amount of the electron beam is controlled by the R1 video signal, and G+ l Bl l R21G2 'B2
R9G and B of each picture element are also controlled in the same way.
, , R2, (r2. B2 The light emission of each phosphor is controlled by the video signal of R,, G, , B1. The light is displayed in accordance with the video signal.
かかる制御が1ライン分の180組(各2絵素づつ)に
ついて同時に行われて1ライン360絵素の映像が表示
され、さらに240分のラインについて上方のラインか
ら順次行われて、スクリーン9上に1つの映像が表示さ
れることになる。Such control is performed simultaneously for 180 sets of one line (2 picture elements each) to display an image of 360 picture elements for one line, and then sequentially for 240 minutes of lines starting from the upper line. One image will be displayed.
そして、以上の如き諸動作が入力テレビジョン信号の1
フイールド毎にくり返され、その結果、通常のテレビジ
ョン受像機と同様にスクリーン9上に動画のテレビジョ
ン映像が映出される。The above operations are performed on one input television signal.
This is repeated for each field, and as a result, a moving television image is displayed on the screen 9 in the same way as a normal television receiver.
以上述べた画像表示装置において、第3図に示すPWM
回路37a〜37nには、実際に画像表示装置の制御電
極(第1図の5参照)K印加する場合の約40 Vp
pのパルスを得るパルス増幅回路が内蔵されている。In the image display device described above, the PWM as shown in FIG.
Approximately 40 Vp is applied to the circuits 37a to 37n when K is actually applied to the control electrode of the image display device (see 5 in FIG. 1).
It has a built-in pulse amplification circuit that obtains pulses of p.
このPWM回路の出力と、水平偏向波形(第3図のり、
h’)との相関を第8図に示す。仁こで、第8図人は、
映像の輝度レベルに比例したパルス幅をもつPWM信号
であり、、1H期間における左3パルスは輝度最高時を
示している。The output of this PWM circuit and the horizontal deflection waveform (Fig. 3,
Figure 8 shows the correlation with h'). In this figure, the person in figure 8 is
It is a PWM signal with a pulse width proportional to the brightness level of the image, and the three left pulses in the 1H period indicate the maximum brightness.
第8図BはPWM波が出力される期間を示すパルス(イ
ネーブルパルス、以下IPとする)で、このEPがII
H11の期間時のみPWM信号が出力される。つまジ
、このRPの立ち下がりで上記PWM信号のリセットタ
イミングをとっている。Figure 8B shows a pulse (enable pulse, hereinafter referred to as IP) that indicates the period during which the PWM wave is output, and this EP is II.
The PWM signal is output only during the H11 period. Finally, the reset timing of the PWM signal is determined by the falling edge of RP.
よって、このシステムの輝度変調のPWM信号は全出力
が同時にリセットされ、EPのL”期間では、強制的に
PWM波形人を1L”にし、出力しないようにしている
。Therefore, all outputs of the brightness modulation PWM signals of this system are reset at the same time, and during the EP L'' period, the PWM waveform is forced to 1L'' and no output is made.
第8図Cは第3図のり、h’に示す水平偏向出力波形を
示している。上記HPのL”期間の大きさは、この水平
偏向出力波形の立ち上がり、立ち下がり時のなまりを考
慮して設計されており、約1μB前後である。FIG. 8C shows the horizontal deflection output waveform shown in FIG. The size of the HP L'' period is designed in consideration of the roundness at the rise and fall of this horizontal deflection output waveform, and is approximately 1 μB.
第8図人のPWM出力波形を作り出すのに、第9図の様
な増幅回路が提案されている。第9図について説明する
。このパルス増幅回路は、入力パルスviO高レベルの
期間、出力端子より接地点へ電流を流し、入力パルスY
iの低しベルノ期間、電源V (=40V) より出方
端子へ電流を流C1
し、入力パルスviが低レベルになった瞬間、電源V。Figure 8: To create a human PWM output waveform, an amplifier circuit as shown in Figure 9 has been proposed. FIG. 9 will be explained. This pulse amplification circuit allows current to flow from the output terminal to the ground point during the period when the input pulse viO is at a high level, and the input pulse Y
During the low voltage period of i, a current flows from the power supply V (=40V) to the output terminal C1, and at the moment the input pulse vi becomes low level, the power supply V.
C1より出方端子へピーク電流を流すように構成してい
る。図において、60.61はブツシュグル回路を構成
する電流増幅用トランジスタ、58.591−iエミッ
タ入力回路を構成するトランジスタおよび抵抗、6oお
よび61は反転増幅回路を構成するトランジスタおよび
抵抗、56および62はエミッタフォロワー回路を構成
するトランジスタおよび抵抗で、第10図に示すように
そのエミッタには入力パルスViを反転した出力パルス
V。55 が得られる。53.63および64は微分回
路を構成するコンデンサ、ダイオードおよび抵抗で、上
記エミッタフォロワートランジスタ55とスイッチング
用トランジスタ620ベースとの間に挿入されており、
これによりトランジスタ52のベースには出力パルスv
855の立上がり時、すなわち入力パルスVi の立ち
下がり時に発生する微分パルスvb52 が加わる。ス
イッチングトランジスタ52はこの微分パルスの期間、
導通しそのコレクタにはこの瞬間に工。52なる電流が
流れる。6θおよび67は反転増幅回路を構成するトラ
ンジスタおよび抵抗で、このトランジスタ66のエミッ
タに接続された抵抗66には”66なる電流が流れ、し
たがってトランジスタ66のコレクタには工。52と工
。6を加えたところの工。56なる電流が流れる。この
電流はトランジスタ50 、57を介し電流増幅されて
出力端子へ供給される。一方、入力パルスviはトラン
ジスタ64、抵抗69より構成されるエミッタ入力回路
を介してトランジスタ68.51に加えられ、入力パル
スv1の高レベルの期間に出力端子より接地点へ電流を
流す。この結果、出力端子には第10図Hに示すような
出力電圧V。を得ることができる。It is configured so that a peak current flows from C1 to the output terminal. In the figure, 60.61 is a transistor for current amplification that constitutes a bushoguru circuit, 58.591-i is a transistor and a resistor that constitutes an emitter input circuit, 6o and 61 are transistors and resistors that constitute an inverting amplifier circuit, and 56 and 62 are transistors and resistors that constitute an inverting amplifier circuit. A transistor and a resistor constitute an emitter follower circuit, and as shown in FIG. 10, an output pulse V which is an inversion of the input pulse Vi is applied to the emitter. 55 is obtained. 53, 63 and 64 are capacitors, diodes and resistors forming a differentiating circuit, which are inserted between the emitter follower transistor 55 and the base of the switching transistor 620,
This causes the base of the transistor 52 to receive the output pulse v.
A differential pulse vb52 generated at the rising edge of 855, that is, at the falling edge of the input pulse Vi, is added. During the period of this differential pulse, the switching transistor 52
The conductor is connected to its collector at this moment. A current of 52 flows. 6θ and 67 are transistors and resistors that constitute an inverting amplifier circuit, and a current of 66 flows through the resistor 66 connected to the emitter of the transistor 66, so that the collector of the transistor 66 has a current of 52 and 6. In the added process, a current 56 flows. This current is amplified through transistors 50 and 57 and supplied to the output terminal. On the other hand, the input pulse vi is supplied to the emitter input circuit consisting of a transistor 64 and a resistor 69. is applied to the transistor 68.51 through the input pulse v1, causing a current to flow from the output terminal to the ground point during the high level period of the input pulse v1.As a result, the output terminal has an output voltage V as shown in FIG. 10H. Obtainable.
しかるにこの回路には次に述べるような問題点デパあ7
、− ell 111is!I kす μ=2λ ナノ
Zn−=tVx L un、:ルスおよび出力パルスT
oの関係を示すものである。ここで第11図Cは第8図
人のXに相当する出力パルスであり、理想とする出力波
形である。However, this circuit has some problems as described below.
,-ell 111is! I ksu μ=2λ Nano Zn-=tVx L un,: Lux and output pulse T
This shows the relationship between o. Here, C in FIG. 11 is an output pulse corresponding to person X in FIG. 8, and is an ideal output waveform.
ところが、実際には出力パルス波形は第11図りの様に
なまった波形となる。又、Eは、このPWM出力パルス
波形の波高値が低下しても、制御電極としては、ON状
態を保っている(完全ではない)範囲を示している。E
の範囲は、このシステムにおいて、約30V程度ある。However, in reality, the output pulse waveform becomes a distorted waveform as shown in Figure 11. Further, E indicates a range in which the control electrode maintains an ON state (not completely) even if the peak value of this PWM output pulse waveform decreases. E
The range of is about 30V in this system.
この第11図りの波形では上記のように輝度レベルと信
号変調とが対応せず、視覚性の点で問題が大きいもので
あった。これを第9図に示す回路を改善して出力パルス
voの立ち下がりを急峻にすることにより解決すること
は、出力数が180本あることによりパワーや実装面で
得策ではない。In the waveform shown in Figure 11, the brightness level and signal modulation do not correspond as described above, and this poses a serious problem in terms of visibility. Solving this problem by improving the circuit shown in FIG. 9 and making the fall of the output pulse vo steeper is not a good idea in terms of power and packaging since there are 180 outputs.
発明の目的
本発明は上記問題点を解決するもので、映像信号の輝度
レベルと信号変調とが正確に゛対応する画像表示装置を
提供することを目的とする。OBJECTS OF THE INVENTION The present invention solves the above-mentioned problems, and an object of the present invention is to provide an image display device in which the brightness level of a video signal and signal modulation correspond accurately.
発明の構成
本発明は、制御電極に印加する映像信号のノくルス幅変
調された出力パルス信号のオフのタイミングに同期して
集束電極にパルスを印加するようにして強制的に電子ビ
ームを上記集束電極より通過させないようにすることで
、信号変調のオフ状態を作り出すもので、この結果、等
測的に輝度レベルに正確に対応した出力パルスを制御電
極に加えることができるものである。Structure of the Invention The present invention forcibly applies a pulse to a focusing electrode in synchronization with the turn-off timing of an output pulse signal modulated in pulse width of a video signal applied to a control electrode. By preventing the light from passing through the focusing electrode, an off state of signal modulation is created, and as a result, an output pulse that corresponds precisely to the brightness level can be applied to the control electrode in an isometric manner.
実施例の説明
以下本発明の一実施例を第12図、第13図を用いて説
明する。本実施例は水平集束電極に本発明を適用した例
で、水平集束電極6に印加している電圧(VB−約OV
)をKPパルスが印加されている期間、たとえば−30
Vに低下させて、この水平集束電極6から以降に電子ビ
ームを通過させないようにしている。第12図において
、100はEPパルス増幅回路で、エミッタフォロワー
回路を構成するトランジスタ70および抵抗71、同じ
くトランジスタ72および抵抗79、トランジスタ76
、トランジスタ72のペースの電位を決めるところの抵
抗子3、ダイオード了4、トランジスタ7Qのエミッタ
とトランジスタ72のベースを結ぶコンデンサ76、ベ
ースm抗77.78およびインバータ80より構成され
る。第13図Bに示すEPパルスが印加されるとインバ
ータ80を介してトランジスタ70が導通し、さらにト
ランジスタ72.76が導通してトランジスタ76のコ
レクタには第13図りに示す一30Vの出力パルスが出
力される。すなわち、水平集束電極6には通常(V、=
約OV )の電圧が印加されているが、このIPパルス
が印加されている期間、−30Vの電圧が水平集束電極
6に加わり、水平集束電極から以降に電子ビームを通過
させないようにしている。この回路100は一回路設置
するだけでよく、したがって消費電力は小さくて済み、
電力を上げれば(300mW )十分な特性が得られる
ものである。第13図Xはスクリーン9上の螢光体が発
光している期間を示し、破線部が従来生じていた不要な
期間であり、斜線部が本構成を採用することにより得ら
れる期間である。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 12 and 13. This embodiment is an example in which the present invention is applied to a horizontal focusing electrode, and the voltage applied to the horizontal focusing electrode 6 (VB - approximately OV
) is the period during which the KP pulse is applied, for example -30
V to prevent the electron beam from passing through from this horizontal focusing electrode 6 onwards. In FIG. 12, 100 is an EP pulse amplification circuit, which includes a transistor 70 and a resistor 71, which also constitute an emitter follower circuit, a transistor 72 and a resistor 79, and a transistor 76.
, a resistor 3 that determines the potential of the transistor 72, a diode 4, a capacitor 76 connecting the emitter of the transistor 7Q and the base of the transistor 72, a base resistor 77, 78, and an inverter 80. When the EP pulse shown in FIG. 13B is applied, the transistor 70 becomes conductive via the inverter 80, and the transistors 72 and 76 become conductive, so that the collector of the transistor 76 receives the -30V output pulse shown in FIG. Output. That is, the horizontal focusing electrode 6 normally has (V, =
During the application of this IP pulse, a voltage of -30V is applied to the horizontal focusing electrode 6 to prevent the electron beam from passing through the horizontal focusing electrode. This circuit 100 only needs to be installed as one circuit, so the power consumption is small.
Sufficient characteristics can be obtained by increasing the power (300 mW). FIG. 13X shows the period during which the phosphor on the screen 9 emits light, the broken line portion is the unnecessary period that occurs conventionally, and the diagonal line portion is the period obtained by adopting the present configuration.
なお、上記例では増幅したΣPパルスを水平集束電極に
加えるようにしたが、これに限らず、垂直集束電極に加
えるようにしてもよい。In the above example, the amplified ΣP pulse is applied to the horizontal focusing electrode, but the invention is not limited to this, and it may be applied to the vertical focusing electrode.
このように、信号変調をPWMで行なう際にセットタイ
ミング(オフ→オン)は従来の第8図に示す立ち上がり
を利用し、リセットタイミング(オン→オフ)を、本装
置のパルス(第12図のD)で行なうことにより、電子
ビームの通過を制御し、輝度変調を行なうわけである。In this way, when performing signal modulation with PWM, the set timing (off → on) uses the conventional rise shown in Figure 8, and the reset timing (on → off) is set using the pulse of this device (as shown in Figure 12). By performing step D), the passage of the electron beam is controlled and brightness modulation is performed.
発明の効果
このように、本発明によれば、次の如き効果が得られる
。Effects of the Invention As described above, according to the present invention, the following effects can be obtained.
(1) 輝度変化が、入力の信号変調パルス幅に相当し
、正しい視覚的特性が得られる。(1) The brightness change corresponds to the input signal modulation pulse width, resulting in correct visual characteristics.
(2)従来の信号変調回路の立ち下がりが約1μSの間
で30V程度落ちるまでに特性をゆるめられるので、電
力を減少させることができる。(2) Since the characteristic of the conventional signal modulation circuit can be relaxed until it drops by about 30V in about 1 μs, the power can be reduced.
第1図は本発明の一実施例における画像表示装置に用い
られる画像表示素子の分解斜視図、第2図は同画像表示
素子の螢光面の拡大図、第3図は同画像表示素子を駆動
するために本発明に先立って考案された駆動回路のブロ
ック図、第4図、第6図、第6図、第7図はそれぞれ同
駆動回路の動作を説明するための各部の波形図、第8図
はpwM出力波形と水平偏向出力波形の相関関係を示す
波形図、第9図はPWM回路に含まれるパルス増幅装置
の回路図、第10図は第90の回路の動作説明のための
波形図、第11図は第9図の回路の問題点を説明する波
形図、第12図は本発明の一実施例における画像表示装
置の要部の回路図、第13図は第12図の動作説明のた
めの波形図である。
2.2イ〜2ヨ・・・・・・線陰極、4・・・・・・垂
直偏向電極、5・・・・・・ビーム流制御電極、7・・
・・・・水平偏向電極、9・・・・・・スクリーン板、
10・・・・・・スリット、20・・・・・・螢光体、
23・・・・・・入力端子、24・・・・・・同期分離
回路、25・・・・・・垂直偏向用カウ゛ンター、26
・・・・・・線陰極駆動回路、27・・・・・・メモリ
、28・・・・・・水平側内用カウンター、29・・・
・・・メモリ、30 ・・・色復調回路、31a〜31
n・・・・・・サンプルホールド回路、32a〜32n
・・・・・・メモリ、33・・・・・・基準クロック発
振器、3.4・・・・サンプリングパルス発生回路、3
5a〜35n・・・・・・スイッチング回路、36・・
・・・・スイッチングパルス発生回路、37a〜37n
・・・・・PWM回路、38・川・・D/A変換器、3
9・・・・・・D/に変換器、4o・・・・・・垂直偏
向駆動回路、41・・・・・・水平偏向駆動回路、42
・・・・・偏向用パルス発生回路、100・・・・・・
HPパルス増幅回路。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図
2θ
水手8詞の18カ
第4図
Lコ I
L」
第5図
第7図
区 く 丙 (
第9図
第10図
第11図
第12図
第13図
1
(B) −−m−7工」−一−”
EP ’nFIG. 1 is an exploded perspective view of an image display element used in an image display device according to an embodiment of the present invention, FIG. 2 is an enlarged view of the fluorescent surface of the image display element, and FIG. A block diagram of a drive circuit devised prior to the present invention for driving, FIG. 4, FIG. 6, FIG. 6, and FIG. 7 are waveform diagrams of various parts for explaining the operation of the drive circuit, respectively. Fig. 8 is a waveform diagram showing the correlation between the pwM output waveform and the horizontal deflection output waveform, Fig. 9 is a circuit diagram of the pulse amplification device included in the PWM circuit, and Fig. 10 is a diagram for explaining the operation of the 90th circuit. 11 is a waveform diagram explaining the problems of the circuit in FIG. 9, FIG. 12 is a circuit diagram of the main part of an image display device in an embodiment of the present invention, and FIG. FIG. 3 is a waveform diagram for explaining the operation. 2.2 I~2 Y... Line cathode, 4... Vertical deflection electrode, 5... Beam flow control electrode, 7...
...Horizontal deflection electrode, 9...Screen plate,
10... Slit, 20... Fluorescent material,
23...Input terminal, 24...Synchronization separation circuit, 25...Vertical deflection counter, 26
... Line cathode drive circuit, 27 ... Memory, 28 ... Horizontal internal counter, 29 ...
...Memory, 30 ...Color demodulation circuit, 31a-31
n...Sample hold circuit, 32a to 32n
...Memory, 33...Reference clock oscillator, 3.4...Sampling pulse generation circuit, 3
5a-35n...Switching circuit, 36...
...Switching pulse generation circuit, 37a to 37n
...PWM circuit, 38...D/A converter, 3
9...Converter to D/, 4o...Vertical deflection drive circuit, 41...Horizontal deflection drive circuit, 42
...Deflection pulse generation circuit, 100...
HP pulse amplification circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
Fig. 2θ 18 words of Mizute 8 words工”-1-” EP 'n
Claims (1)
塗布されたスクリーンと、上記スクリーン上の画面を垂
直方向に複数に区分した各垂直区分毎に電子ビームを発
生する電子ビーム源と、上記電子ビーム源で発生された
電子ビームを上記スクリーン上の画面を水平方向に複数
に区分した各水平区分毎に分離して上記スクリーンに照
射する水平分離手段と、上記電子ビームを上記スクリー
ンに至るまでの間で垂直方向及び水平方向に複数段階に
偏向する偏向電極と、上記各水平区分毎に分離された電
子ビームを上記スクーンに照射する量を制御して上記ス
クリーンの画面上の各絵素の発光量を制御する信号電極
と、各絵素において電子ビームによる螢光体面上での発
光サイズを制御する集束電極と、電子ビームの発生量を
制御する背面電極とを有する画像表示素子を設け、上記
信号電極に印加するPWMパルス信号のオフ(輝度が0
になる状態)のタイミングに同期して上記集束電極にパ
ルスを印加し、強制的にこの期間は電子ビームを上記集
束電極より通過させなくするようにしたことを特徴とし
た画像表示装置。a screen coated with a phosphor that emits light when irradiated with an electron beam; an electron beam source that generates an electron beam for each vertical division of the screen on the screen; a horizontal separating means for separating the electron beam generated by the electron beam source into each of the plurality of horizontal divisions of the screen on the screen and irradiating the electron beam onto the screen; A deflection electrode that deflects the electron beam in multiple steps vertically and horizontally between An image display element having a signal electrode for controlling the amount of light emitted, a focusing electrode for controlling the size of light emitted by the electron beam on the phosphor surface in each picture element, and a back electrode for controlling the amount of the electron beam generated, Turn off the PWM pulse signal applied to the signal electrode (brightness is 0)
An image display device characterized in that a pulse is applied to the focusing electrode in synchronization with the timing of the state in which the electron beam is forced to pass through the focusing electrode during this period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076954A JPS60220680A (en) | 1984-04-17 | 1984-04-17 | Picture display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076954A JPS60220680A (en) | 1984-04-17 | 1984-04-17 | Picture display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60220680A true JPS60220680A (en) | 1985-11-05 |
| JPH0329234B2 JPH0329234B2 (en) | 1991-04-23 |
Family
ID=13620170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59076954A Granted JPS60220680A (en) | 1984-04-17 | 1984-04-17 | Picture display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60220680A (en) |
-
1984
- 1984-04-17 JP JP59076954A patent/JPS60220680A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329234B2 (en) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0332175B2 (en) | ||
| JPS58197966A (en) | Picture display device | |
| JP2817149B2 (en) | Image display device | |
| JPH023355B2 (en) | ||
| JP2679827B2 (en) | Image display device | |
| JP2543065B2 (en) | Image display device | |
| JPS644715B2 (en) | ||
| JPS59151733A (en) | image display device | |
| JPS59132548A (en) | Picture display device | |
| JPH0520033B2 (en) | ||
| JPH0434255B2 (en) | ||
| JPS60220678A (en) | Picture display device | |
| JPH0329234B2 (en) | ||
| JPH0329351B2 (en) | ||
| JPS646593B2 (en) | ||
| JPS63206072A (en) | image display device | |
| JPH0161226B2 (en) | ||
| JPS6190593A (en) | image display device | |
| JPS6229282A (en) | image display device | |
| JPS61117983A (en) | image display device | |
| JPS6115195A (en) | Driving method of image display device | |
| JPH0578987B2 (en) | ||
| JPH0329358B2 (en) | ||
| JPS60153677A (en) | image display device | |
| JPH02134077A (en) | image display device |