JPS60220936A - 単結晶シリコン基板のエツチング方法 - Google Patents

単結晶シリコン基板のエツチング方法

Info

Publication number
JPS60220936A
JPS60220936A JP59076716A JP7671684A JPS60220936A JP S60220936 A JPS60220936 A JP S60220936A JP 59076716 A JP59076716 A JP 59076716A JP 7671684 A JP7671684 A JP 7671684A JP S60220936 A JPS60220936 A JP S60220936A
Authority
JP
Japan
Prior art keywords
etching
gas
substrate
single crystal
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59076716A
Other languages
English (en)
Inventor
Yoshio Yamashita
山下 吉雄
Takaharu Kawazu
河津 隆治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59076716A priority Critical patent/JPS60220936A/ja
Publication of JPS60220936A publication Critical patent/JPS60220936A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の技術分野) この発明はプラズマエンチングを用いて単結晶シリコン
基板に溝をエツチングする方法に関する。
(従来技術の説明) MOS型LSIの集積密度の向上に伴ない、素子分囚の
重要性が益々高まっている。これらのMO3集植デルイ
スにおける素子分離の方法としてLOCO3法、酸素イ
オン注入法、SO9を用いる方法、SOIを用いる方法
、予め形成した分#領域に溝を作りこの溝内に酸化物を
埋込む方法等がある。
(解決すべき問題点) しかしながら、LOCO3法は、セルファラインで分離
領域のパターンを形成出来る利点を有するが、窒化膜を
マスクとして用いて選択酸化を行っていて、マ、スク下
部の方向への酸化を回避することが出来ず、これがため
、分離領域が指定した大きさよりも拡がってしまうので
、微細化が困難であり、1gm以下のゲート長のデバイ
スでは使用出来ないという欠点があった。
このLOCO5法の欠点を解決する方法として提案され
た酸素イオン注入法では、工程が複雑で、量産性に欠く
という欠点があった。
又、サファイアその他の絶縁物」二にシリコンの単結晶
を成長させるヘテロエピタキシー技術によるSO8とか
Sol とかの方法では、下地の絶縁層上に部分的にシ
リコンの単結晶を結晶化させるので、それらの間に任意
の幅の空間を作れるが、特性の良い結晶を成長させるこ
とが著しく困難であると共に、その工程が複雑であると
いう欠点があった。
又、予め分離領域を形成しておいて、これに溝(トレン
チ)を形成する方法は集積度を高めるためには有効であ
るが、深くて細い溝を作ることが困難であるという欠点
があった。
ところで、このシリコン単結晶基板をプラズマエツチン
グするためのエツチングガスとして、従来からCF4そ
の他のフルオロカーボンが有効であることが知られてい
る。このCF、ガスに02ガスを添加するとエツチング
レイトが増大して好ましいが、サイドエツチングが大き
くなり、良好なエチングが出来ないという欠点があった
(発明の目的) この発明の目的は、上述した従来のプラズマエツチング
の欠点に鑑み、簡単かつ容易な工程のプラズマエツチン
グによって、単結晶シリコン基板に微細で深く、しかも
、奇麗でシャープな溝をエツチングする方法を提供する
ことにある。
(解決すべき手段) この目的の達成を図るため、この発明の方法によれば、
プラズマエツチングにより単結晶シリコン基板をエツチ
ングするに当り、エツチングガスを一種又は二種以上の
フルオロカーボンCnF2n+2(nは整数)と四塩化
炭素00文、との混合ガスとし、該混合ガス中に含まれ
る四塩化炭素の量を20〜80容積%とし、残部を一種
又は二種以」二のフルオロカーボンとしたこととを特徴
とする。
(実施例の説明) 以下、この発明につき説明する。
この発明に係る発明者は、簡単かつ容易な工程のプラズ
マエツチングによって、単結晶シリコン基板に微細で深
く、しかも、奇麗でシャープな溝をエツチングする方法
を開発するため多くの実験を重ねたところ、単結晶シリ
コン基板のプラズマエツチング用のエツチングガスとし
てフルオロカーボンCnFzn42(nは整数)と四塩
化炭素00文。どの混合ガスが優れていることを発見し
た。
この発見に基すき、この混合ガスを反応カスとして用い
、単結晶シリコン基板を平行平型プラズマエンチング装
部にセントして、種々のエンチング条件の下で、溝形成
のエツチング試験を行ったところ、以下に述へるような
条件のときに好適な結果か得られることが確認された。
先ず、単結晶シリコン基板上に、シリコンよりもエンチ
ングレイトの遅い材料、例えば、層、Au、 SiO又
はその他の好適な材料を種々の間隔及び厚さでパターニ
ングし、これをマスクとして平行平板型プラズマエツチ
ング装置でエンチングを行った。
エツチング条件として混合ガス流量を20〜3005C
CMとし、ガス圧力を5〜50Paとし、エネルギー雀
度を0.08〜0.4 W/cm2とし、混合ガス中の
フルオロカーボンCnF 2n+z (nは整数)の一
種の量又は二種以」二の場合にはその合計の量は20〜
80容積%とし、かつ、四塩化炭素の量は混合カス全体
として100容積%となるように20〜80容積%とす
る。
これらの各エツチング条件の範囲内で選らばれた各個に
それぞれの条件を設定して溝のエンチングを行ったとこ
ろ、溝の最小微細幅を0.5 用mとすることが出来る
ことが確認された。
この場合、W、S合カス流量下限仙を203CC:Mと
したのはこの値より少なくすると実用性に乏しくなるか
らである。又、上限値を300SGGMとしたのは使用
する装置の性能の限界がこの程度であとからである。
又、ガス圧力の下限値を5Paとしたのはこの値より小
さくすることは実用的ではなく、上限値を50Paとし
たのはこの値より大きくすると、エンチングレイトか悪
くなって実用的でなくなってしまう。
さらに、エネルギーπ度は一般には、−古い方が良いが
、上限値は使用するプラズマエツチング装置の性能によ
って決るので装置によって制限され、現状では0.4 
W/am2程度であり、一方、下限値を0.08W/c
m2 としたのはこの値より小さくするとエツチングレ
イトが遅くなって実用的でなくなる。さらに、エンチン
グ時間は上述した各条件及びエツチングしようとする溝
の深さに対応したイモ意の時間に設定すれば良い。
このような条件の下でエツチングを行って得られた溝の
パターンを走査電子顕微鏡で観察したところ、最良の結
果として0.5ルm幅で、5pmの深さの奇麗なかつシ
ャープな溝が形成されて1.することが確認された。又
、0.5 pmのラインアントスペースも深さ5pLm
で形成出来ることが確認された。
実施例I 単結晶シリコン基板上にリフトオフ法によって0.5 
ルmの厚さ及び0.5 pLmのスペースでNをノくタ
ーニングし、このんをマスクとしてシリコン基板のエツ
チングを行った。工・ンチング装置としては平行平板型
プラズマエツチング装置を用1.N、フルオロカーボン
としてCF4を用いた。この時のエツチング条件は、C
G5L4のガス流量を509CC:Mとし、CFaのカ
ス流量を50SCGにとし、ガス圧力を20Paとし、
エネルギー密度を0.32W’/cm2として、エツチ
ング時間を40分とした。
エツチング終了後、走査型電子顕微鏡でエツチングで得
られた溝を観察したところ、0.5 p−m幅の溝が5
pmの深さで奇麗なかつシャープな形状で形成されてい
ることが確認された。
又、0.5 ルmのラインアン1ニスペースも5終mの
深さで形成されていることが確認された。
実施例■ この実施例ではフルオロカーボンとして02FGを用い
た。この時のエンチング条件は、CCI。のカス流量を
45SCGMとし、 02FGのカス流星を55SC:
CMとし、他の条件は実施例工の場合と同一の条件とし
た。
その結果得られた溝を同様に走査型電子顕微鏡で観察し
たところ、幅か0.5 p、mで深さが57hmの奇麗
でシャープな溝が得られたことが確認された。
また、この場合にも、0.5 p、mのラインアンドス
ペースも5#Lmの深さで形成されていることが確認さ
れた。
実施例■ この実施例は上述した実施例工場合において単にエツチ
ング時間を5分とした点のみが相違するにすぎない。
この実施例はマスク材料としてのNと、エツチングすべ
き材料であるシリコンとのエツチングレイトを比較する
ためのもので、この試験結果によれば、Nは8nmであ
ったのに対して、単結晶シリコンでは1.51hmであ
った。従って、シリコンと或とはエツチング選択比が著
しく大きく、層はこのプラズマエツチングの際にマスク
として使用して好適であることが確認された。
このような傾向はN以外の例えばAu、 SiO、その
他の材料でもみもれることが分った。
実施例■ この実施例では、フルオロカーホンをCF4とし、この
フルオロカーボンと四塩化炭素とのエンチング混合ガス
CCF4+CC文。)の組成を変えてエツチングを行っ
た時のエツチング混合カスに対するCC,laの容積%
と、エツチングレイトとの関係を調へた。この実施例に
おけるエツチング条伯は、カス圧力を50Paとし、エ
ネルギー密度を0.32W/cm2 とした。その結果
を第1図にIで示す。この図において、横軸に容積%を
プロットし、縦軸にエツチングレイト(nm/win)
をプロットして示した。
この実験結果から、CC交4がXθ〜80容積%の範囲
では、エツチングは完全に異方性を示し、しかも、サイ
ドエツチングが起らなかったことが確認された。
しかしながら、CCl4が20容積%よりも小さくなる
とエツチングレイトが遅くなり、又、CC3Lqが80
容積%よりも大きくなるとマスクであるNのエンチング
レイトが速くなってしまい、シリコンのパターンがやや
オーバーカットとなることが判明した。
このようなエンチングレイトの傾向は他の一種のフルオ
ロカーボン又二種以上のフルオロカーボンと、四塩化炭
素との混合ガスの場合でも得られると類推出来る。
従って、この結果から、混合カス中の00文4の含有量
を20〜80容積%とし、残部を一種又は二種以上のフ
ルオロカーボンCnF2nすZ (nは整数)とするの
が好適であることが分った。
比較例工 比較例では、CF、のガス流量を305GCにとし酸素
02のガス流量をl0SCC:Mとし、その他の条件は
上述した実施例Iの場合と同一の条件として、10分間
のエンチングを行ったところ、5μmの深さは得られた
が、0.5ルmという微細な溝幅及び0.5pmのライ
ンアンドスペースは得られなかったことはもとより、パ
ターンがアンターカットされてしまい、奇麗でシャープ
な良好な溝パターンは得られなかった。
上述した実施例では、単結晶シリコン基板上にNのマス
クを形成し、#!合ガスの成分をフルオロカーホンCF
4 と四塩化炭素CC:14とした場合及びフルオロカ
ーボン02F、と四塩化炭素GCfL4とした場合につ
き説明した。
しかしながら、混合カス成分として、それ以外の他の一
種フルオロカーボンCnFzn+z (nは整数)と四
塩化炭素CC立。との混合カス、或いは、これらフルオ
ロカーボンCnFtn+2(nは整数)の二種具」二を
混合したものと四塩化炭素C,Gl。との6.H合ガス
としても同様な効果を達成することが出来る。
さらに、マスク材料としてN以外に、Au、SiO又は
シリコンよりもエンチングレイI・の遅い他の材料使用
することも出来る。
(発明の効果) 上述した説明からも明らかなように、この発明の方法に
よれば、プラズマエツチングにより単結晶シリコン基板
をエツチングするに当り、エツチングガスを一種又は二
種以上のフルオロカーボンGnFzn+2(nは整数)
と四塩化炭素CC文。との混合カスとしているので、従
来のようなサイドエツチングが起らず、異方性エツチン
グとなり、これがため、0.5 p、mという微細な幅
で5ルmという深さの奇麗でシャープな溝パターンが得
られると共に、0.5 gmのラインアンドスペースの
溝が得られるという利点がある。従って、従来の方法で
は困難であったlpm以下のゲート長のデバイスの場合
にも、この発明の方法を適用出来る。
又、この発明によれば、エツチングガスにフルオロカー
ホンと四塩化炭素との混合ガスを使用して、適切なエツ
チング条件を選定してエンチングを行うことが出来るの
で、この発明の方法は従来の場合よりも工程が極めて簡
単で、かつ、量産性か良いという利点がある。
この発明は単結晶シリコンに微細で深く奇麗でシャープ
な溝をエツチング形成することが出来るので、大規模集
積回路とか超集積回路とかのいわゆるLSIの素子分離
、その他の目的のための溝形成に使用して好適である。
【図面の簡単な説明】
第1図はこの発明の説明に供するエツチングガス中の四
塩化炭素の容積%とエツチングレイトとの関係を示した
曲線図である。 第1図 Cム/c1″□tcゐ(息稽幻

Claims (1)

  1. 【特許請求の範囲】 プラズマエツチングにより単結晶シリコン基板をエツチ
    ングするに当り、 工、チングガスを一種又は二種以」二のフルオロカーボ
    ンCnF2r++z (nは整数)と四塩化炭素00文
    。 との41配合カスとし、該混合ガス中に含まれる四塩化
    炭素の量を20〜80容積%とし、残部を一種又は二種
    以上のフルオロカーボンとしたことを特徴とする単結晶
    シリコン基板のエツチング方法。
JP59076716A 1984-04-18 1984-04-18 単結晶シリコン基板のエツチング方法 Pending JPS60220936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59076716A JPS60220936A (ja) 1984-04-18 1984-04-18 単結晶シリコン基板のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59076716A JPS60220936A (ja) 1984-04-18 1984-04-18 単結晶シリコン基板のエツチング方法

Publications (1)

Publication Number Publication Date
JPS60220936A true JPS60220936A (ja) 1985-11-05

Family

ID=13613276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59076716A Pending JPS60220936A (ja) 1984-04-18 1984-04-18 単結晶シリコン基板のエツチング方法

Country Status (1)

Country Link
JP (1) JPS60220936A (ja)

Similar Documents

Publication Publication Date Title
TWI244682B (en) A method for forming a sublithographic opening in a semiconductor process
DE3850843T2 (de) Verfahren zur Herstellung von epitaxial abgelagertem fehlerfreien Silizium.
US4911783A (en) Process for etching recesses in a silicon substrate
CN1214538A (zh) 用于形成半导体器件中的自对准接触的方法
JPH07235590A (ja) 半導体装置の製造方法
JPS60220936A (ja) 単結晶シリコン基板のエツチング方法
JPS6214439A (ja) 半導体装置の製造方法
JPH0620098B2 (ja) 半導体装置の素子分離方法
US4465553A (en) Method for dry etching of a substrate surface
US7001692B2 (en) Method of forming a mask having nitride film
JP2000150413A (ja) 半導体デバイスのコンタクトホール形成方法
JPS59167021A (ja) 半導体装置の製造方法
JPH0666385B2 (ja) 半導体装置の製造方法
JPH04290429A (ja) 半導体装置の製造方法
JPH0198229A (ja) 半導体装置の製造方法
KR900006020B1 (ko) 질화실리콘 막의 건식식각 방법
JPS61220433A (ja) ドライエツチング方法
JPS6246528A (ja) 半導体装置の製造方法
JPH10313049A (ja) 半導体装置およびその製造方法
JPH0426209B2 (ja)
JPH0513376A (ja) 半導体装置の製造方法
JPS63299343A (ja) エッチング方法
JP3112495B2 (ja) シリコンのエッチング方法
JP2006032801A (ja) 半導体装置の製造方法
JPS60198826A (ja) エツチング方法