JPS60221792A - 文字発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 漢字表示パターンは、共通化の道をたどり、今やＪＩＳ
化の機運にあり、近い将来漢字表示パターン出力素子と
してマスクＲＯＭが出現する。そこで本発明は、該マス
クＲＯＭを使用した文字表示装置の文字発生回路に好適
な手段を提供するものである。

〔発明の背景〕

従来の文字表示装置の文字発生回路は、アルファニー−
メリック文字の場合、パターンが共通化しておりマスク
ＲＯＭが主であった。しかし漢字の場合、現在は、表示
パターンが共通化されていない為、全てＲＡＭを使用し
ている。

しかしパターンがＪＩＳ化された場合、マスクＲ，ＯＭ
が出現し該素子が使用される。アルファニー−メリック
文字同様漢字もマスクＩ（ＯＭのみを主体として回路を
構成した場合、文字パターンの変更は容易でなくなる。

〔発明の目的〕

本発明の目的は、安価な文字表示装置に寄与するマスク
Ｒ，ＯＭを使用し、簡単で且つ安価な回路を付加し、回
路に柔軟性を持たせ漢字表示パターンの変更を容易にし
、欠陥マスクＩ（ＯＭの救済も可能にする文字発生回路
を提供することにある。

〔発明の概要〕

本発明は、漢字の変更パターンを予めメモリに登録して
おき、電源投入時及びオペレータ操作等によりＲＡＭに
表示パターンをロードする方式と変更不要の表示パター
ンは、マスクＲＯＭから出力する文字発生回路である。

ＲＡＭへのｐ−ド方法には、他にも上位装置からの指令
等もあるが本発明では、ロード方法には特に限定したも
のではない。又メモリにもフロッピーディスク、ディス
ク等も考えられるが本発明では、特に限定したものでは
ない。

〔発明の実施例〕

以下図面を引用し、発明の一実施例詳細について説明す
る。第２図に示す数字ゼロの表示パターンを例とし第１
図の発明を説明する。ゼロ１つのパターンは、ＲＯＭＢ
に、表示変更パターンゼロ１２は、メモリ６に記憶され
ているものとする。文字発生回路の電源投入時等、メモ
リ６からアドレスレジスタ４とデータレジスタ５を介し
てＲＡＭ　７にゼ０１２の表示パターンをロードする。

画面メモリ１から１文字バッファ２に読み出すタイミン
グとアドレスレジスタ４から比較回路３に読み出すタイ
ミングは、同じとする。

数字ゼロを表示する為画面メモリ１からアドレスｍｎを
１文字バッファ２に読み出し、且つアドレスレジスタ４
からもアドレスｍｎが読み出される為、比較回路３によ
り２２によりＲＡＭ　７が選択され表示パターンゼロ１
２がＲＡＭ７より並列データとして出力され、並直列変
換回路９により直列データとなり、表示装置１０の走査
線の動きに同期してゼロ１２のパターンが表示される。

他のパターンについては、２１を介し、ＲＯＭ８より出
力表示される。

本実施例によれば、表示パターンの任意変更は、予めメ
モリ６に登録しておくことにより容易である。メモリ６
に使用する素子は、フロッピーディスク、ディスク等何
であっても良い。

又メモリ６からＲＡＭ７にロードする手段は、上位装置
からの指令及びオペレータ操作等何であっても良い。

〔発明の効果〕

本発明によれば顧客ニーズの表示パターン変性の向上も
可能である。

【図面の簡単な説明】

第１図は、文字発生回路のブロック図、第２図は、第１
図説明用の表示ノ＜ターン図である。 １・・・画面メモリ、　２・・・１文字ノくツファ、３
・・・比較回路、　４・・・アドレスレジスタ、５・・
・データレジスタ、６・・・メモリ、７・、、　ＲＡ　
Ｍ、　８・・・ＲＯＭ％９・１．並直列変換回路、１０
・・・表示装置、１１・・・基本表示パターン・１２・
・・表示変更／＜ターン、！１・・・アドレス不一致Ｊ
２・・・アドレス一致。 オ　１　図 才　２　図 α〜／２

Claims (1)

【特許請求の範囲】
1. １、　画面メモリと文字パターン発生用Ｒ，ＯＭ及び表
   示部から成る文字表示装置に於いて、文字パターン発生
   用ＲＡＭと文字パターン変更情報を蓄えるメモリとアド
   レス比較回路を付加し７電源投入時及びオペレータ操作
   等により、該メモリから該ＲＡＭに文字パターンデータ
   なロードすることにより文字表示の際、ＲＯＭとＲ，Ａ
   Ｍのいずれか一方より文字パターンデータを出力するこ
   とを特徴とした文字発生回路。