JPS60222860A - 位置検出装置 - Google Patents

位置検出装置

Info

Publication number
JPS60222860A
JPS60222860A JP59078633A JP7863384A JPS60222860A JP S60222860 A JPS60222860 A JP S60222860A JP 59078633 A JP59078633 A JP 59078633A JP 7863384 A JP7863384 A JP 7863384A JP S60222860 A JPS60222860 A JP S60222860A
Authority
JP
Japan
Prior art keywords
data
memory
mark
alignment
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59078633A
Other languages
English (en)
Inventor
Fumiyoshi Hamazaki
浜崎 文栄
Naoki Ayada
綾田 直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59078633A priority Critical patent/JPS60222860A/ja
Priority to US06/723,459 priority patent/US4688088A/en
Publication of JPS60222860A publication Critical patent/JPS60222860A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23QDETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q15/00Automatic control or regulation of feed movement, cutting velocity or position of tool or work
    • B23Q15/20Automatic control or regulation of feed movement, cutting velocity or position of tool or work before or after the tool acts upon the workpiece
    • B23Q15/22Control or regulation of position of tool or workpiece
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Multimedia (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は被検物体のパターン位置を検出するための装置
に関し、特に半導体焼付は工程でウェハー或はマスク(
又はレチクル)を位置合せする場合、テレビカメラ或は
CCD等の撮像手段で撮像して得た画像信号からパター
ン位置を正確に検知するための装置に関するものである
〔従来技術〕
従来より半導体焼きイ+1け装置において、あるマーク
の位置を検出するとき、撮像手段によって得られるマー
クの出力信号を2値化処理することは広く知られている
しかし、その出力信号は、前記マークを形成するウェハ
ーの種類或はその段差の大きさによって変化し、2値化
処理がその変化に対応しきれないことがしばしばあった
。そのため前記マークと異なるパターンを検知したり、
或はマークが検知視野に存在するにもかかわらず検知不
可能と判断してしまうという欠点があった。
〔発明の目的〕
本発明は以上の欠点に鑑み提案yれたものであり、その
積算濃度分布が複数のピーク値を有するアテイメントマ
ークを用いることによって2値化処理を多種のウェハー
にも対応できるようにし、高検出率、高精度のマーク位
置検知装置の提供を1」的とする。
〔実施例〕
以下、図面に従って本発明の詳細な説明する。まず外観
を描いた第1図で全体の構成を概説する。
1は集積回路パターンを具えたマスクで、他のマスクセ
ンティングマークやファインΦアライメントマークを具
えるものとする。2はマスク中チャ、りで、マスク1を
保持してマスク1を平面内並びに回転方向に移動させる
。3は縮小投影レンズ、4は感光層を具えるウニ/\−
で、ファイン拳アライメントマークとブリ・アライメン
トマークを具えるものとする。5はウエハ−・ステージ
である。ウェハー・ステージ5はウェハー4を保持して
それを平面内並びに回転方向に移動させるものであり、
またウェ/\−続刊位置(投影野内)とテレビ・プリア
ライメント位置間を移動する。
6は、テレビ・ブリアラインメント用検知装置の対物レ
ンズ、7は撮像管又は固体撮像素子、8は映像観察用の
テレビ受像器である。9は双眼ユニットで、投影レンズ
3を介してウェノ\−4の表面を観察するために役立つ
。lOは、光源10aを発したマスク照明光を収束させ
るだめの照明光学系並びにファイン・アライメント用の
検知装置を収容する」二部ユニットである。
ウェハー・ステージ5は、図示しないウェ/\−搬送手
段により搬送されたウェハーを所定の位置で保持し、ま
ず、テレビ・プリアライメント川対物レンズ6の視野内
にウェハー上のアライメントマークが入る位置まで移動
する。この時の位置精度は機械的なプリアライメント精
度によるものであり、対物レンズ6の視野はおよそ直径
1mm〜2m111程度である。この視野内のアライメ
ント・マークは撮像管7で検知され、テレビプリアライ
メント視野内でのアライノントΦマークの座標位置が検
出される。一方、投影光学系のオートアライメント川検
知位置と前述のテレビ・プリアライメント視野内の原点
の位置はあらかじめ設定されているのでこの2点の位置
と、テレビ・プリアライメントマークの座標位置からオ
ートアライメント位置ヘノウェハー・ステージ5の送り
込み量が決められる。
テレビ−プリアライメントの位置検出精度は±5w以下
であり、テレビ・プリアライメント位置からファイン・
アライメント位置までのウエハ−ステージの移動で発生
する誤差を考慮に入れても、±10匹程度である。従っ
てファインアライメントは約±]Ogの範囲で行えばよ
く、これは従来のファインアライメントの視野範囲の1
/100以Fの範囲であり、ファインアライメントが従
来より高速で行えることになる。
第2図はテレビ・プリアライメント用検知装置の実施例
を示しており、図中の縮小投影レンズ3、ウェハー4、
対物レンズ6、撮像管7は第1図と同一である。
他方、 11は照明用光源で、例えば/\ロゲンランプ
を使用する。12はコンデンサーレンズ。13Aと13
Bは交換的に着脱される明視野絞りと暗視野絞りで、図
では明視野絞り13Aを光路中に装着している。コンデ
ンサーレンズ12は光源11を明視野絞り上に結像する
。14は照明用リレーレンズ。15は接合プリズムで、
照明系の光軸と受光系の光軸を共軸にする機能を持ち、
内側反射面15aと半透過反射面15bを具える。ここ
で光源11、コンデンサーレンズ12、明又は暗視野絞
り13Aと13B、照明リレーレンズ14、接合プリズ
ム15、対物レンズ6は照明系を構成し、対物レンズ6
を射出した光束はウェハー6上を落射照明する。
次に16はリレーレンズ、17は光路を折曲げる鏡、1
8は撮像レンズで、」二に述べた接合プリズム15、リ
レーレンズ16、鏡17、撮像レンズ19そして撮像管
7と共に受光系を構成し、対物レンズ6を通る光路は接
合プリズムの内側反射面15aで反射して半透過面15
bで反射し、再度内側反射面15a−c反射してリレー
レンズ16へ向う。後述するウェハー4上のプリアライ
メントマーク像は撮像管7の撮像面に結像する。
さらにプリアライメントマークの検出作用を述べるが、
検知したビデオ信号の電気処理については後述する。照
明用光源11からの光束はコンデンサーレンズ12で収
斂されて明視野絞り13A又は暗視野絞り13Bの開口
を照明し、更に照明リレーレンズ14を通過し、接合プ
リズムの半透過面15bを透過して反射面15aで反射
し、対物レンズ6を通ってウェハー4を照明する。
ウェハー4の表面で反射した光束は対物レンズ6で結像
作用を受け、接合プリズム15へ入射して反射面15a
で反射し、次いで半透過面15b、反射面15aで反射
してこれを射出し、リレーレンズ16でリレーされて鏡
17で反射し、撮像レンズ19により撮像管7上に結像
する。
次に暗視野状態に切換えてプリアライメントマーク像が
明瞭に見得る様にし、これを撮像してプリアライメント
マーク像の位置を検出する。後述する電気的処理により
検出された、ブリアライメン]・マークの位置に応して
ウェハー・ステージ5はウェハー4が投影レンズ3の投
影野牛の規定位置4′を占める様に移動して停止する。
なお、ウェハー4を一旦標準位置に7ライメントし、そ
の後、投影野牛へ移動させる様に変形しても良い。
第3図はテレビ・プリアライメント検知回路の一実施例
を示すブロック図である。
後述する第5図Aに示したテレビ−プリアライメントマ
ークを検知する方法は色々あるが、第3図に示した実施
例はテレビの画像を画素に分解し、この画素の濃度をX
方向(水平方向)及びY方向(垂直方向)にそれぞれ、
加算するものである。加算することによる利点は、■加
算によりランダム・ノイズがモ均化されS/N比がよく
なる。
■X方向とY方向の位置検知が独立に行うことかでき検
知か簡単になる。0画像データを格納するメモリの容量
が少なくなる等があげられる。
第3図のブロック図において破線で囲まれたブロックX
は、X方向の画素の濃度を加算するプロ、夕、ブロック
YはY方向の画素の濃度を加算するブロフクである。
第3図において、31はビデオ拳アンプ、32はアナロ
グデジタル変換器、33はラッチであり、テレビカメラ
コントロール部(第3図B)から送られるビデオ信号は
ビデオアンプ31で増巾され、アナログデジタル変換器
32でデジタル化された後ラッチ33に格納される。ラ
ンチ33の出力データはX方向の加算ブロックXとY方
向の加算ブロフクYへ出力される。ブロフクYにおいて
34はY方向にデータを加算する加算器、35は加算器
34の出力データをラッチする加算出力ラッチ、36は
加算器カラ、チ35のデータを格納するY方向積算メモ
リ、37はメモリ36の出力データをラッチする加算人
力ランチである。
ブロフクXにおいて、38はX方向にデータを加算する
加算器、39は加算器38の出力をラッチするラッチ、
40はランチ39の出力データを格納するX方向積算メ
モリである。これらの回路におけるデジタル・データの
ヒント数に特に限定はないが、例えばアナログ・デジタ
ル変換器32が8ピツ′ト、加算器34.38及びメモ
リ36.40が16ピント構成である。
一方、41はテレビ−プリアライメント検知回路のタイ
ミングやシーケンスを制御し、またメモリ36のリード
・ライト及びチップセレク)・をコン)・ロールするシ
ーケンス及びメモリコントロール回路、42はブロック
X中のメモリ40を制御するメモリコントロール回路で
ある。43はシーケンス及びメモリコントロール回路4
1をマイクロプロセッサ(不図示)が制御するだめのコ
ントロールレジスタで、レジスタの入力はマイクロプロ
セッサのデータバス44に接続されている。また、マイ
クロプロセッサは、このデータバス44を介して、メモ
リ36.40にアクセスすることが可能である。45.
4B、47.48はそのためのバッファであり、パンフ
ァ45.47はマイクロプロセッサがメモリにデータを
ライトする時、又バンファ46.48はデータをリード
する時動作する。49はクロック回路、50.51はX
方向積算メモリ36のライト・アドレス及びリート・ア
ドレスを発生する、メモリ・ライト・アドレス回路及び
メモリ・リードやアドレス回路である。52はメモリの
り一ド・アドレスとライト会アドレスを切換えるアドレ
スセレクタ、53はマイクロブロセンサがメモリ36を
アクセスする時のアドレスバッファであり、マイクロプ
ロセッサがアクセスする時以外は、アドレスセレクタ5
2の出力か選択されており、バッファ53の出力は禁止
されている。54はX方向積算メモリ40のアドレスを
発生するメモリ・アドレス回路、55はメモリアドレス
回路54のアドレスとマイクロ・コンピュータがメモリ
40をアクセスする時発生するアドレスの切換をするア
ドレスセレクタである。
56はクロンク回路49のクロックを基準にTVの水平
同期信号、垂直同期信号、ブランキング信号等を発生す
るTV同期信号発生回路である。57.58はマイクロ
コンピュータのデータバス44に接続されたそれぞれ、
X位置表示レジスタ、Y位置表示レジスタ、58はマー
カー表示回路であり、テレビ−プリアライメントにおい
て検出したアライメントマークの位置をマイクロプロセ
ンサがX位置′表示レジスタ57及びY位置表示レジス
タ58に出力することにより、マーカ表示回路58によ
りミックス信号として、TVカメラコントロール部のビ
デオ入力端子へ送られる。
続いて第3図のテレビ・プリアライメント検知回路の機
能及び動作について説明する。
テレビ・プリアライメント検知回路の機能は、■X方向
のデータの積算、■Y方向にデータの積算、■プリアラ
イメントマーク検知位置のTVモニタ上への表示である
。このうち、X方向のデータの積算及びY方向のデータ
の積算は、テレビ・プリアライメント検知回路のハード
ウェアが加算を実行し、その加算データをメモリに格納
する。
データの加算はテレビ信号の1フレーム中位で行われ、
後述する様に必要に応じて1フレームの加算で終了して
もよいし、或は複数のフレームの加算を行ってもよい。
いずれの場合でも、加算中は、メモリ36.40のデー
タ・パス及びアドレス舎バスは、マイクロプロセンサの
データーパス44及びアドレス・バスから電気的に切り
離されており、メモリ36のアドレスはアドレスセレク
タ52、メモリ40のアドレスはアドレスセレクタ回路
55のアドレスに接続され、シーケンス及びメモリコン
トロール回路41、及びメモリコントロール回路42か
らハード的に発生するリードライト信号及びチップセレ
クト信号の制御のもとに加算が実行される。
所定のフレーム数の加算が終rすると、シーケンス及び
メモリコントロール回路41からインタラブド信号線I
NTトに加算終了信号が発生する。この加算終了信号の
発生後、マイクロプロセッサは、メモリ36及びメモリ
40にアクセスを行い、加算データからテレビ伊プリア
ライメントマーク位置を検知する。マイクロプロセッサ
がメモリ36.40をアクセスする時は、当然ながらメ
モリのアドレス、リードライト信号、チップセレクト信
号等はマイクロコンピュータの制御信号によって行われ
る。またメモリ36のデータはバッファ46、メモリ4
0のデータはバッファ48を経由してデータバス44に
送られ、マイクロプロセンサに読み取′られる。
ところで、第3図中プロツクXにおけるX方向の加算、
ブロックYにおけるY方向の加算を説明する前に第4図
を参照して画素の分割方法について述べる。第4図はテ
レビ画面をX方向にN分割、Y方向にM分割した画素を
表わしている。画素Pliは、行文番目、列i番目の画
素を示す。Y方向の分割数Mは通常、水平走査ライン数
と一致しており、従って画素に分割するためには、−水
平同期信号区間内に、アナログ−デジタル変換器(第3
図32)にて8回サンプリングを行えばよい。
従ってX方向の加算は S x+ = D A T A (P rl) 十D 
A T A (P 12 ) +−−−−−−+ D 
A T A CP IN )、5x2=DATA CF
2.)+DATA (P22)+−−−−−−+ D 
A T A (P 2N)、Sつ= D A T A 
(P Ml ) + D A T A (P M2) 
+−−−−−−+ D A T A (P MN )、
Y方向の加算は Sy+ =DATA (P++)+DATA (P71
)+−−−−−−+ D A T A (P Ml )
、S Y2 = D A T A (P 12 ) +
 D A T A (P 22 ) +−−−−−−+
 D AT A (p叡)、5YH=DATA (PI
N)+DATA (P2N)+−−−−−−+ D A
 T A (P 1.IN) 、であられされる。
加算が終了した時点で、X方向積算メモリ40内にはS
 XI、S X2−−−−−− S XMのデータが、
Y方向積算メモリ36内にはS Yl、s Y2−−−
−−−s Y、のデータが格納される。
次に本発明の実施例の係る信号幅の判定によりアライメ
ントマークの真偽を判断し、アライメントマークの位置
検知を行う方法について説明する。
実施例の内容を明確にするため、まず従来例について説
明する。第5図(A)に例示した従来例のテレビアテイ
メントマークはウニ/X−のスクライブライン中に設け
であるか、又はウェ/\−上の特定のチップパターンの
位置に設けてあり、図示のマークはスクライブライン内
に設けた十字形状のマークで十字パターンの方向が撮像
管の走査方向とほぼ平行及び垂直になる様に配列されて
いる。
特に図示されたマークは走査方向に45°の傾きを持つ
微少なパー状突起の集合で構成し、この突起1こ直角な
方向から照明光が当れば極めて明瞭なパターン形状を撮
像できるようにしたものである。
このテレビプリアライメントマークをX方向及びY方向
に濃度積算したときの濃度分布は、第5図(B) 、 
CG)に示す様になる。
第5図(B)はX方向に加算した時の濃度のY方向に対
する分布、第5図(C)はY方向に加算したときの濃度
のX方向に対する分布を示すものである。従って例えば
、第5図(C)に於て、適当なスライスレベルXSLを
設定して加算濃度を二値化すると第51ffl(D)に
承す様に幅がMR−MLの二値化パターンになり、パタ
ーン形状心MXはMX= (MR−ML)/2で与えら
れる。
Y方向についても同様にしてパターンの中心MYがまり
、これらの値がプリアライメントマークの中心座標とな
る。尚、スライスレベルの設定値はマイクロプロセッサ
が加算メモ1ノ(第3図(36,40))の内容をアク
セスして、その最大イ直と最小値の差(波高値)をめ、
その値の例えIf50%の値をスライスレベルとして設
定することにより決定される。
ところで、第5図(A)で示したプリアライメントマー
クの周囲の領域には実素子のノ々ターンカ一般けられて
いる場合もある。又、ウエハ−搬送系の機械的なプリア
ライメント精度等に依り、必ずしもテレビ撮像管の視野
内にアライメントマークのみが捕捉されるとは限らない
。従って、検知ノくターンとして実素子のパターンが捕
捉される場合や或はパターンが何もなく、/ヘイアス成
分をそのまま検知パターンとしてしまう場合も考えられ
る。
そこで捕捉したパターンが本当に7ライメントマークで
あるか否かを判別する必要性が生じてくる。このため、
アライメントマークとして第5図(A)のようなマーク
を使用する場合、実際のマーク幅PM(第5図(A))
と検知パターンを所定スライスレベルで二値化したとき
の1°′となったγ部分の幅つまりMR−肚の値との整
合性の良否をもってその検知パターンがアライメントマ
ークであるか否かの判断を行なっていた。(これをマン
ナング処理と呼ぶことにする。)。
ここで以上述べたことの具体例を第6図に示すことにす
る。第6図(A)の様にアライメントマークと共に何ら
かの実素子、<ターンを捕捉してしまったとき、加算濃
度データは第6図(B) 、 (C:)のようになる。
X方向について所定スライスレベルSLIをもって二値
化を行なうと、第6図(D)のような二値化パターンが
得られる。′”1゛となる部分は(1)、(2)と二つ
あるわけだが、実際のマーク幅PMと(1)、(2)の
それぞれのマーク幅との差つまり(XRI−XLI)−
PM、 (XR2−XL2)−PMをめ、ソノ値が小さ
い(1)の方がよりアライメントマークである可能性が
高く、ざらに又その値が所定範囲内であるかを調べ、も
し範囲内であるなら4fアライメントマークであると判
断した。よって第614(D)に於てはMXIの位置が
アライメントマークの中心位置であると判断し、同様に
Y方向についても MYIが中心位置であると判断でき
る。
ところで、実際の半導体焼き付は工程では種々のウェハ
ーを使用するとともに、アライメントマークを形成する
段差も一定ではない。従って第6図(A)のような検知
パターンもそのときのウェハーの種類或はその段差によ
っては第7図(B)。
(C)の様にS/N比が悪くなり、X方向についての二
値化パターンも第7図(D)の様になる場合も多々ある
。このような場合、さらに正確な位置検知のためには実
際のマーク幅PMとのマツチング処理だけでは不十分で
あり、ややもするとアライメントマークとは異なるパタ
ーン例えば実素子、塵等をアライメントマークであると
判断してしまう。
又、マークが無い場合でもスライスレベルの設定値によ
ってはバイアス成分がたまたま実際のマーク幅と同一の
幅をもって二値化されることがあり、誤検知の原因とな
る。
そこで、この点を考慮した本発明の別の実施例に係る位
置検知方法について第8図、第9図を参照しながら説明
する。本発明は、その積算濃度分布が複数のピーク値を
有するアライメントマークを使用することによりいかな
るウェハーの種類や状態に対してもそのアライメントマ
ークをiE確に検出し、その位置を計測しようとするも
のである。
本発明のアライメントマークの一例は第8図(A)に示
す十字状のパターンであるが、第5図(A)に既述した
ようなハツチングパターンではなく、十字のマーク全体
を中抜き、或は残したマークである。従って、このマー
クを照明するとエツジ部分のみが高輝度を持つことにな
る。よって、このマークをX方向、Y方向にそれぞれ濃
度加算すると、第8図(B)、(C:)に示す濃度分布
になる。
第8図(B) 、 (G)の濃度分布の特徴は、図から
明らかな様にアライメントマークに対するピーク値が二
個存在することである。X方向について適当なスライス
レベルSL2をもって二値化を行なうと、第8図(D)
のようになる。このマークのX方向についてのマーク幅
は、第8図(D)に示したように二つのピーク値の中心
位置間隔つまり XR3−XL3ということになり、こ
のプリアライメントマーク(7)X方向ニツイテノ中心
はMX2= (XR3−XL3)/2テ与えられる。Y
方向についても同様にMY2がまる。このマークを使用
したとき、ウェハーの種類或は段差の大きさが異って、
例えば得られるビデオ信号のゲインが第8図(B) 、
 (C)に比較して小さくなり、第9図(B)、(C:
)に示す様になったとする。このとき、X方向について
SL3をスライスレベルとして二値化したときのパター
ンが第9図(D)のようになってしまっても、そのマー
ク幅は2つのピーク値の中心位置間隔つまり XR4−
XL4として導かれるので第8図(D)のXR3−XL
3と大差ない。
従ってウェハーの種類或はマークを形成する段差の大き
さが変化しても、アライメントマークの幅は一定値とし
て計測できる。よってアライメントマークを他パターン
と識別することが可能となり、X、7両方向についての
マーク中心座標MX3 、MY3をめることができる。
又、以上述べたようにプリアライメントマーク間隔値の
計測に於て、二つのピークの中心位置間隔としてそれを
導くこととすれば、二値化処理の際スライスレベルの設
定範囲をある程度広く取っても、以下のマツチング処理
に影響を与える程マーク間隔値に大きな変化は与えない
のでスライスレベルの適正設定の迅速化が図れる。
次に本発明のさらに別の実施例に係る第8図(A)に示
したアライメントマークの位置計測を行なう場合の最適
なスライスレベルを決定する位置検知方法について説明
する。まず、従来方法による場合の問題点を説明する。
従来の方法によれば、検知パターンの加算濃度データを
あるスライスレベルを初期設定値として“0′°と“l
゛とに二値化し、そのとき計測した1′”の部分の数と
予想される1′′の部分の数(このマークの場合、第8
図(D)からも明らかなように2個とする)を基準数と
して比較する。そして。
■その基準数より計測数の方が多ければバイアス部分を
スライスしていると判断し、スライスレベルを上げ、1
1g計測を行ない(第1θ図(A)を参照)。
(シ)その基準数より計測数の方が少なければマーク部
分全てをスライスしてはいないと判断し、スライスレベ
ルを下げ、再計測を行なうよう処理がなされていた(第
10図(B)を参照)。
しかし、第1θ図(C)のようにビデオ信号のS/N比
が小さいとスライスレベルの初期値がバイアス値伺近に
設定ξれることになり、“loの部分の数は1個と、i
1測される。この場合、」−記従来方法の一値化処理の
シーケンスに従うと、スライスレベルの模索方向を誤ま
ってしまう。
そこで、以にの点を考慮し、“loの部分の数という観
点ばかりでなく、“°lパの部分の幅の和という観点か
らも二値化データを判断をする本発明の実施例に係る位
置検知方法について説明する。以下詳しい説明は第11
図のフローに従って行なう。ステップ11.1にて加算
スタート命令がマイクロプロセンサより指令されると前
述したように画像信号は、それぞれX方向、Y方向の加
算が開始される。マイクロプロセッサはステップ 11
2にて加算終了待ち状態で待機し、所定フレーム数の加
算が終了すると、ステップ113に進む。ステ。
プ113でマイクロプロセッサは加算メモリに格納され
た画像濃度データの最大値及び最小値をサーチする。こ
れらの値から前述の波高値を導き、かつステップ114
にて例えば波高値の50%のところにスライスレベルの
初期値を設定する。
次にステップ115にてスライスレベル値と加穿メモリ
の内容との大小比較を順次実行していき、前者が後者よ
り大きければ” o ” 、その逆ならば1“に変換す
る。次のステップとして、従来は117に示すように1
 ”の数を計測し、その値が許容範囲内であるか否かを
チェックするという処理があり、許容範囲外の場合は、
そのイ〆1をもって次のスライスレベルを決定し再計測
を実行するというものであった。しかしながら前述した
ように第10図(C)のような場合は誤動作してしまう
そこで、本発明では、上記ステップの前にステップ11
8の“1パの部分の信号幅の和をチェックするという処
理を実行する。この処理に従えば第10図(C)の場合
には“l ”の部分の信号幅の和は許容範囲外であり、
さらにステップ118にて基準幅より大きいと判断され
、ステップ+19のスライスレベルUP処理へと適切な
処理へ進むことが可能となる。なお、第10図(A)の
場合には、やはり信号幅が基準許容幅より大きいのでス
テップ11BのスライスレベルUP処理へと進む。また
第1O図(B)の場合には逆に小さいのでステップ12
0のスライスレベルDOWN処理へと進む。
以上述べたように1゛の部分の数ではなく” l ”の
部分の幅の和を計測することによってスライスレベルの
模索方向が正しく決定されるので、再びステップ115
へ戻り再計測する場合の処理時間の短縮化が図れる。1
′”の部分の信号幅の和が許容範囲内に入るようスライ
スレベルを設定できると、次にステップ117の“1″
の信゛号数をチェックするという処理に進む。ステップ
117で許容範囲外であるときステップ121へ進み、
°“lo”信号数が基準数より多いか少ないかを判定し
、多いときにはステップ119のスライスレベルUPへ
、少ないときにはステップ120のスライスレベルDO
WNの処理へと進む。
ステップ11Bに続いてステップ117に於ても許容範
囲内となった場合、例えば前述したようにX方向につい
ては第8図に於て(XR3−XL3)として示されたマ
ーク幅を計測し、ステップについて実際のマーク幅に対
してマツチングされているか台かを判断する。検知した
マークがアライメントマークであると判断されると、ス
テップ123さらに124へと進み、マークの中心位置
を計測する。
又、ステップ122でマツチングがなされていなければ
アライメントマークではないと判断してステップ125
へ進む。この場合には視野内にアライメントマークが存
在しないとみなしてアライメントマークを探すプロセス
に進む。以りの処理をX方向、Y方向について実行する
ことにより、検知されたパターンがアライメントマーク
であるかを確実に、かつ迅速に判断し、その中央位置座
櫟を正確にめることができる。
[発明の効果] 以、に述べたように本発明に係る位置検知装置によれば
二次元の画像データからマークのX座標、Y座標を検知
する装置に於て、その積算濃度分布が複数のピーク値を
有するアライメントマークを用いることにより、その検
知処理を多種のウェハー或はマークを形成する段差の相
違に対しても正確に、かつ迅速に行うことが6f能とな
る。
又、検知視野内にアライメントマーク以外の例えば実素
子等にパターンが存在する場合も正確にアライメントマ
ークを判別し計711することが=f能となり、さらに
はビデオ信号のS/N比が悪い場合もアライメントマー
クを高検出率、高精度をもって検知、計測することがで
きる。
【図面の簡単な説明】
第1図は本発明の実施例に係る焼付装置の外観を示す斜
視図、第2図はテレビ・プリアライメント検知系の光学
系の斜視図、第3図はテレビ・プリアライメント検知回
路のブロック図、第4図はテレビ画面の画素分割法を説
明するための図である。 第5図(A)は従来のテレビ会プリアライメントマーク
のみを撮像管が捕捉したときの平面図であり、(B)、
(C)はそれぞれX方向、Y方向について画像信号を加
算した結果を示す図、(D)はX方向について2値化信
号にした図である。第6図は第5図と同様であるが、実
素子パターンも捕捉したときの図であり、第7図は第6
図と同様であるが、信号のS/N比が小さいときの図で
ある。 第8図(^)は本発明の実施例の係るテレビ・プリアラ
イメントマークを捕捉したときの平面図であり、(B)
 、 (Ll:)はそれぞれX方向、Y方向について画
像信号を加算した結果を示す図、(ロ)はX方向につい
て2値化信号にした図である。第9図は第8図と同様の
図であるがS/N比が小さいときの図である。 第10図は本発明実施例のテレビ拳プリアライメントマ
ークの積算濃度値と最適スライスレベル設定のため模索
する状態を示す図である。第11図は本発明の実施例に
係る位置検知装置のフローチャート図である。 31・・・ビデオアンプ 32・・・Annコン−タ3
3.35.37.39・・・ラッチ 34.38・・・アダー 38.40・・・メモリ41
・・・シーケンス/メモリコントロール回路42・・・
メモリコントロール回路 43・・・コントロールレジスタ 44・・・データバス 45〜48.53・・・バッフ
ァ4B・・・クロック回路 50・・・メモリライトアドレス回路 51・・・メモリリードアドレス回路 52.55・・・アドレスセレクタ 54・・・メモリアドレス回路 56・・・TV同期信号発生回路 57・・・X位置表示レジスタ 58・・・Y位置表示レジスタ 59・・・ブーカ表示回路 第 4 図 MX 第 5 図 歳。 第 6 図 第 7 図

Claims (1)

  1. 【特許請求の範囲】 物体」二に設けられた複数の画像信号ピーク値を与える
    位1δ検出用マークを検出する装置において、 物体を撮像する撮像手段と、 +iij記撮像手段の出力信号から得られる二次元の画
    像濃度データをX方向およびY方向のそれぞれについて
    加算する手段と、 前記加算手段による積算濃度分布の複数の信号ピーク値
    から前記位置検知マークの位置を検知する手段とを有す
    ることを特徴とする位置検出装置。
JP59078633A 1984-04-20 1984-04-20 位置検出装置 Pending JPS60222860A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59078633A JPS60222860A (ja) 1984-04-20 1984-04-20 位置検出装置
US06/723,459 US4688088A (en) 1984-04-20 1985-04-15 Position detecting device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59078633A JPS60222860A (ja) 1984-04-20 1984-04-20 位置検出装置

Publications (1)

Publication Number Publication Date
JPS60222860A true JPS60222860A (ja) 1985-11-07

Family

ID=13667272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59078633A Pending JPS60222860A (ja) 1984-04-20 1984-04-20 位置検出装置

Country Status (1)

Country Link
JP (1) JPS60222860A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086478A (en) * 1990-12-27 1992-02-04 International Business Machines Corporation Finding fiducials on printed circuit boards to sub pixel accuracy

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086478A (en) * 1990-12-27 1992-02-04 International Business Machines Corporation Finding fiducials on printed circuit boards to sub pixel accuracy

Similar Documents

Publication Publication Date Title
US4688088A (en) Position detecting device and method
US4794648A (en) Mask aligner with a wafer position detecting device
US5459794A (en) Method and apparatus for measuring the size of a circuit or wiring pattern formed on a hybrid integrated circuit chip and a wiring board respectively
US7466854B2 (en) Size checking method and apparatus
JP3647416B2 (ja) パターン検査装置及びその方法
US7986409B2 (en) Method for determining the centrality of masks
US6965687B2 (en) Size checking method and apparatus
JPS60222855A (ja) 位置検知方法
JPS60222860A (ja) 位置検出装置
JPH08213436A (ja) 光学的高さ検出装置及びプローブ装置
JPS60222861A (ja) 位置検知方法
JPH0399207A (ja) 実装基板検査装置
JPS6221219A (ja) 位置検出装置
JPS6062118A (ja) 位置検出装置
JPH0547901A (ja) ウエハのアライメント方法
JPS60195932A (ja) 位置検出装置
JP2004198199A (ja) 欠陥検査装置
JPS6060503A (ja) 位置検出装置
JPS62181429A (ja) 位置検出装置
JPS60195933A (ja) 位置検出装置
JPS59100534A (ja) 位置検知方法
JPS6012733A (ja) 位置合わせ装置
JPH08226900A (ja) 表面状態検査方法
JPS62213124A (ja) 位置検出法
JPS59100530A (ja) 位置検知装置