JPS60223471A - 過電流保護方式 - Google Patents
過電流保護方式Info
- Publication number
- JPS60223471A JPS60223471A JP7807184A JP7807184A JPS60223471A JP S60223471 A JPS60223471 A JP S60223471A JP 7807184 A JP7807184 A JP 7807184A JP 7807184 A JP7807184 A JP 7807184A JP S60223471 A JPS60223471 A JP S60223471A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- overcurrent
- inverter
- comparator
- sawtooth wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は、各種通信機器、電子機器のための電源として
広く使用されているＤＣ−ＤＣインバータの主スイツチ
ングトランジスタ過電流保護回路の改良に関する。
広く使用されているＤＣ−ＤＣインバータの主スイツチ
ングトランジスタ過電流保護回路の改良に関する。
（ｂ）技術の背景
この種インバータに使用される主スイツチングトランジ
スタは所要電力を供給するための容量を備える必要があ
るが過渡的現象を配慮して不必要に大形のものを使用す
ることは経済的でなくこの為一般的に過渡因子により発
生する過電流に対し上記トランジスタを保憎する手段が
講じられている。
スタは所要電力を供給するための容量を備える必要があ
るが過渡的現象を配慮して不必要に大形のものを使用す
ることは経済的でなくこの為一般的に過渡因子により発
生する過電流に対し上記トランジスタを保憎する手段が
講じられている。
（ｅ） 従来技術と問題点
従来のＤＣ−ＤＣインバータに付き、パルス幅制御方式
の場合を例にとり第１図第２図を用いて説明する。
の場合を例にとり第１図第２図を用いて説明する。
第１図は従来例のＤＣ−ＤＣインバータの回路図、第２
図は第１図の各部の波形のタイムチャートで（６）〜［
Ｆ］は第１図のｂ ％ ｅ点に対応し又峰〜向はタプル
パルス発生時の波形で（Ｂｂ−ｒｃｌｔはｂ−０点に対
応している。
図は第１図の各部の波形のタイムチャートで（６）〜［
Ｆ］は第１図のｂ ％ ｅ点に対応し又峰〜向はタプル
パルス発生時の波形で（Ｂｂ−ｒｃｌｔはｂ−０点に対
応している。
第１図中１，３は演算増幅器、２は比較器、４は負荷、
５は分周器、６，７はアンド回路、８は鋸歯状波発生器
、９は過電流保護回路、Ｔｒｌ。
５は分周器、６，７はアンド回路、８は鋸歯状波発生器
、９は過電流保護回路、Ｔｒｌ。
Ｔｒ２ は主スイツチングトランジスタ、Ｔｒ３．Ｔｒ
４はトランジスタ、Ｒ１”’−Ｒ１１は抵抗、Ｃ１−□
６ はコンデンサ、Ｄ１〜Ｄ６はダイオード、Ｅけ直流
入力電源、ｖｌ、ｖ２は参照電圧、ＴＩ＋Ｔ’２はトラ
ンス、Ｌはチョーク、ＣＴ１１ｃＴ２はカレントトラン
ス、ＶＣＣはトランジスタＴｒ３． Ｔｒ４ のチョッ
パ電源等の電源電圧を示す。
４はトランジスタ、Ｒ１”’−Ｒ１１は抵抗、Ｃ１−□
６ はコンデンサ、Ｄ１〜Ｄ６はダイオード、Ｅけ直流
入力電源、ｖｌ、ｖ２は参照電圧、ＴＩ＋Ｔ’２はトラ
ンス、Ｌはチョーク、ＣＴ１１ｃＴ２はカレントトラン
ス、ＶＣＣはトランジスタＴｒ３． Ｔｒ４ のチョッ
パ電源等の電源電圧を示す。
第１図のＤＣ−ＤＣインバータは、鋸歯状波発生器８よ
りの第２図囚の（１）に示す鋸歯状波と、負荷４の電圧
と参照電圧ｖ２との差を演算増幅器１でめた第２図囚の
（２）の電圧とを、比較器２で比較し、鋸歯状波の電圧
の方が大きい間、パルスを発生させ、分周器５及びアン
ド回路６，７に入力し、アンド回路６，７より第２図（
Ｂ） （Ｃ）に示すパルスを発生させ、これをトランジ
スタＴｒｓ 、 Ｔｒ４に加え、トランジスタＴｒ３．
Ｔｒ４をスイッチングさせ、トランスＴ１にスイッチン
グ電流を流し、スイッチングパルスを、主スイツチング
トランジスタＴｒｌ、 Ｔｒ２に加えてスイッチングさ
せ、トランスＴ２に流れる電流をスイッチングし、整流
器Ｄ４＋ ０５ ｒ コンデンサＣ５＋ チョークＬに
て平滑化し負荷４に直流電流を供給している。
りの第２図囚の（１）に示す鋸歯状波と、負荷４の電圧
と参照電圧ｖ２との差を演算増幅器１でめた第２図囚の
（２）の電圧とを、比較器２で比較し、鋸歯状波の電圧
の方が大きい間、パルスを発生させ、分周器５及びアン
ド回路６，７に入力し、アンド回路６，７より第２図（
Ｂ） （Ｃ）に示すパルスを発生させ、これをトランジ
スタＴｒｓ 、 Ｔｒ４に加え、トランジスタＴｒ３．
Ｔｒ４をスイッチングさせ、トランスＴ１にスイッチン
グ電流を流し、スイッチングパルスを、主スイツチング
トランジスタＴｒｌ、 Ｔｒ２に加えてスイッチングさ
せ、トランスＴ２に流れる電流をスイッチングし、整流
器Ｄ４＋ ０５ ｒ コンデンサＣ５＋ チョークＬに
て平滑化し負荷４に直流電流を供給している。
負荷４の電圧が上昇すると、演算増幅器１の出力の第２
図（４）の（２）の電圧が上昇するので、第２図（Ｂ）
（Ｃ’）Ｋ示スアンド回路６．７の出力パルスのパルス
幅は狭くなり、負荷４の電圧を下げるようにして負荷４
の両端の電圧を一定に保つようにしている。
図（４）の（２）の電圧が上昇するので、第２図（Ｂ）
（Ｃ’）Ｋ示スアンド回路６．７の出力パルスのパルス
幅は狭くなり、負荷４の電圧を下げるようにして負荷４
の両端の電圧を一定に保つようにしている。
主スイツチングトランジスタＴｒ１．Ｔｒ２の過電流保
護としては、カレントトランスＣＴＩ、 ＣＴ２ Ｋよ
りトランジスタＴｒｙ、 Ｔｒ２に流れる第２図面［Ｆ
］に示す電流を検出し、この電流を抵抗Ｒ１又はＲ２に
流し、抵抗Ｒ１又はＲ２の両端の電圧をダイオードＤ】
又はＤ２を介して、コンデンサＣ３と抵抗Ｒ３の並列回
路に加え、この箱、圧を演算増幅器３に加え、過電流は
対応する参照電圧ｖ１と比較シ、トランジスタＴｒ１．
Ｔｒ２いずれかの電流が過電流になれば、演算増幅器３
の出力より正の電圧を比較器２に加え、第２図囚の（２
）の電圧を上昇し、アンド回路６．７の出力パルスのパ
ルス幅を非常に小さくシ、トランジスタＴｒ】、Ｔｒ２
の電流を過電流にならないようにしている。
護としては、カレントトランスＣＴＩ、 ＣＴ２ Ｋよ
りトランジスタＴｒｙ、 Ｔｒ２に流れる第２図面［Ｆ
］に示す電流を検出し、この電流を抵抗Ｒ１又はＲ２に
流し、抵抗Ｒ１又はＲ２の両端の電圧をダイオードＤ】
又はＤ２を介して、コンデンサＣ３と抵抗Ｒ３の並列回
路に加え、この箱、圧を演算増幅器３に加え、過電流は
対応する参照電圧ｖ１と比較シ、トランジスタＴｒ１．
Ｔｒ２いずれかの電流が過電流になれば、演算増幅器３
の出力より正の電圧を比較器２に加え、第２図囚の（２
）の電圧を上昇し、アンド回路６．７の出力パルスのパ
ルス幅を非常に小さくシ、トランジスタＴｒ】、Ｔｒ２
の電流を過電流にならないようにしている。
この場合演算増幅器３は、過電流保護回路９を含むルー
プの発振防止の為に、帰還回路に抵抗Ｒｓ ＋ Ｒ６、
コンデンサｃ４による位相補償回路を設けており、応答
速度が遅くなっている。
プの発振防止の為に、帰還回路に抵抗Ｒｓ ＋ Ｒ６、
コンデンサｃ４による位相補償回路を設けており、応答
速度が遅くなっている。
今例えば演算増幅器１の出力が、雑音により、第２図（
ＡＩ〕の（２）のイ１ロ、ハ点に示す如く変動すると、
イ点でけ鋸歯状波の電圧が高くなり、口点ては低くなり
、ハ点では高くなるのでアンド回路６の出力は第２図Ｃ
υに示す如くダブルパルスを発生シ、トランスＴ】に偏
磁電流が流れ、トランスを飽和させ例えばトランジスタ
Ｔｒ２に急激に過電流が流れ、トランジスタＴｒｚを破
損することがある。
ＡＩ〕の（２）のイ１ロ、ハ点に示す如く変動すると、
イ点でけ鋸歯状波の電圧が高くなり、口点ては低くなり
、ハ点では高くなるのでアンド回路６の出力は第２図Ｃ
υに示す如くダブルパルスを発生シ、トランスＴ】に偏
磁電流が流れ、トランスを飽和させ例えばトランジスタ
Ｔｒ２に急激に過電流が流れ、トランジスタＴｒｚを破
損することがある。
又負荷４が短絡すると、演算増幅器１の出方は０となる
ので、トランジスタＴｒｌ＋ Ｔ’ｒ２ ＫＲｈＲｈル
ミ急激に増加する。このような場合、演算増幅器３は応
答が出来ず主スイツチングトランジスタＴｒｘ 、 Ｔ
ｙ２を破損することがある。
ので、トランジスタＴｒｌ＋ Ｔ’ｒ２ ＫＲｈＲｈル
ミ急激に増加する。このような場合、演算増幅器３は応
答が出来ず主スイツチングトランジスタＴｒｘ 、 Ｔ
ｙ２を破損することがある。
（ｄ） 発明の目的
本発明の目的は上記の問題に鑑み、応答速度が早く主ス
イツチングトランジスタの破損を防止出来る過電流保護
方式の提供にある。
イツチングトランジスタの破損を防止出来る過電流保護
方式の提供にある。
（ｅ） 発明の構成
本発明は上記の目的を達成するために、主スイツチング
トランジスタが過電流になった時、過電流に対応する参
照電圧と比較する比較器の出力電圧により、単安定マル
チバイブレータ（以下ＭＭと称す）を動作させ、該ＭＭ
の出力パルスにより、スイッチングパルスの該主スイツ
チングトランジスタへの入力を阻止し、Ｄｃ−Ｄｃイン
バータの動作を一時停止させるようにしたものである。
トランジスタが過電流になった時、過電流に対応する参
照電圧と比較する比較器の出力電圧により、単安定マル
チバイブレータ（以下ＭＭと称す）を動作させ、該ＭＭ
の出力パルスにより、スイッチングパルスの該主スイツ
チングトランジスタへの入力を阻止し、Ｄｃ−Ｄｃイン
バータの動作を一時停止させるようにしたものである。
即ち主スイツチングトランジスタに過電流が流れると直
ちにＤＣ−ＤＣインバータの動作を一時停止させるので
、応答速度は早く該スイッチングトランジスタを破損す
ること＃′ｉなくなる。又ＤＣ−ＤＣインバータの動作
を一時停止させるので応答速度が早くとも発振を起こす
ことはない。
ちにＤＣ−ＤＣインバータの動作を一時停止させるので
、応答速度は早く該スイッチングトランジスタを破損す
ること＃′ｉなくなる。又ＤＣ−ＤＣインバータの動作
を一時停止させるので応答速度が早くとも発振を起こす
ことはない。
（ｆ） 発明の実施例
以下本発明一実施例につき図に従って説明する。
第３図は本発明の実施例のＤＣ−ＤＣインバー夕の回路
図、第４図は第３図の過電流保護回路の各部の波形のタ
イムチャートで■〜［Ｆ］は第３図のａ”−ｅ点に対応
する。
図、第４図は第３図の過電流保護回路の各部の波形のタ
イムチャートで■〜［Ｆ］は第３図のａ”−ｅ点に対応
する。
第３図中第１図と同一機能のものは同一記号で示し、９
′は過電流保護回路、１０は比較器、１１はＭＭ、Ｒ１
１〜Ｒ１６は抵抗、Ｃ７，ＣＢはコンデンサ、Ｔｒ５は
トランジスタを示す。
′は過電流保護回路、１０は比較器、１１はＭＭ、Ｒ１
１〜Ｒ１６は抵抗、Ｃ７，ＣＢはコンデンサ、Ｔｒ５は
トランジスタを示す。
第３図にて第１図と異々る点は、過電流保護回路９の演
算増幅器３の代わりに、過電流保護回路９′に比較器１
０、ＭＭＩＩ、及びトランジスタＴｒｓによる回路を設
けた点である。
算増幅器３の代わりに、過電流保護回路９′に比較器１
０、ＭＭＩＩ、及びトランジスタＴｒｓによる回路を設
けた点である。
令弟４図（４）の二点にて、トランジスタＴｒ１ニ過電
流が流れ過電流に対応する電圧ｖ１ より高い電圧が抵
抗Ｒ１２の両端に発生すると、この間直ちに比較器１０
よりは第４図０に示す如舞パルスを出力し、ＭＭｌｌよ
り、第４図０に示す如き抵抗Ｒ１２、コンデンサＣ７に
て定まるパルス幅のパルスを出力し、ＮＰＮトランジス
タＴｒ５に入力する。
流が流れ過電流に対応する電圧ｖ１ より高い電圧が抵
抗Ｒ１２の両端に発生すると、この間直ちに比較器１０
よりは第４図０に示す如舞パルスを出力し、ＭＭｌｌよ
り、第４図０に示す如き抵抗Ｒ１２、コンデンサＣ７に
て定まるパルス幅のパルスを出力し、ＮＰＮトランジス
タＴｒ５に入力する。
このパルスの入力によりＮＰＮ トランジスタＴｒｓに
は電流が流れ、ｅ点の電位は第４図■に示す如く上昇す
る。このことにより比較器２の電位は、鋸歯上波電圧の
先頭値以上になり、アンド回路６゜７よりはパルスを出
力しなくなるので、ＤＣ−Ｉ）ｃインバータの動作は停
止する。ＭＭＩＩより出力するパルスがなくなると、ト
ランジスタＴｒｓには電流が流れなくなり、コンデンサ
Ｃ８は充電され、ｅ点の電位は第４図（Ｆ３に示す如く
除々に下りＤＣ−ＤＣインバータをソフトスタートさせ
る。
は電流が流れ、ｅ点の電位は第４図■に示す如く上昇す
る。このことにより比較器２の電位は、鋸歯上波電圧の
先頭値以上になり、アンド回路６゜７よりはパルスを出
力しなくなるので、ＤＣ−Ｉ）ｃインバータの動作は停
止する。ＭＭＩＩより出力するパルスがなくなると、ト
ランジスタＴｒｓには電流が流れなくなり、コンデンサ
Ｃ８は充電され、ｅ点の電位は第４図（Ｆ３に示す如く
除々に下りＤＣ−ＤＣインバータをソフトスタートさせ
る。
このように主スイツチングトランジスタＴｒ１又はＴｒ
２に過電流が流れると、ＤＣ−Ｄｃインバータは直ちに
動作を停止するので、主スイツチングトランジスタＴｒ
１．Ｔｒ２を破損することは無くなる。
２に過電流が流れると、ＤＣ−Ｄｃインバータは直ちに
動作を停止するので、主スイツチングトランジスタＴｒ
１．Ｔｒ２を破損することは無くなる。
以上はパルス幅制御のＤＣ−ＤＣインバータの場合に付
いて説明したが、これは周波数制御のＤＣ−ＤＣインバ
ータにも勿論適用出来る。
いて説明したが、これは周波数制御のＤＣ−ＤＣインバ
ータにも勿論適用出来る。
尚過電流保護回路９′の抵抗Ｒ１２と、比較器２間に従
来例で説明した演算増幅器３０回路を並列に設け、演算
増幅器３の参照電圧より、比較器１゜の参照電圧の方を
、わづか高くしておくと、除々に過電流になった場合は
、演算増幅器３側が動作し、急激に過電流になった場合
は比較器１０側が動作するので、除々に過電流になった
場合、ＤＣ−ＤＣインバータを停止させ々〈てすむこと
になる。
来例で説明した演算増幅器３０回路を並列に設け、演算
増幅器３の参照電圧より、比較器１゜の参照電圧の方を
、わづか高くしておくと、除々に過電流になった場合は
、演算増幅器３側が動作し、急激に過電流になった場合
は比較器１０側が動作するので、除々に過電流になった
場合、ＤＣ−ＤＣインバータを停止させ々〈てすむこと
になる。
（ｇ） 発明の効果
以上詳細に説明せる如く、本発明によれば、主スイツチ
ングトランジスタの過電流に対する応答が早いので、主
スイツチングトランジスタを破損することはなくなり、
ＤＣ−ＤＣインバータの信頼性を向上出来る効果がある
。
ングトランジスタの過電流に対する応答が早いので、主
スイツチングトランジスタを破損することはなくなり、
ＤＣ−ＤＣインバータの信頼性を向上出来る効果がある
。
第１図は従来例のＤＣ−ＤＣインバータの回路図、第２
図は第１図の各部の波形のタイムチャート、第３図は本
発明の実施例のＤＣ−ＤＣインバータの回路図、第４図
は第３図の各部の波形のタイムチャートである。 図中１，３は演算増幅器、２．１０は比較器、４は負荷
、５は分周器、６，７はアンド回路、８は鋸歯状波発生
器、９，９′は過電流保護回路、１１は単安定マルチバ
イブレータ、Ｔｒｌ、Ｔｒ２は主スイツチングトランジ
スタ、Ｔｒ３〜Ｔｒ５ハトランジスタ、Ｒ１−Ｒ１６は
抵抗、Ｃｌ−Ｃ８はコンデンサ、Ｄ１〜Ｄ６はダイオー
ド、Ｅは直流入力電源、ｖｌ、ｖ２は参照電圧、Ｔ＋
ｌＴ２１ｒｉ ト５ ンｘ、Ｌはチョーク、ＣＴＩ 、
Ｃｒ２はカレントトランス、Ｖｃｃは電源電圧を示す
。
図は第１図の各部の波形のタイムチャート、第３図は本
発明の実施例のＤＣ−ＤＣインバータの回路図、第４図
は第３図の各部の波形のタイムチャートである。 図中１，３は演算増幅器、２．１０は比較器、４は負荷
、５は分周器、６，７はアンド回路、８は鋸歯状波発生
器、９，９′は過電流保護回路、１１は単安定マルチバ
イブレータ、Ｔｒｌ、Ｔｒ２は主スイツチングトランジ
スタ、Ｔｒ３〜Ｔｒ５ハトランジスタ、Ｒ１−Ｒ１６は
抵抗、Ｃｌ−Ｃ８はコンデンサ、Ｄ１〜Ｄ６はダイオー
ド、Ｅは直流入力電源、ｖｌ、ｖ２は参照電圧、Ｔ＋
ｌＴ２１ｒｉ ト５ ンｘ、Ｌはチョーク、ＣＴＩ 、
Ｃｒ２はカレントトランス、Ｖｃｃは電源電圧を示す
。
Claims (1)
- ＤＣ−ＤＣインバータの、主スイツチングトランジスタ
、過電流保護回路において、過電流にかった時、過電流
に対応する参照電圧と比較する比較器の出力電圧により
、単安定マルチバイブレータを動作させ、該単安定マル
チバイブレータの出力パルスにより、スイッチングパル
スの該主スイツチングトランジスタへの入力を阻止し、
該ＤＣ−ＤＣインバータの動作を一時停止させるように
したことを特徴とする過電流保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7807184A JPS60223471A (ja) | 1984-04-18 | 1984-04-18 | 過電流保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7807184A JPS60223471A (ja) | 1984-04-18 | 1984-04-18 | 過電流保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60223471A true JPS60223471A (ja) | 1985-11-07 |
Family
ID=13651608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7807184A Pending JPS60223471A (ja) | 1984-04-18 | 1984-04-18 | 過電流保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60223471A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5367849A (en) * | 1976-11-29 | 1978-06-16 | Hitachi Ltd | Overcurrent protecting device for power source apparatus |
-
1984
- 1984-04-18 JP JP7807184A patent/JPS60223471A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5367849A (en) * | 1976-11-29 | 1978-06-16 | Hitachi Ltd | Overcurrent protecting device for power source apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5264782A (en) | Dropout recovery circuit | |
| EP0371928B1 (en) | Protection of power converters from voltage spikes | |
| US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
| JPH02231957A (ja) | 自励ブロツキング変成器式スイツチングレギユレータ用の回路装置 | |
| JP2003511999A (ja) | 不飽和磁気素子パワーコンバータ及びサージ保護 | |
| JP3307814B2 (ja) | 直流電源装置 | |
| JP3493285B2 (ja) | 力率改善回路 | |
| JPS6035966A (ja) | 共振型インバータ回路の負荷電圧制御装置 | |
| US4788451A (en) | AC voltage stabilizer easily convertible into uninterruptible power supply (UPS) | |
| US4581694A (en) | Inverter using parallel connected series pre-regulator and a synchronized switch | |
| JPS61244269A (ja) | スイツチング電源 | |
| JP2797210B2 (ja) | 過電流保護回路 | |
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| US11664741B2 (en) | System and method for AC power control | |
| JPS60249867A (ja) | スイッチングレギュレータのパルス幅制御回路 | |
| JPS6244070A (ja) | Ｄｃ−ｄｃコンバ−タの起動回路 | |
| JPS62135269A (ja) | 突入電流防止回路 | |
| JP2554158B2 (ja) | マグアンプ回路 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| JPH0317586Y2 (ja) | ||
| JPH0318430B2 (ja) | ||
| JP3202284B2 (ja) | スイッチングレギュレータ | |
| JPH0496651A (ja) | スイッチングレギュレータの過電流保護回路 | |
| JPS60249869A (ja) | ダブルパルス発生検出回路 | |
| JPH09331675A (ja) | 電源回路 |