JPS6022382B2 - バス制御装置 - Google Patents
バス制御装置Info
- Publication number
- JPS6022382B2 JPS6022382B2 JP10562280A JP10562280A JPS6022382B2 JP S6022382 B2 JPS6022382 B2 JP S6022382B2 JP 10562280 A JP10562280 A JP 10562280A JP 10562280 A JP10562280 A JP 10562280A JP S6022382 B2 JPS6022382 B2 JP S6022382B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- signal line
- signal
- bus use
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は直列回路優先順位決定方式を持つデータ処理装
置におけるバス制御装置に関する。
置におけるバス制御装置に関する。
従来のバス使用優先順位決定方式には種々のものがある
が、優先順位は一般に、高位優先度装置から低位優先度
装置まで直列にケーブルおよびプリント板等を介して整
列されており、優先度は順次最下位から最高位まで決定
されている。このとき、最下位優先度を持つ装置（位下
最下位優先度装置と称する）はバス使用要求信号を発生
させ、上位装置が全てバス使用要求信号を発生させてい
ないことを確認しなければならない。すなわち、最下位
優先度装置からのバス使用要求信号に応答して、最高位
優先度をもつ装置（以下、最高位優先度装置と称ずる）
から折り返しバス使用許可信号が、順次下位の優先度を
持つ装置に伝達されてきて、自席まで到達したとき、初
めてバス使用が認められたことになる。この方式は、バ
ス使用が認められるまでの時間がバスラィン遅延等で遅
くなる。この遅延時間は自席から最高位優先度装置まで
の伝送路によりほぼ決定される。一般に、最下位濠先度
装置は中央処理装置のような処理装置が多く、実行にお
いては、優先順位は低くとも、バス使用要求からバス使
用許可までの時間すなわちバスアクセス時間が早い方が
望ましい。
が、優先順位は一般に、高位優先度装置から低位優先度
装置まで直列にケーブルおよびプリント板等を介して整
列されており、優先度は順次最下位から最高位まで決定
されている。このとき、最下位優先度を持つ装置（位下
最下位優先度装置と称する）はバス使用要求信号を発生
させ、上位装置が全てバス使用要求信号を発生させてい
ないことを確認しなければならない。すなわち、最下位
優先度装置からのバス使用要求信号に応答して、最高位
優先度をもつ装置（以下、最高位優先度装置と称ずる）
から折り返しバス使用許可信号が、順次下位の優先度を
持つ装置に伝達されてきて、自席まで到達したとき、初
めてバス使用が認められたことになる。この方式は、バ
ス使用が認められるまでの時間がバスラィン遅延等で遅
くなる。この遅延時間は自席から最高位優先度装置まで
の伝送路によりほぼ決定される。一般に、最下位濠先度
装置は中央処理装置のような処理装置が多く、実行にお
いては、優先順位は低くとも、バス使用要求からバス使
用許可までの時間すなわちバスアクセス時間が早い方が
望ましい。
しかしながら、上述したように、最下位優先度装置のバ
スアクセス時間は長くなるという欠点がある。
スアクセス時間は長くなるという欠点がある。
本発明の目的は上述の欠点を除去したバス制御装置を提
供することにある。
供することにある。
本発明のバス制御装置は、処理装置と主記憶装暦と入出
力制御装置等とが共通バスに接続されたデータ処理シス
テムの前記各装置に与えられた優先順位に塞いて前記各
装置の前記共通バス使用の優先順位を判断するバス制御
装置において、前記各装置のうちの最下位優先度を持つ
装置以外の高位優先度装置群を構成する前記各装置が前
記優先順位の高い順に第１のバス使用許可信号線を介し
て直列に接続されこの装置群のうちの最高位優先度を持
つ装置に前記第１のバス使用許可信号線を介して接続さ
れ、前記最下位優先度を持つ装置に第２のバス使用許可
信号線をおよび第２のバス使用要求信号線を介して接続
され、前記高位優先度装置群の各装置とは該各装置に共
通の第１のバス使用要求線を介して接続され、前記各装
置のうちのある装置からバス使用要求信号が送出された
ときにバス使用要求禁止同期信号をバス使用要求禁止同
期信号線に送出したあと予め定めた判定時間を経過する
までにバス使用要求信号を送出した前記装置のうちの優
先順位の高い装置から前記共通バスの使用を許可し、前
記最下位優先度を持つ装置へのバス使用許可信号の送出
は第２のバス使用許可信号線を介して直援行なうよう構
成されている。
力制御装置等とが共通バスに接続されたデータ処理シス
テムの前記各装置に与えられた優先順位に塞いて前記各
装置の前記共通バス使用の優先順位を判断するバス制御
装置において、前記各装置のうちの最下位優先度を持つ
装置以外の高位優先度装置群を構成する前記各装置が前
記優先順位の高い順に第１のバス使用許可信号線を介し
て直列に接続されこの装置群のうちの最高位優先度を持
つ装置に前記第１のバス使用許可信号線を介して接続さ
れ、前記最下位優先度を持つ装置に第２のバス使用許可
信号線をおよび第２のバス使用要求信号線を介して接続
され、前記高位優先度装置群の各装置とは該各装置に共
通の第１のバス使用要求線を介して接続され、前記各装
置のうちのある装置からバス使用要求信号が送出された
ときにバス使用要求禁止同期信号をバス使用要求禁止同
期信号線に送出したあと予め定めた判定時間を経過する
までにバス使用要求信号を送出した前記装置のうちの優
先順位の高い装置から前記共通バスの使用を許可し、前
記最下位優先度を持つ装置へのバス使用許可信号の送出
は第２のバス使用許可信号線を介して直援行なうよう構
成されている。
次に本発明について図面を参照して詳細に説明する。
第１図は直列優先順位決定方式を使用した従釆例を示す
。
。
参照数字１０は処理装置である中央処理装置を示す。
参照数字２０，３０および４０は、共通バスラィンに接
続される入出力制御装置Ａ，ＢおよびＣを示す。参照数
字５０は主記憶装置を示し、この共通バスの優先順位は
主記憶装置５０が最高位であり、順次装置４０→装置３
０→装置２０→装置１０と優先度は低下していく。参照
数字１は共通のバス使用要求信号が送出される信号線、
参照数字２，２′，２″および２…は使用許可信号が送
出される信号線、参照数字３は実際のバス使用線を示す
。中央処理装置１０すなわち最下位優先度装置は高位優
先度装置群２０，３０，４０および５０からのバス使用
許可信号が信号線２′′′を介して伝達されてくるまで
待機し、このあとバス使用要求信号を信号線１に送出す
る。この待機時間は、（中央処理装置１０から主記憶装
置５０までの遅れ時間）×２十Ｑ（共通回路の遅れ）と
なる。下位優先度装置は高位優先度装置に比べて優先度
が低いのに加えて、バス使用に対するアクセス時間も長
い。このアクセス時間は、バスの線長が長くなる程増加
する。第２図は本発明の一実施例を示す図である。
続される入出力制御装置Ａ，ＢおよびＣを示す。参照数
字５０は主記憶装置を示し、この共通バスの優先順位は
主記憶装置５０が最高位であり、順次装置４０→装置３
０→装置２０→装置１０と優先度は低下していく。参照
数字１は共通のバス使用要求信号が送出される信号線、
参照数字２，２′，２″および２…は使用許可信号が送
出される信号線、参照数字３は実際のバス使用線を示す
。中央処理装置１０すなわち最下位優先度装置は高位優
先度装置群２０，３０，４０および５０からのバス使用
許可信号が信号線２′′′を介して伝達されてくるまで
待機し、このあとバス使用要求信号を信号線１に送出す
る。この待機時間は、（中央処理装置１０から主記憶装
置５０までの遅れ時間）×２十Ｑ（共通回路の遅れ）と
なる。下位優先度装置は高位優先度装置に比べて優先度
が低いのに加えて、バス使用に対するアクセス時間も長
い。このアクセス時間は、バスの線長が長くなる程増加
する。第２図は本発明の一実施例を示す図である。
参照数字１００は処理装置である中央処理装置を示し、
参照数字２００および３００は入出力制御装置を示す。
主記憶装置４００は最高位優先度装置である。参照数字
５００は本発明のバス使用制御装置である。バス制御装
置５００は下位優先度装置１００からのバス使用要求信
号と高位優先度装置群２００〜４００からのバス使用要
求信号とをそれぞれ信号線１１および１２を介して受信
する。参照数字１４は最下位陵先度装置１００‘こ対す
るバス使用許可信号が送出される信号線であり、参照数
字１３，１３′および１３″は同じく高位優先度装置群
２００〜４００‘こ対するバス使用許可信号が送出され
る信号線である。参照数字１５は実際のバス使用線であ
る。参照数字１６はバス使用要求が最下位優先度装置１
００または高位優先度装置群２００〜４００のうちのい
ずれかから発生したとき、これ以上のバス使用要求を禁
止する信号が送出される信号線である。ここで、従来と
異なる点は、バス制御装置５００が最下位優先度１００
の次に位置し、この次に最高位優先度装置が位置し、順
次優先順位が低下していく点であり、バス使用許可信号
１３，１３′および１３″と１４およびバス使用要求信
号１１と１２がそれぞれ区別されていることである。
参照数字２００および３００は入出力制御装置を示す。
主記憶装置４００は最高位優先度装置である。参照数字
５００は本発明のバス使用制御装置である。バス制御装
置５００は下位優先度装置１００からのバス使用要求信
号と高位優先度装置群２００〜４００からのバス使用要
求信号とをそれぞれ信号線１１および１２を介して受信
する。参照数字１４は最下位陵先度装置１００‘こ対す
るバス使用許可信号が送出される信号線であり、参照数
字１３，１３′および１３″は同じく高位優先度装置群
２００〜４００‘こ対するバス使用許可信号が送出され
る信号線である。参照数字１５は実際のバス使用線であ
る。参照数字１６はバス使用要求が最下位優先度装置１
００または高位優先度装置群２００〜４００のうちのい
ずれかから発生したとき、これ以上のバス使用要求を禁
止する信号が送出される信号線である。ここで、従来と
異なる点は、バス制御装置５００が最下位優先度１００
の次に位置し、この次に最高位優先度装置が位置し、順
次優先順位が低下していく点であり、バス使用許可信号
１３，１３′および１３″と１４およびバス使用要求信
号１１と１２がそれぞれ区別されていることである。
例えば、高位優先度装置群２００〜３００のうちのいず
れかの装置からバス使用要求が発生すると、これに応答
してバス制御装置５００は信号線６にバス使用禁止同期
信号を発生させ、これ以上のバス使用要求を禁止する。
このとき、このバス使用要求禁止同期信号が各高位優先
度装置に到達するまでにある程度の時間Ｄ（判定時間）
を要するので、この間にバス使用要求を発生した装置以
外の高位優先度装置２００〜３００からバス使用要求が
発生されることもある。このときには、これらバス使用
要求を発生している装置の中から優先順位に従ってバス
の使用が認められ、バス使用許可信号が信号線１３，１
３′および１３″にバス制御装置５００から送出される
。これに応答してバス使用信号が真となりバス使用要求
禁止同期信号を解除する。また、高位優先度装置群２０
０〜４００からのバス使用要求がなく、最下位優先度装
置１００からのバス使用要求だけがあったときには、上
述のようにバス制御装置５００はバス使用要求禁止同期
信号を発生させる。
れかの装置からバス使用要求が発生すると、これに応答
してバス制御装置５００は信号線６にバス使用禁止同期
信号を発生させ、これ以上のバス使用要求を禁止する。
このとき、このバス使用要求禁止同期信号が各高位優先
度装置に到達するまでにある程度の時間Ｄ（判定時間）
を要するので、この間にバス使用要求を発生した装置以
外の高位優先度装置２００〜３００からバス使用要求が
発生されることもある。このときには、これらバス使用
要求を発生している装置の中から優先順位に従ってバス
の使用が認められ、バス使用許可信号が信号線１３，１
３′および１３″にバス制御装置５００から送出される
。これに応答してバス使用信号が真となりバス使用要求
禁止同期信号を解除する。また、高位優先度装置群２０
０〜４００からのバス使用要求がなく、最下位優先度装
置１００からのバス使用要求だけがあったときには、上
述のようにバス制御装置５００はバス使用要求禁止同期
信号を発生させる。
このとき、最下位優先度装置１００は１装置しかないの
であるから、バス制御装置５００は最下位装置１００に
対し信号線１４を介してバス使用許可信号を送出し、高
位優先度装置２００〜４００１こ対しては送出しない。
ただし、バス使用禁止同期信号を送出したあと、判定時
間Ｄの間に高位優先度装置２００〜４００からバス使用
要求が送出されたときには、その判定時間○の間の優先
順位の決定を行い、ある一定時間後、信号線１４または
１３を介してバス使用許可信号を送出する。このように
、最下位優先度装置１００に対する使用許可信号はバス
上のどの装置も介することなく直接受信できるのでバス
アクセス時間が短くなる。また、高位優先度装置の中継
回路の故障等の影響を受けることもなくなる。第３図ａ
〜“ま本実施例の時間関係図であり、同図ａは最下位優
先度装置からのバス使用要求信号、同図ｂは高位懐先度
装置群からのバス使用要求信号、同図ｃはバス使用要求
禁止同期信号、同図ｄは信号線１４に送出されたバス使
用許可信号、同図ｅは信号線１３に送出されたバス使用
許可信号および同図ｆはバス使用信号である。
であるから、バス制御装置５００は最下位装置１００に
対し信号線１４を介してバス使用許可信号を送出し、高
位優先度装置２００〜４００１こ対しては送出しない。
ただし、バス使用禁止同期信号を送出したあと、判定時
間Ｄの間に高位優先度装置２００〜４００からバス使用
要求が送出されたときには、その判定時間○の間の優先
順位の決定を行い、ある一定時間後、信号線１４または
１３を介してバス使用許可信号を送出する。このように
、最下位優先度装置１００に対する使用許可信号はバス
上のどの装置も介することなく直接受信できるのでバス
アクセス時間が短くなる。また、高位優先度装置の中継
回路の故障等の影響を受けることもなくなる。第３図ａ
〜“ま本実施例の時間関係図であり、同図ａは最下位優
先度装置からのバス使用要求信号、同図ｂは高位懐先度
装置群からのバス使用要求信号、同図ｃはバス使用要求
禁止同期信号、同図ｄは信号線１４に送出されたバス使
用許可信号、同図ｅは信号線１３に送出されたバス使用
許可信号および同図ｆはバス使用信号である。
また、図において、参照英文字Ａの部分は判定時間○以
内の信号線１２を介してバス使用要求信号が至り釆しな
かったために最下位優先度装置１００１こ使用許可が与
えられた例であり、参照英文字Ｂの部分は判定時間Ｄ以
内に信号線１２を介してバス使用要求信号が到来したた
めに高位優先度装置にバス使用許可が与えられた例であ
る。第４図はバス制御装置５００の一構成例を示す回路
図である。本装置は、信号線１５，１２および１１から
の信号をそれぞれ反転して出力するィンバータ５０１，
５０２および５０３と、一方の入力端子にィンバータ５
０２の出力が与えられた論理積（ＡＮＤ）ゲート５０４
と、一方の入力端子にィンバータ５０３の出力が与えら
れたＡＮＤゲート５０５と、一方の入力端子にゲート５
０４の出力が与えられ他方の入力端子にゲート５０５の
出力が与れられたＮＯＲゲートと、入力端子○が接地さ
れクロツク端子ＣＰにゲート５０１の出力が与えられマ
スタセツト端子にＮＯＲゲート５０６の出力が与えられ
た遅延型フリップフロツプ５０７と、入力端子Ｄにゲー
ト５０２の出力が与えられクロツク端子ＣＰにフリツプ
フロツプ５０７の出力端子Ｑからの出力が与えられた遅
延型フリップフロツプ５１２と、入力端子Ｄにゲート５
０３の出力が与えられクロツク端子ＣＰにフリツプフロ
ツプ５０７の出力様子Ｑからの出力が与えられた遅延型
フリツプフロップ５１４と、フリップフロツプ５０７の
出力端子Ｑからの出力を増中して信号線１６に出力する
ドライバ５０８と、フリツプフロツプ５０７の出力端子
Ｑからの出力をそれ，ぞれ時間Ｄおよび（Ｄ十Ｗ）だけ
遅延させて出力する第１およびび第２の出力端子を有す
る遅延回路５０９と、回路５０９の第２の出力端子の出
力を反転して出力するィンバータ５１０と、一方の入力
端子にィンバータ５１０の出力が与えられ他方の入力端
子に回路５０９の第１の出力端子からの出力が与えられ
たＡＮＤゲート５１ １と、フリツプフロップ５１２の
出力端子Ｑからの出力とゲ−ト５１１の出力との論理積
をとり結果を信号線１３に出力するＡＮＤゲート５ １
３と、ゲート５ １１の出力とフリツプフロツプ５１２
の出力端子Ｑからの出力とフリツプフロップ５１４の出
力端子Ｑからの出力との論理積をとり結果を信号線１４
に出力するＡＮＤゲート５１５とから構成される。フリ
ツプフロツプ５０７において、マスタセツト端子にパル
スが与えられるとその出力端子ＱおよびＱはそれぞれ論
理“１”および“０”にセットされる。以上、本発明に
は最下位優先度装置のバス使用に対するバスアクセス時
間の短縮を達成することができるという効果がある。
内の信号線１２を介してバス使用要求信号が至り釆しな
かったために最下位優先度装置１００１こ使用許可が与
えられた例であり、参照英文字Ｂの部分は判定時間Ｄ以
内に信号線１２を介してバス使用要求信号が到来したた
めに高位優先度装置にバス使用許可が与えられた例であ
る。第４図はバス制御装置５００の一構成例を示す回路
図である。本装置は、信号線１５，１２および１１から
の信号をそれぞれ反転して出力するィンバータ５０１，
５０２および５０３と、一方の入力端子にィンバータ５
０２の出力が与えられた論理積（ＡＮＤ）ゲート５０４
と、一方の入力端子にィンバータ５０３の出力が与えら
れたＡＮＤゲート５０５と、一方の入力端子にゲート５
０４の出力が与えられ他方の入力端子にゲート５０５の
出力が与れられたＮＯＲゲートと、入力端子○が接地さ
れクロツク端子ＣＰにゲート５０１の出力が与えられマ
スタセツト端子にＮＯＲゲート５０６の出力が与えられ
た遅延型フリップフロツプ５０７と、入力端子Ｄにゲー
ト５０２の出力が与えられクロツク端子ＣＰにフリツプ
フロツプ５０７の出力端子Ｑからの出力が与えられた遅
延型フリップフロツプ５１２と、入力端子Ｄにゲート５
０３の出力が与えられクロツク端子ＣＰにフリツプフロ
ツプ５０７の出力様子Ｑからの出力が与えられた遅延型
フリツプフロップ５１４と、フリップフロツプ５０７の
出力端子Ｑからの出力を増中して信号線１６に出力する
ドライバ５０８と、フリツプフロツプ５０７の出力端子
Ｑからの出力をそれ，ぞれ時間Ｄおよび（Ｄ十Ｗ）だけ
遅延させて出力する第１およびび第２の出力端子を有す
る遅延回路５０９と、回路５０９の第２の出力端子の出
力を反転して出力するィンバータ５１０と、一方の入力
端子にィンバータ５１０の出力が与えられ他方の入力端
子に回路５０９の第１の出力端子からの出力が与えられ
たＡＮＤゲート５１ １と、フリツプフロップ５１２の
出力端子Ｑからの出力とゲ−ト５１１の出力との論理積
をとり結果を信号線１３に出力するＡＮＤゲート５ １
３と、ゲート５ １１の出力とフリツプフロツプ５１２
の出力端子Ｑからの出力とフリツプフロップ５１４の出
力端子Ｑからの出力との論理積をとり結果を信号線１４
に出力するＡＮＤゲート５１５とから構成される。フリ
ツプフロツプ５０７において、マスタセツト端子にパル
スが与えられるとその出力端子ＱおよびＱはそれぞれ論
理“１”および“０”にセットされる。以上、本発明に
は最下位優先度装置のバス使用に対するバスアクセス時
間の短縮を達成することができるという効果がある。
第１図は従来例を示す図、第２図は本発明の一実施例を
示す図および第３図ａ〜ｆは本実施例の動作を説明する
ための時間関係図ならびに第４図はバス制御装置の一構
成例を示す回路図である。 図において、１，１１，１２・・・・・・バス使用要求
信号線、２，２′，２″，２′′′，１３，１３′，１
３ｒ，１４・・・・・・バス使用許可信号線、３，１５
・・・・・・バス使用信号線、１６…・・・バス使用要
求禁止同期信号線、１０〜５０，１００〜５００・・・
・・・袋直。粉３函 多４鷺 菊ノ図 多ｚ陣
示す図および第３図ａ〜ｆは本実施例の動作を説明する
ための時間関係図ならびに第４図はバス制御装置の一構
成例を示す回路図である。 図において、１，１１，１２・・・・・・バス使用要求
信号線、２，２′，２″，２′′′，１３，１３′，１
３ｒ，１４・・・・・・バス使用許可信号線、３，１５
・・・・・・バス使用信号線、１６…・・・バス使用要
求禁止同期信号線、１０〜５０，１００〜５００・・・
・・・袋直。粉３函 多４鷺 菊ノ図 多ｚ陣
Claims (1)
- １ 処理装置と主記憶装置と入出力制御装置等とが共通
バスに接続されたデータ処理システムの前記各装置に与
えられた優先順位に基いて前記各装置の前記共通バス使
用の優先順位を判断するバス制御装置において、最下位
優先度装置と高位優先度装置群との間に位置し、前記高
位優先度装置群は第１のバス使用許可信号がいもづる式
に接続され、前記最下位優先度を持つ装置とは第２のバ
ス使用許可信号線および第２のバス使用要求信号線を介
して接続され、前記高位優先度装置群の各装置とは該各
装置に共通の第１のバス使用要求線を介して接続され、
前記各装置のうちのある装置から前記第１又は第２のバ
ス使用要求線を介して送出された第１又は第２のバス使
用要求信号を検出した場合にはバス使用要求禁止同期信
号をバス使用要求禁止同期信号線に送出し該同期信号を
送出したあと予め定めた判定時間が経過するまでに前記
第１のバス使用要求信号が到来したときには該第１のバ
ス使用要求信号を送出した前記装置のうち優先順位の高
い装置から前記共通バスの使用を許可し、前記判定時間
内に前記第１のバス使用要求信号が到来しなかつたとき
には前記最下位優先度を持つ装置へのバス使用許可信号
の送出を第２のバス使用許可信号線を介して直接行なう
ことを特徴とするバス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10562280A JPS6022382B2 (ja) | 1980-07-31 | 1980-07-31 | バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10562280A JPS6022382B2 (ja) | 1980-07-31 | 1980-07-31 | バス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5731022A JPS5731022A (en) | 1982-02-19 |
| JPS6022382B2 true JPS6022382B2 (ja) | 1985-06-01 |
Family
ID=14412584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10562280A Expired JPS6022382B2 (ja) | 1980-07-31 | 1980-07-31 | バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022382B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159126A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | デ−タ処理システム |
-
1980
- 1980-07-31 JP JP10562280A patent/JPS6022382B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5731022A (en) | 1982-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237567A (en) | Processor communication bus | |
| US4792926A (en) | High speed memory system for use with a control bus bearing contiguous segmentially intermixed data read and data write request signals | |
| KR890006019A (ko) | 토큰패싱 버스방식을 사용한 네트워크 시스템 | |
| CA1275328C (en) | Apparatus and method for responding to an aborted signal exchange between subsystems in a data processing system | |
| JPS5965355A (ja) | コンピュータシステム用周辺装置 | |
| JPS6022382B2 (ja) | バス制御装置 | |
| US4967390A (en) | Bus driving and decoding circuit | |
| US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
| US5241629A (en) | Method and apparatus for a high performance round robin distributed bus priority network | |
| US5446847A (en) | Programmable system bus priority network | |
| JP3240863B2 (ja) | 調停回路 | |
| KR960703250A (ko) | 버스 시스템의 작동 방법 및 이 작동 방법을 수행하기 위한 장치(process and arrangement for operating a bus system) | |
| JPS63231661A (ja) | 優先順位制御装置 | |
| JPH05289987A (ja) | バス権調停回路 | |
| JP2754885B2 (ja) | Ｃｐｕ出力データ制御回路 | |
| KR920000511Y1 (ko) | 셀프코드 아비터 | |
| EP0284094B1 (en) | Tandem priority resolver | |
| US6073200A (en) | System having processor monitoring capability of an integrated circuits buried, internal bus for use with a plurality of internal masters and a method therefor | |
| KR950013843B1 (ko) | 다중화 버스 중재 방법 및 장치 | |
| JPH0113575B2 (ja) | ||
| JP2533923B2 (ja) | 記憶制御装置 | |
| JP2760322B2 (ja) | パリティエラー障害エージェントの特定方式 | |
| JPS59106024A (ja) | Ｄｍａ制御装置 | |
| JPS6217263B2 (ja) | ||
| JPS5816351A (ja) | プライオリテイ選択装置 |