JPS60227431A - ダイボンデイング状態の検査装置 - Google Patents

ダイボンデイング状態の検査装置

Info

Publication number
JPS60227431A
JPS60227431A JP59084519A JP8451984A JPS60227431A JP S60227431 A JPS60227431 A JP S60227431A JP 59084519 A JP59084519 A JP 59084519A JP 8451984 A JP8451984 A JP 8451984A JP S60227431 A JPS60227431 A JP S60227431A
Authority
JP
Japan
Prior art keywords
die
inspection
memory
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59084519A
Other languages
English (en)
Other versions
JPH0671039B2 (ja
Inventor
Hiroyuki Tsukahara
博之 塚原
Tetsuo Hizuka
哲男 肥塚
Noriyuki Hiraoka
平岡　規之
Masahito Nakajima
雅人 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59084519A priority Critical patent/JPH0671039B2/ja
Publication of JPS60227431A publication Critical patent/JPS60227431A/ja
Publication of JPH0671039B2 publication Critical patent/JPH0671039B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy

Landscapes

  • Image Analysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）０発明の技術分野 本発明はグイ　（半導体チップ等）をパッケージ、フレ
ーム、基板等にボンディングしたときの状態を自動的に
、全数検査する装置に関する。
（ｂ）、技術の背景 集積回路の組立工程にはグイ分離、グイボンディング、
ワイヤボンディング、封止等があり、各工程とも自動化
が進んでいる。しかし集積回路の信頼性を上げるための
上記各工程後の検査はまだ自動化されておらず、人によ
る目視検査に親っている。このためこの分野の自動化が
要望されている。
（Ｃ）、従来技術と問題点 現状ではグイボンディング工程は自動化され、高速加工
が行われている。しかし工程後の検査は目視検査による
ため、全数検査が困難であり、また個人差による検査基
準の相違が生ずる欠点があった。
（ｄ）０発明の目的 本発明の目的は従来技術の有する上記の欠点を除去し、
人による目視検査に頬っているグイボンディング加工後
の検査を自動化し、高速全数検査を可能とする検査装置
を提供することにある。
（ｅ）３発明の構成 上記の目的は、ダイ取りつけ部材の形状を撮像する撮像
光学系と、該ダイ取りつけ部材の形状を表す信号を計数
する回路と、グイの周囲長を該信号の存在する部分のみ
計数する回路と、該信号の連続性をめる回路と、前記計
数値および連続性によりダイボンディングの良否を判定
する回路とを有する本発明によるダイボンディング状態
の検査装置により達成される。
本発明によれば、グイ取りつけ部材の形状と連続性を数
値化してダイ取りつけ状態の良否を判定することにより
、ダイ取りつけ状態の検査を自動化することができる。
（ｆ）１発明の実施例 以下図を用いて本発明の詳細な説明する。
第１図は本発明の実施例の構成を示すプロ・ツク図であ
る。
ｉ、搬送されてきたパッケージ３に、鑞材等の取りつけ
部材２により取りつけられたダイ１を落射照明装置５で
照明し、撮像装置６で撮像する。
撮像信号をアナログ・ディジタル変換回路７でディジタ
ル信号に変換し、画像メモリ８に格納する。
第２図は格納されたダイの画像を示す。画像メモリ８内
の情報をもとにダイ位置検出回路９でグイ位置をめ、検
査エリア設定回路１０で第３図に示される検査エリアＡ
、Ｂ、Ｃ，Ｄを設定する。つぎに画像メモリ８の内容を
検査画像メモリ１１に格納する。
ここで注意を要するのはダイの大きさが微妙に異なるこ
とである。この理由はウェハよりダイに分割切断すると
き、ウェハ上のストリート（スクライプライン）をダイ
シングツーで切るのであるが切跡が完全に等しくならな
いからである。従って検査エリア設定回路１０では、グ
イ位置検出回路９の情報からダイ領域とスクライブライ
ンの境界とを検査エリアの内側となるようにしている。
ｉｉ、つぎにダイ１の周囲にはみ出したダイ取りつけ部
材２を斜方照明装置４でくまなく照明し、撮像装置６で
撮像する。撮像信号をアナログ・ディジタル変換回路７
でディジタル信号に変換し、画像メモリ８に格納する。
第４図はグイ取りつけ部材２の画像である。斜め上方か
ら照明しているためダイのエツジ信号等も混入している
。
ｉｉｉ　、前記ｉｉにより画像メモリ８に格納したダイ
取りつけ部材２の画像から、前記ｉにより検査画像メモ
１月１に格納したダイの画像を検査画像差分回路１２で
差分し、その結果を検査画像メモリ１１に再格納する。
グイ付検査回路１３はメモリ情報と検査エリア設定回路
１０のエリア情報から、ダイの４辺に沿った検査エリア
Ａ−Ｄについてグイ付は状態を検査する。第５図は検査
画像差分回路１２で差分された検査画像である。ここで
はダイのエツジ信号等余分な信号が除去されている。
以上で検査装置の構成の説明を終わり、つぎに検査方法
を第６図を用いて説明する。
図は検査エリアＡのみを示し、検査エリアの画素列毎に
Ａ１〜Ａｎのラベルを付ける。
１０列毎に信号画素をカウントする。例えばＡ５では３
である。
ｉｉ、カウント値が００列があるかどうかを調べる。例
えばＡ１３．　Ａ１４が０である。この部分でダイ取り
つけ部材２が途切れている。
ｉｉｉ　、検査エリア内でカウント値が１以上ある列の
割合を調べる。ここでは（ｎ−２）／ｎ　である。
ｉｖ、検査エリア内のダイ取りつけ部材２の面積をめる
。（カウント値の合計） ■、前記１＝ｉｖを検査エリアＢ、Ｃ，Ｄについて行う
。
上記のｉｖ、ｉｉｉ、ｉｉを式で示すとつぎのようにな
る。
ｉｖ、面積 ＷＸ（ｎａ＋ｎｍ＋ｎｃ＋ｎｎ）　〕 ×１００％ ｉｉｉ　、周囲長 （ｎ　ａ＋　ｎ　ｍ＋　ｎ　ｃ＋　ｎ　ｏ）　）　ｘ　
１００％ここで、 ５（Ａｉ）、５（Ｂｉ）、５（Ｃｉ）、５（Ｄｉ）はＡ
ｔ、Ｂｉ、Ｃｉ、Ｄｉ列のカウント数、 Ｌ（Ａｔ）、Ｌ（Ｂｉ）、Ｌ（Ｃｉ）、Ｌ（Ｄｉ）＝ｌ
：Ｓ（＾ｉ）、５（Ｂｉ）、５（Ｃｉ）、５（Ｄｉ）≧
１に対して。
＝Ｑ：Ｓ（＾ｉ）、５（Ｂｉ）、５（Ｃｉ）、５（Ｄｉ
）　＝　０に対して。
ｎＡ＋　ｎ！１１　ｎ　Ｃ＋　ｎ　Ｄは各検査エリアの
列の数、 Ｗは各検査エリアの幅 を表す。さらにパラメータを Ｘ＝１：　α≦Ｓ≦１００に対して。
＝Ｑ：　３＜α　に対して。
Ｙ−１：　β≦Ｌ≦１００に対して。
＝ＱＨＬ＜β　に対して。
Ｚ＝１：　ｒ≦Ｃ≦４　に対して。
＝０：　Ｃ＜ｒ　に対して。
とすると、判別式は Ｔ＝ａＸ＋ｂＹ＋ｃＺ ここで、 Ｔ＝１：　良品 一〇：　不良品 例えば、旧り規格８８３Ｂ　ＭＥＴＨＯＤ２０１０．６
の３．１．６．２のｂでは ａ＝ｏ、ｂ＝１．　ｃ＝１．　β＝７５％、ｒ＝２゜で
ある。
（ｇ）１発明の効果 以上詳細に説明したように本発明によれば、人による目
視検査に頼っているグイポンディング加工後の検査を自
動化し、高速全数検査を可能とする検査装置が得られ、
グイボンディングの生産性、信頼性の向上が期待できる
。
【図面の簡単な説明】
第１図は本発明の実施例の構成を示すブロック図、第２
図はグイの画像を示す図、第３図は検査検査画像を示す
図、第６図は検査エリアＡについて検査方法を説明する
ための図である。 図において、１はグイ、２はグイ取りつけ部材、３はパ
ッケージ、４は斜方照明装置、５は落射照明装置、６は
撮像装置、７はアナログ・ディジタル変換回路、８は画
像メモリ、９はグイ位置検出回路、１０は検査エリア設
定回路、１１は検査画像メモリ、１２は検査画像差分回
路、１３はグイ付検査回路１３である。

Claims (1)

    【特許請求の範囲】
  1. グイ取りつけ部材の形状を撮像する撮像光学系と、該ダ
    イ取りつけ部材の形状を表す信号を計数する回路と、グ
    イの周囲長を該信号の存在する部分のみ計数する回路と
    、該信号の連続性をめる回路と、前記計数値および連続
    性によりグイボンディングの良否を判定する回路とを有
    することを特徴とするグイボンディング状態の検査装置
    。
JP59084519A 1984-04-26 1984-04-26 ダイボンディング状態の検査装置 Expired - Fee Related JPH0671039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59084519A JPH0671039B2 (ja) 1984-04-26 1984-04-26 ダイボンディング状態の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59084519A JPH0671039B2 (ja) 1984-04-26 1984-04-26 ダイボンディング状態の検査装置

Publications (2)

Publication Number Publication Date
JPS60227431A true JPS60227431A (ja) 1985-11-12
JPH0671039B2 JPH0671039B2 (ja) 1994-09-07

Family

ID=13832877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59084519A Expired - Fee Related JPH0671039B2 (ja) 1984-04-26 1984-04-26 ダイボンディング状態の検査装置

Country Status (1)

Country Link
JP (1) JPH0671039B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196777A (ja) * 1986-02-24 1987-08-31 Shigumatsukusu Kk 物体認識装置
JPS63122129A (ja) * 1986-11-12 1988-05-26 Hitachi Ltd ペレツトボンデイング装置
JPH0376137A (ja) * 1989-08-18 1991-04-02 Toshiba Corp ワイヤボンディング検査装置
JPH0388342A (ja) * 1989-08-31 1991-04-12 Fujitsu Ltd 半導体装置の製造方法
JPH0855218A (ja) * 1994-08-09 1996-02-27 Fujitsu Ltd パターン検査方法及びパターン検査装置
JP2012089815A (ja) * 2010-09-24 2012-05-10 Nec Corp 液状材料の食み出し状態安定化装置および食み出し状態安定化方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164545A (en) * 1980-05-21 1981-12-17 Hitachi Ltd Pellet bonding inspection and device therefor
JPS5839019A (ja) * 1981-08-31 1983-03-07 Toshiba Corp 半導体ダイボンデイング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164545A (en) * 1980-05-21 1981-12-17 Hitachi Ltd Pellet bonding inspection and device therefor
JPS5839019A (ja) * 1981-08-31 1983-03-07 Toshiba Corp 半導体ダイボンデイング装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196777A (ja) * 1986-02-24 1987-08-31 Shigumatsukusu Kk 物体認識装置
JPS63122129A (ja) * 1986-11-12 1988-05-26 Hitachi Ltd ペレツトボンデイング装置
JPH0376137A (ja) * 1989-08-18 1991-04-02 Toshiba Corp ワイヤボンディング検査装置
JPH0388342A (ja) * 1989-08-31 1991-04-12 Fujitsu Ltd 半導体装置の製造方法
JPH0855218A (ja) * 1994-08-09 1996-02-27 Fujitsu Ltd パターン検査方法及びパターン検査装置
JP2012089815A (ja) * 2010-09-24 2012-05-10 Nec Corp 液状材料の食み出し状態安定化装置および食み出し状態安定化方法

Also Published As

Publication number Publication date
JPH0671039B2 (ja) 1994-09-07

Similar Documents

Publication Publication Date Title
US5115475A (en) Automatic semiconductor package inspection method
JP2851151B2 (ja) ワイヤボンディング検査装置
JPH07111998B2 (ja) ワイヤボンディング検査装置
JPH0671039B2 (ja) ダイボンディング状態の検査装置
US6212077B1 (en) Built-in inspection template for a printed circuit
JPH05232034A (ja) 半導体素子の外観検査装置とその方法
KR100819796B1 (ko) 반도체패키지의 분류방법
KR950004592B1 (ko) 접합부의 검사 방법
JPS62274205A (ja) リ−ド平坦度検査方法および装置
JPH07260445A (ja) リードフレームの自動検査方法及び装置
JPS60125547A (ja) 検査装置
JP2656249B2 (ja) 表面検査装置
JPH0576185B2 (ja)
JP2842486B2 (ja) 透明モールドｉｃ検査装置
JP2818347B2 (ja) 外観検査装置
JPH07159333A (ja) 外観検査装置及び外観検査方法
JP3348059B2 (ja) 半導体装置の製造方法
JP3184640B2 (ja) ボンディングワイヤ検査装置
JPS5944778B2 (ja) 半導体ペレツト外観検査方法
JPS63302350A (ja) 検査装置
JP3164073B2 (ja) ボンディング検査方法及びその装置
JPH06104336A (ja) 半導体ウェーハ及びその検査方法
JP3171949B2 (ja) ワイヤボンディング検査方法
JPH02143434A (ja) ダイボンディング装置
JPS61294831A (ja) ウエハチツプの検出方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees