JPS60227492A - 電子回路ブロツク - Google Patents
電子回路ブロツクInfo
- Publication number
- JPS60227492A JPS60227492A JP8531284A JP8531284A JPS60227492A JP S60227492 A JPS60227492 A JP S60227492A JP 8531284 A JP8531284 A JP 8531284A JP 8531284 A JP8531284 A JP 8531284A JP S60227492 A JPS60227492 A JP S60227492A
- Authority
- JP
- Japan
- Prior art keywords
- board
- circuit block
- electronic circuit
- small
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000007789 sealing Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野」
この発明は半導体素子、電子部品等を実装せる電子回路
ブロックに関する。 ′ 〔背景技術」 従来の、プリント配線は、電気回路基板に半導体素子と
電子部品を混在実装する電子回路ブロックは一般に、ま
ず、半導体素子を、グイボンド、ワイヤボンドをへて固
定し封止した後に他の電子部品を半田等で同基板に取付
けるという方法で形成する。
ブロックに関する。 ′ 〔背景技術」 従来の、プリント配線は、電気回路基板に半導体素子と
電子部品を混在実装する電子回路ブロックは一般に、ま
ず、半導体素子を、グイボンド、ワイヤボンドをへて固
定し封止した後に他の電子部品を半田等で同基板に取付
けるという方法で形成する。
この場合の問題点は、次の通りである。■ 半導体素子
の封止樹脂を、一定の形状に維持して封止することが困
難であるので耐湿性等の封止信頼性が不安定となる。■
電気回路基板が大きい場合、基板ソリの影響により、
半導体素子のボンディングの信頼性が欠ける。■ 一般
に、ボンディング、封止工程は加熱工程となるため、電
気回路基板の導体都（通例、銅箔）が酸化を受け、後工
程での電子部品の半田付は性が低下する。
の封止樹脂を、一定の形状に維持して封止することが困
難であるので耐湿性等の封止信頼性が不安定となる。■
電気回路基板が大きい場合、基板ソリの影響により、
半導体素子のボンディングの信頼性が欠ける。■ 一般
に、ボンディング、封止工程は加熱工程となるため、電
気回路基板の導体都（通例、銅箔）が酸化を受け、後工
程での電子部品の半田付は性が低下する。
〔発明の目的」
この発明は半導体素子封止の信頼性をあげた電子回路ブ
ロックを提供せんとする。
ロックを提供せんとする。
〔発明の開示」
この発明による電子回路ブロックは、ｊｌ１図乃土弟３
図に示すように半導体素子（１）と電、子部品■）を混
在実装する電子回路ブロックにおいて、半導体素子（１
）は他の電子部品（２）をもあわせ搭載する電気回路基
板（母基板用３）とは別の小型の電気回路基板（小基板
）（４）にワイヤボンド、ダイボンド等で実装し、他方
、母基板（３）には孔（６）をあけ、前記小基板（４）
を、塔載せる半導体素子（１）を絞孔（６）に入れると
共に各々の電極（７）、（８）をフェースダウン接ブロ
ックである。
図に示すように半導体素子（１）と電、子部品■）を混
在実装する電子回路ブロックにおいて、半導体素子（１
）は他の電子部品（２）をもあわせ搭載する電気回路基
板（母基板用３）とは別の小型の電気回路基板（小基板
）（４）にワイヤボンド、ダイボンド等で実装し、他方
、母基板（３）には孔（６）をあけ、前記小基板（４）
を、塔載せる半導体素子（１）を絞孔（６）に入れると
共に各々の電極（７）、（８）をフェースダウン接ブロ
ックである。
この発明による電子回路ブロックの製造工程は次の通り
である。
である。
半導体素子（１）は小基板（４）にダイボンド、ワイヤ
ボンドにより実装する。
ボンドにより実装する。
同小基板（４）周辺部の電極（７）を、前記半導体素子
（１）を内包可能な母基板（３）上の孔（６）周辺部の
所定の電極８）にフェースダウン方式で接合する形で、
他の電子部品（２）と共に半田付けする。
（１）を内包可能な母基板（３）上の孔（６）周辺部の
所定の電極８）にフェースダウン方式で接合する形で、
他の電子部品（２）と共に半田付けする。
その上で母基板（３）を逆転させ、前述の母基板（３）
上の孔（６）に封止樹脂（５）を注入し加熱硬化させ半
導体素子を封止することにより完成品としている。
上の孔（６）に封止樹脂（５）を注入し加熱硬化させ半
導体素子を封止することにより完成品としている。
し発明の効果〕
以上のようにこの発明の電子回路ブロックによれば、母
基板（３）の孔（６）を利用して、封止樹脂（５１を一
定の厚さ、形状で硬化させることが可能となり、半導体
素子（１）の封止信頼性が向上する。
基板（３）の孔（６）を利用して、封止樹脂（５１を一
定の厚さ、形状で硬化させることが可能となり、半導体
素子（１）の封止信頼性が向上する。
半導体素子（１）を実装する小基板（４）は小さく形成
すること可能であり、母基板（３）のソリの影響受けに
く＼、ボンディング信頼性が向上する。
すること可能であり、母基板（３）のソリの影響受けに
く＼、ボンディング信頼性が向上する。
半導体素子（１）を実装する小基板（４）はフェースダ
ウン方式で母基板（３）に実装するため、片面電気回路
基板の使用で形成可能であり、経済的な製作ができる。
ウン方式で母基板（３）に実装するため、片面電気回路
基板の使用で形成可能であり、経済的な製作ができる。
第１図乃至第３図に示すのはこの発明の一実施例を示す
図で、第１図及び第２図は斜視図、第３図は断面図であ
る。
図で、第１図及び第２図は斜視図、第３図は断面図であ
る。
Claims (1)
- （１１半導体素子（１）と電子部品＜２）を混在実装す
る電子回路ブロックに２いて、半導体素子（１１は他の
電子部品シ）をもあわせ塔載する電気回路基板（母基板
）（３）とは別の小型の電気回路基板（小基板）（４）
にワイヤボンド、ダイホント等で実装し、他方、母基板
（３）には孔（６）をあけ、前記小基板（４）を、塔載
せる半導体素子（１）を鎖孔（６７に入れると共に各々
の電極（７１，（８１をフェースダウン接続するように
し
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8531284A JPS60227492A (ja) | 1984-04-25 | 1984-04-25 | 電子回路ブロツク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8531284A JPS60227492A (ja) | 1984-04-25 | 1984-04-25 | 電子回路ブロツク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60227492A true JPS60227492A (ja) | 1985-11-12 |
Family
ID=13855085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8531284A Pending JPS60227492A (ja) | 1984-04-25 | 1984-04-25 | 電子回路ブロツク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60227492A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62180970U (ja) * | 1986-05-08 | 1987-11-17 | ||
| JP2008294330A (ja) * | 2007-05-28 | 2008-12-04 | Shinko Electric Ind Co Ltd | チップ内蔵基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515187A (ja) * | 1974-03-11 | 1976-01-16 | Baker Perkins Holdings Ltd | Shinamonookurisochi |
| JPS5946085A (ja) * | 1982-09-09 | 1984-03-15 | ソニー株式会社 | カ−ド |
-
1984
- 1984-04-25 JP JP8531284A patent/JPS60227492A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515187A (ja) * | 1974-03-11 | 1976-01-16 | Baker Perkins Holdings Ltd | Shinamonookurisochi |
| JPS5946085A (ja) * | 1982-09-09 | 1984-03-15 | ソニー株式会社 | カ−ド |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62180970U (ja) * | 1986-05-08 | 1987-11-17 | ||
| JP2008294330A (ja) * | 2007-05-28 | 2008-12-04 | Shinko Electric Ind Co Ltd | チップ内蔵基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841863B2 (en) | Ball grid array package with stacked center pad chips and method for manufacturing the same | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| JP3475569B2 (ja) | パッケージ及びその製造方法 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JPS5930555Y2 (ja) | プリント基板 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JPS5823956B2 (ja) | インサツハイセンバン | |
| JPH01225196A (ja) | 積層混成集積回路の製造方法 | |
| JPS63310140A (ja) | 電子回路装置とその製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JPH04115540A (ja) | 放熱板付き半導体装置の製造方法 | |
| JP2707673B2 (ja) | Ｉｃモジュールおよびその製造方法 | |
| JPS62155546A (ja) | メモリ−モジユ−ル | |
| KR20000012444A (ko) | 반도체 칩 패키지 구조 | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JPH04241447A (ja) | 半導体モジュール | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPS62179794A (ja) | 電気回路配線板 | |
| JP3257931B2 (ja) | 半導体パッケージとその製造方法および半導体装置 |