JPS6022823A - 切換パルス発生回路 - Google Patents
切換パルス発生回路Info
- Publication number
- JPS6022823A JPS6022823A JP58131257A JP13125783A JPS6022823A JP S6022823 A JPS6022823 A JP S6022823A JP 58131257 A JP58131257 A JP 58131257A JP 13125783 A JP13125783 A JP 13125783A JP S6022823 A JPS6022823 A JP S6022823A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input terminal
- output
- counter
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数の入力信号をアナログスイノナ等で切り
換えるだめの、切換パルスの発生に関するものである。
換えるだめの、切換パルスの発生に関するものである。
従来例の構成とその問題点
近年、テレビ受像機では、複数のビデオ人力乞１．゛。
子を持ち、これをリモートコントロールで順次ＬＪＪり
換えられる様になっている。そのひとつの方法として、
例えば入力端子を３〜５個持っておき、リモートコント
ロール又は受像機のスイッチにより、ボタンを１回押す
毎に、入力１・入力２・人力３・・・・・・という様に
順次切り換えられる様りなされている。
換えられる様になっている。そのひとつの方法として、
例えば入力端子を３〜５個持っておき、リモートコント
ロール又は受像機のスイッチにより、ボタンを１回押す
毎に、入力１・入力２・人力３・・・・・・という様に
順次切り換えられる様りなされている。
しかし、この方法の欠点は、入力端子駒か増ツノ］１し
てくると、もとの状態にもどすのに、何回もボタンを押
さなけれはならないということである。・例えば、入力
１と、入力２にのみ信号が供給されている場合でも、入
力１かも入力２に切り換に−るには、１回のボタン操作
でよいが、次−入力１にするにｄ：、３，４・・・・・
・ｎと何回か押し続けてから入力１にもとず８袈があり
、操作性か極めて悪いものとなる。
てくると、もとの状態にもどすのに、何回もボタンを押
さなけれはならないということである。・例えば、入力
１と、入力２にのみ信号が供給されている場合でも、入
力１かも入力２に切り換に−るには、１回のボタン操作
でよいが、次−入力１にするにｄ：、３，４・・・・・
・ｎと何回か押し続けてから入力１にもとず８袈があり
、操作性か極めて悪いものとなる。
発明の目的
本発明は、このような欠点を除去するものてあリ、入力
信号か供給されている入力端子以外は、自動的にスキッ
プして飛越すことができる様な回路を提供しようとする
ものである。
信号か供給されている入力端子以外は、自動的にスキッ
プして飛越すことができる様な回路を提供しようとする
ものである。
発明の構成
本発明による切換パルス発生装置は、カウンタとデコー
ダを含み、カウンタにクロックパルスが加えられる毎に
順次大カイロ号を切り換える電子切換回路を設け、デコ
ーダの出力パルスを、遅延しかつ微分した信号とへの入
力信号の供給に従って入力端子に連動した機械スイッチ
の出力とで論理ゲートをとり、上記カウンタのクロック
入力に戻して、上記入力端子にコネクタが接続されてい
ない場合、カウンタの計数を進めるスキップ動作を行う
ようにしたものである。
ダを含み、カウンタにクロックパルスが加えられる毎に
順次大カイロ号を切り換える電子切換回路を設け、デコ
ーダの出力パルスを、遅延しかつ微分した信号とへの入
力信号の供給に従って入力端子に連動した機械スイッチ
の出力とで論理ゲートをとり、上記カウンタのクロック
入力に戻して、上記入力端子にコネクタが接続されてい
ない場合、カウンタの計数を進めるスキップ動作を行う
ようにしたものである。
実が１ｊレリの説明
第１図に本発明の一実施例の切換パルス発生回路の−ψ
１）のブロック図である。
１）のブロック図である。
切換回路１は、入力動子の数に対処したｎ個のアナログ
スイッチで＋ｌＩ＋成される。入力端子は連動スイッチ
付のもので、入力端子（ｃ人カピンが挿入されるとスイ
ッチ８１〜Ｓｎがオーブンになる様になっている。一般
にフォノピンタイプのものか良く知られている。スイッ
チ８１〜Ｓｎの一方の端子はおのおの検出回路２１〜２
ｎ に接続されている。
スイッチで＋ｌＩ＋成される。入力端子は連動スイッチ
付のもので、入力端子（ｃ人カピンが挿入されるとスイ
ッチ８１〜Ｓｎがオーブンになる様になっている。一般
にフォノピンタイプのものか良く知られている。スイッ
チ８１〜Ｓｎの一方の端子はおのおの検出回路２１〜２
ｎ に接続されている。
アナログスイッチをコントロールする切換パルス発生部
は、ｎ進カウンタ−３とこれをデコートする２進−１０
進デコーダ４で構成される。ｎ進カウンタ−３のクロッ
ク入力には、リモコン等の順送りパルスが占［１理微分
回路５及びＯＲゲート６を経て加えられる。
は、ｎ進カウンタ−３とこれをデコートする２進−１０
進デコーダ４で構成される。ｎ進カウンタ−３のクロッ
ク入力には、リモコン等の順送りパルスが占［１理微分
回路５及びＯＲゲート６を経て加えられる。
一方、デコーダ４の各出力は、各々のアナログＳＷに接
続されると同時に、検出回路２１〜２ｎにも接続される
。
続されると同時に、検出回路２１〜２ｎにも接続される
。
検出回路２ｌ−２ｎは、入力端子がスイッチ８１〜Ｓｎ
の状態によりその端子に、入力が接続されているか否か
を検出して、接続されていない場合は、その端子にデコ
ーダ４の出力が切り変った瞬間を検出して、パルスを発
生しカウンター３のクロック入力へＯＲゲート６を介し
てそのパルスを加えてカウンター３の計数を１ケ進める
様に構成されている。検出回路２１〜２ｎ は入力回路
数に対応したｎ個の検出回路があシ、その出力はＯＲゲ
ート６で合成されてｎ進カウンタ−３のクロック入力端
子に接続されている。第２図、第３図に検出回路２１〜
２ｎ の構成の一例と動作波形を示す０ デコーダ４の出力はＲ１，Ｃ１で僅かな遅延を与えられ
てＩＣ１＋のバッファ入力に加えられるＯｒＧ＋＋の出
力ばＲ２，０２，Ｉ Ｃ＋２． Ｉ Ｃ＋３で構成する
論理微分回路によりその立上り部分が検出されてＡＮＤ
ゲートＩ Ｃ＋３の出力に表れる（Ｓｌ からのＩ（／
１３への入力が高レベルの時イコール入力端子が接続さ
れていない時）。
の状態によりその端子に、入力が接続されているか否か
を検出して、接続されていない場合は、その端子にデコ
ーダ４の出力が切り変った瞬間を検出して、パルスを発
生しカウンター３のクロック入力へＯＲゲート６を介し
てそのパルスを加えてカウンター３の計数を１ケ進める
様に構成されている。検出回路２１〜２ｎ は入力回路
数に対応したｎ個の検出回路があシ、その出力はＯＲゲ
ート６で合成されてｎ進カウンタ−３のクロック入力端
子に接続されている。第２図、第３図に検出回路２１〜
２ｎ の構成の一例と動作波形を示す０ デコーダ４の出力はＲ１，Ｃ１で僅かな遅延を与えられ
てＩＣ１＋のバッファ入力に加えられるＯｒＧ＋＋の出
力ばＲ２，０２，Ｉ Ｃ＋２． Ｉ Ｃ＋３で構成する
論理微分回路によりその立上り部分が検出されてＡＮＤ
ゲートＩ Ｃ＋３の出力に表れる（Ｓｌ からのＩ（／
１３への入力が高レベルの時イコール入力端子が接続さ
れていない時）。
工Ｃ１３には入力端子に連動したスイッチが接続されて
おり、スイッチ出力がＨ″の場合のみ、Ｉ ＣａｓのＡ
ＮＤゲート出力に検出出力が得られる０スイツチは対応
する入力端子がオープンの時のみ高レベルになる様に構
成される。
おり、スイッチ出力がＨ″の場合のみ、Ｉ ＣａｓのＡ
ＮＤゲート出力に検出出力が得られる０スイツチは対応
する入力端子がオープンの時のみ高レベルになる様に構
成される。
Ｉ Ｇｌａは検出回路２１〜２ｎまでの出力のＯＲゲー
トである。
トである。
第４図は、以上の様な構成での動作例で、最初入力端子
１にあって、順送りパルスか入力さ１１だ場合を示して
いる。この時人力２は端子←」−接続されていない、入
力端子３は接続されているとする。
１にあって、順送りパルスか入力さ１１だ場合を示して
いる。この時人力２は端子←」−接続されていない、入
力端子３は接続されているとする。
順送りパルスは論理微分回路６で、立上りを検出して、
カウンター３のクロック入力に加えられる。
カウンター３のクロック入力に加えられる。
当初、デコーダ４は出力“０″が高レベルであるが、ク
ロックの立下りで、状態が転移してデコーダ出力１が高
レベルになる。すると検出回路２には出力が表れ、カウ
ンタークロック入力に加えられるので状態が転移しデコ
ーダ出力１け低レベルとなり、デコーダ出力２が高レベ
ルと々る。
ロックの立下りで、状態が転移してデコーダ出力１が高
レベルになる。すると検出回路２には出力が表れ、カウ
ンタークロック入力に加えられるので状態が転移しデコ
ーダ出力１け低レベルとなり、デコーダ出力２が高レベ
ルと々る。
以上の如くして、入力が接続されていない端子はスキッ
プする切換パルス発生回路を構成することができる。
プする切換パルス発生回路を構成することができる。
発明の効果
このように本発明によれば、複数の入力の切換えを順次
行うとき、入力端子に出力ピンが接続されていなければ
、その入力端子は４１（ばして次の入力端子に自動的に
切換わるようにすることにより、操作性のよい切換装置
を得ることができる。
行うとき、入力端子に出力ピンが接続されていなければ
、その入力端子は４１（ばして次の入力端子に自動的に
切換わるようにすることにより、操作性のよい切換装置
を得ることができる。
第１図は本発明の一実施例における切換パルス発生装置
の回路図、第２図は検出回路の具体例を示す回路図、第
３図は第２図の動作説明のだめの波形図、第４図は同装
置の動作説明のだめの波形図である。 １・・・・切換回路、２１〜２ｎ・・・・・検出回路、
３・・・・・カウンタ、４・・・・・テコーダ、５・・
・・・・論理微分回路、６・・・・・ＯＲゲート。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 、Ｑｒ
の回路図、第２図は検出回路の具体例を示す回路図、第
３図は第２図の動作説明のだめの波形図、第４図は同装
置の動作説明のだめの波形図である。 １・・・・切換回路、２１〜２ｎ・・・・・検出回路、
３・・・・・カウンタ、４・・・・・テコーダ、５・・
・・・・論理微分回路、６・・・・・ＯＲゲート。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 、Ｑｒ
Claims (1)
- カウンタとデコーダを含み上記カウンタにクロックパル
スが加えられる毎に順次入力信号を切り換える電子切換
回路を設け、デコーダの出力パルスを遅延し、かつ微分
した信号と上記入力端子への入力信号の供給の有無に従
って切換えられるスイッチの出力信号との論理積をとり
、その論理積出力を上記カウンタのクロック入力端子に
加えるようにして、」二記入力端子に入力が供給されて
いないときに上記カウンタの割数をその入力端子を飛越
すように進めるようにした切換パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58131257A JPS6022823A (ja) | 1983-07-18 | 1983-07-18 | 切換パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58131257A JPS6022823A (ja) | 1983-07-18 | 1983-07-18 | 切換パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6022823A true JPS6022823A (ja) | 1985-02-05 |
Family
ID=15053684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58131257A Pending JPS6022823A (ja) | 1983-07-18 | 1983-07-18 | 切換パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188543A (ja) * | 1985-02-18 | 1986-08-22 | Dainippon Ink & Chem Inc | 電子写真感光体 |
-
1983
- 1983-07-18 JP JP58131257A patent/JPS6022823A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188543A (ja) * | 1985-02-18 | 1986-08-22 | Dainippon Ink & Chem Inc | 電子写真感光体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1190653A (en) | Digital waveform conditioning circuit | |
| US4991021A (en) | Digital video signal compensation circuit | |
| JPS6022823A (ja) | 切換パルス発生回路 | |
| EP0187540A1 (en) | Noise reduction circuit for video signal | |
| KR0155730B1 (ko) | 뮤트회로 및 방법 | |
| JPS61129988A (ja) | ビデオ信号源切換回路 | |
| JPS6316710A (ja) | ラツチ回路 | |
| JPS6248888A (ja) | ディジタル・サンプル周波数の低減装置 | |
| JPH04119721A (ja) | 非同期信号選択回路 | |
| JPH0659091B2 (ja) | 同期信号発生回路 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| RU1802402C (ru) | Устройство дл формировани цифровых сигналов | |
| JPS596620A (ja) | デイジタル信号多重化装置 | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPS62184373A (ja) | 試験信号発生回路 | |
| SU1283954A1 (ru) | Формирователь импульсов | |
| SU1267401A1 (ru) | Устройство дл ввода информации | |
| SU1548864A1 (ru) | Логический фазоразностный демодул тор | |
| JPS57193181A (en) | Video signal switch | |
| JPH0515230B2 (ja) | ||
| JPS6056337B2 (ja) | 多信号入力回路 | |
| JPS60203816A (ja) | 切替器 | |
| JPH03110617A (ja) | キーボード・インターフェース | |
| JPH04235426A (ja) | シリアル信号切替制御回路 | |
| JPS6142291B2 (ja) |