JPS60229092A - Display control circuit operation inspection device - Google Patents
Display control circuit operation inspection deviceInfo
- Publication number
- JPS60229092A JPS60229092A JP59083834A JP8383484A JPS60229092A JP S60229092 A JPS60229092 A JP S60229092A JP 59083834 A JP59083834 A JP 59083834A JP 8383484 A JP8383484 A JP 8383484A JP S60229092 A JPS60229092 A JP S60229092A
- Authority
- JP
- Japan
- Prior art keywords
- display control
- control device
- display
- signal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、計算機システムの表示制御回路の動作検査装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an operation inspection device for a display control circuit of a computer system.
(従来例の構成とその問題点)
近年、コンピューターの生産は年々増加しておシ、それ
に伴って製品の動作検査能率の向上が要求されている。(Conventional configuration and its problems) In recent years, the production of computers has increased year by year, and along with this, there has been a demand for improved efficiency in testing product operation.
以下図面を参照しながら、従来の表示制御回路の動作検
査方法について説明する。A conventional method for testing the operation of a display control circuit will be described below with reference to the drawings.
第1図は一般的な表示制御装置の構成の概略を示すもの
である。第1図において、101は発振器、102はド
ツトカウンタ、103はディスプレイコントローラ、1
04はマルチプレクサ、105は表示画面の点滅時間を
制御するブリンク信号をカウントするプリンクカウンタ
、106は映像メモリ、107は表示制御回路、108
はシステムバス、109は中央処理装置、110は表示
装置である。FIG. 1 shows an outline of the configuration of a general display control device. In FIG. 1, 101 is an oscillator, 102 is a dot counter, 103 is a display controller, 1
04 is a multiplexer, 105 is a blink counter that counts the blink signal that controls the blinking time of the display screen, 106 is a video memory, 107 is a display control circuit, 108
109 is a central processing unit, and 110 is a display device.
以上のように構成された表示制御装置の動作検査を行な
う場合、従来は、実際にこの表示制御装置を中央処理装
置及び表示装置と接続し、この状態で試験プログラムに
より表示制御装置本来の動作を行なわせ、動作検査を行
なう方法が採用されている。この方法では、システムパ
スに接続されているディスプレイコントローラと映像メ
モリについては、試験プログラムにより中央処理装置が
動作確認を行なえるので、検査速度は中央処理装置の演
算速度レベルであるが、表示制御回路については、表示
装置に出力された結果を人間が目視することによって動
作確認ヲ行なうので、非常に時間がかかり能率が悪い上
に検査の信頼性も落ちるという欠点がある。この欠点は
、表示制御装置の機能が複雑になるに従って顕著になる
。例えば限られた時間内に、文字の表示位置、文字を構
成するフォト、罫線、アンダーライン、プリンク表示、
反転表示、高輝度表示、カラー表示、スクロール表示な
どの正常動作の判定や、表示画面のブレやノイズの有無
の確認などを行なう必要がある。Conventionally, when testing the operation of a display control device configured as described above, the display control device was actually connected to the central processing unit and the display device, and in this state, the original operation of the display control device was tested using a test program. A method has been adopted in which a test is performed and an operation test is performed. With this method, the central processing unit can check the operation of the display controller and video memory connected to the system path using a test program, so the inspection speed is at the calculation speed level of the central processing unit, but the display control circuit In this case, the operation is confirmed by a human being visually observing the results output on a display device, which has the disadvantage that it is very time consuming and inefficient, and the reliability of the test is also reduced. This drawback becomes more noticeable as the functions of the display control device become more complex. For example, within a limited time, the display position of characters, the photos that make up the characters, ruled lines, underlines, link display, etc.
It is necessary to determine whether normal operations such as inverted display, high-intensity display, color display, scroll display, etc. are working, and to check whether there is any blurring or noise on the display screen.
(発明の目的)
本発明は上記欠点に鑑み、人間の目視に頼らずに計算機
システムの表示制御回路の動作検査を行なう、表示制御
回路の動作検査装置を提供するものである。(Object of the Invention) In view of the above drawbacks, the present invention provides an operation testing device for a display control circuit, which tests the operation of a display control circuit of a computer system without relying on human visual inspection.
(発明の構成)
この目的を達成するために本発明の表示制御回路の動作
検査装置は、被検査表示制御装置と同様のドツトカウン
タと、ディスプレイコントローラと、マルチプレクサと
、プリンクカウンタと、映像メモリと、表示制御回路を
有した検査用表示制御装置と、上記被検査表示制御装置
と上記検査用表示制御装置の双方のキャラクタクロック
の同期をとるキャラクタクロック比較器と、双方の画直
同期信号の同期をとる垂直同期信号比較器と、双方のブ
リンク信号の同期をとるブリンク信号比較器と、双方の
ビデオ信号を比較するビデオ信号比較器から構成されて
おり、上記キャラクタクロック比較器と上記垂直同期信
号比較器と、上記ブリンク信号比較器によって上記被検
査表示制御装置と上記検査用表示制御装置の同期をとシ
、双方の動作状態を全く同じにする。(Structure of the Invention) To achieve this object, the display control circuit operation testing device of the present invention includes a dot counter, a display controller, a multiplexer, a link counter, and a video memory similar to those of the display control device to be tested. , a display control device for inspection having a display control circuit, a character clock comparator for synchronizing the character clocks of both the display control device to be inspected and the display control device for inspection, and synchronization of the image straightness synchronization signals of both. It consists of a vertical synchronization signal comparator that synchronizes both the blink signals, a blink signal comparator that synchronizes both the blink signals, and a video signal comparator that compares both video signals. The comparator and the blink signal comparator synchronize the display control device to be inspected and the display control device for inspection so that the operating states of both are exactly the same.
この状態で、試験プログラムにより双方に表示制御装置
本来の動作を行なわせ、双方のビデオ信号を上記ビデオ
信号比較器で比較し、その結果が同じかどうかを中央処
理装置で判定することにより、上記被検査表示制御装置
の表示制御回路の動作検査を目視に頼らずに行なうこと
が出来る。In this state, the test program causes both to perform the original operation of the display control device, the video signals of both are compared by the video signal comparator, and the central processing unit determines whether the results are the same. The operation of the display control circuit of the display control device to be inspected can be inspected without relying on visual inspection.
(実施例の説明) 第2図は本発明の実施例を示すものである。(Explanation of Examples) FIG. 2 shows an embodiment of the invention.
第2図において、lOlは発振器、102はドツトカウ
ンタ、103はディスプレイコントローラ、104はマ
ルチプレクサ、105はプリンクカウンタ、106は映
像メモリ、lO7は表示制御回路、108はシステムパ
ス、109は中央処理装置で以上は第1図の構成と同じ
ものである。In FIG. 2, lOl is an oscillator, 102 is a dot counter, 103 is a display controller, 104 is a multiplexer, 105 is a link counter, 106 is a video memory, lO7 is a display control circuit, 108 is a system path, and 109 is a central processing unit. The above configuration is the same as the configuration shown in FIG.
201はドツトカウンタA、202はディスプレイコン
トローラA、203はマルチプレクサAl2O4はプリ
ンクカウンタA、205は映像メモ’)A、206は表
示制御回路A、207はキャラクタクロック比較器、2
08は垂直同期信号比較器、209はブリンク信号比較
器、21Oはビデオ信号比較器、211はグローブa、
212はグローブb、213はグローブc、214はグ
ローブdである。図中、破線で囲んだ部分は、被検査表
示制御装置を示す。201 is a dot counter A, 202 is a display controller A, 203 is a multiplexer Al2O4 is a link counter A, 205 is a video memo') A, 206 is a display control circuit A, 207 is a character clock comparator, 2
08 is a vertical synchronization signal comparator, 209 is a blink signal comparator, 21O is a video signal comparator, 211 is globe a,
212 is glove b, 213 is glove c, and 214 is glove d. In the figure, a portion surrounded by a broken line indicates a display control device to be inspected.
以上のように構成された表示制御回路の動作検査装置に
ついて、以下その動作を説明する。The operation of the display control circuit operation inspection apparatus configured as described above will be described below.
まず、被検査表示制御装置と表示制御回路の動作検査装
置全システムバスを介して中央処理装置109と接続す
る。この状態でグローブa211で抽出したドツトクロ
ック215を、キャラクタクロック比較器207を介し
てドツトカウンタA201に入力する。次にグローブb
212で抽出したキャラクタクロック216とキャラク
タクロックA220をキャラクタクロック比較器207
で比較し、異なっている場合はドツトカウンタA201
へのドツトクロック215の入力を市める。First, the display control device to be inspected and the operation testing device for the display control circuit are connected to the central processing unit 109 via the entire system bus. In this state, the dot clock 215 extracted by the globe A211 is input to the dot counter A201 via the character clock comparator 207. Next, glove b
The character clock 216 extracted in step 212 and the character clock A220 are transferred to the character clock comparator 207.
If they are different, dot counter A201
The input of the dot clock 215 is started.
これによりドツトカウンタA201はカウントを停止し
、その出力であるキャラクタクロックA220は、ハイ
レベルあるいはローしくルのいずれかを維持する。この
とき、ドツトカウンタ102は依然カウントを行なって
いる。そして、次にキャラクタクロ、り216が変化し
てキャラクタクロックA220と一致したとき、キャラ
クタクロ7り比較器207はドツトカウンタA201K
。As a result, the dot counter A201 stops counting, and its output, the character clock A220, maintains either a high level or a low level. At this time, the dot counter 102 is still counting. Then, when the character clock 216 changes and matches the character clock A220, the character clock 7 comparator 207 outputs the dot counter A201K.
.
再びドツトクロック215′f:、入力してド、トカウ
/りA201を動作させる。The dot clock 215'f: is input again to operate the dot clock/return A201.
以上のように、ドツトカウンタA201の動作の停止、
開始1金繰り返すことにより、ある時点以後はドツトカ
ウンタA201は、ドツトカウンタ102に同期して動
作する。As described above, the operation of the dot counter A201 is stopped,
By repeating the start, the dot counter A201 operates in synchronization with the dot counter 102 after a certain point.
上記と同様の方法で、垂直同期信号比較器2′08で垂
直同期信号217と垂直同期信号A221の同期をとり
、プリンク信号比較器209で!リンク信号218とプ
リンク信号A222の同期をとる。In the same manner as above, the vertical synchronizing signal comparator 2'08 synchronizes the vertical synchronizing signal 217 and the vertical synchronizing signal A221, and the plink signal comparator 209 synchronizes the vertical synchronizing signal 217 and the vertical synchronizing signal A221. The link signal 218 and link signal A222 are synchronized.
以上、3段階の同期合わせによって被検査表示制御装置
と検査用表示制御装置の同期をとってから、試験グロダ
ラムにより被検査表示制御装置と検査用表示制御装置に
表示制御装置本来の動作を行なわせ、ビデオ信号219
とビデオ信号A223をドツトクロック215でサンブ
リングしぐビデオ信号比較器210で比較し、その結果
を中央処理装置109で判定する。As described above, after the display control device to be inspected and the display control device for inspection are synchronized through the three-step synchronization, the display control device to be inspected and the display control device for inspection are made to perform the original operation of the display control device using the test glodarum. , video signal 219
The video signal A 223 is sampled by the dot clock 215 and compared by the video signal comparator 210, and the result is judged by the central processing unit 109.
そして、中央処理装置109がビデオ信号比較器210
の出力を判定中に、キャラクタクロツク、垂直同期信号
あるいはプリ/り信号のいずれかの同期がとれなくなっ
た時、キャラクタクロック比較器207、垂直同期信号
比較器208あるいはプリンク信号比較器209は、中
央処理装置109に対して割込み信号を発生し、被検査
表示制御装置と検査用表示制御装置の同期がとれるまで
中央処理装置109がビデオ信号比較器210の誤った
出力を判定するのを禁止する。The central processing unit 109 then operates a video signal comparator 210.
When the character clock, vertical synchronization signal, or pre/reverse signal becomes out of synchronization while determining the output of Generates an interrupt signal to the central processing unit 109, and prohibits the central processing unit 109 from determining an erroneous output of the video signal comparator 210 until the display control device to be inspected and the display control device for inspection are synchronized. .
上記の方法によシ、被検査表示制御装置の表示制御回路
107の動作検査が人間の目視に頼ることなく正確かつ
迅速に行なえる。By the above method, the operation of the display control circuit 107 of the display control device to be inspected can be accurately and quickly inspected without relying on human visual observation.
第3図は、第2図におけるキャラクタクコツク比較器2
07と垂直同期信号比較器208及びプリンク信号比較
器209の動作を説明するための具体的実施例である。Figure 3 shows the character comparator 2 in Figure 2.
07, a vertical synchronizing signal comparator 208, and a plink signal comparator 209.
第3図において、301はクロック発生器、302はカ
ウンタB、303はカウンタAs305は割込み信号発
生器であり、破線で囲んだ部分が比較器である。In FIG. 3, 301 is a clock generator, 302 is a counter B, 303 is a counter As, 305 is an interrupt signal generator, and the portion surrounded by a broken line is a comparator.
ここでは、カウンタB502とカウンタA303が1/
6分周器である場合について説明する。Here, counter B502 and counter A303 are 1/
The case of a 6 frequency divider will be explained.
第4図はタイミングチャートである。FIG. 4 is a timing chart.
今、第4図の時刻toにおいて、カウンタB502の出
力である分周信号B509とカウンタA303の出力で
ある分周信号A310が異なるのでX0Rr−ト304
の出力がハイレベルとなり、セレクタ306の出力、す
なわちカウンタA303のクロックA311は前の状態
を維持するのでカウンタA303が停止し、分周信号A
310は変化しない。Now, at time to in FIG. 4, the frequency-divided signal B509 that is the output of the counter B502 and the frequency-divided signal A310 that is the output of the counter A303 are different.
The output of the selector 306 becomes high level, and the output of the selector 306, that is, the clock A311 of the counter A303, maintains the previous state, so the counter A303 stops and the divided signal A
310 remains unchanged.
次に時刻1.において分周信号B509が変化して分局
信号A310と一致すると、XORゲート304の出力
がローレベルとなり、セレクタ306の出力が切り換わ
シ、クロックA311はクロックB508と同一になる
。Next, time 1. When the frequency division signal B509 changes and matches the division signal A310, the output of the XOR gate 304 becomes low level, the output of the selector 306 is switched, and the clock A311 becomes the same as the clock B508.
しかし、時刻t2において、分周信号A310が変化す
るので、分周信号B509と分周信号A310は再び異
なり、クロックA311は前の状態を維持してカウンタ
A303は停止する。However, at time t2, the frequency division signal A310 changes, so the frequency division signal B509 and the frequency division signal A310 are different again, the clock A311 maintains its previous state, and the counter A303 stops.
次に時刻t3において分周信号B509と分周信号A3
10が一致し、クロック・A311はクロックB508
と同一になり、時刻t4以後はカウンタB502とカウ
ンタA303は同期する。Next, at time t3, the frequency-divided signal B509 and the frequency-divided signal A3
10 matches, clock A311 is clock B508
The counter B502 and the counter A303 are synchronized after time t4.
上記の動作において、XORゲート304の出力がハイ
レベルの時、すなわち分周信号A310と分周信号B5
09が一致していない時、割込み信号発生器305は中
央処理装置に割込み信号を送り、カウンタA303とカ
ウンタB502が同期してないことを中央処理装置に知
らせる。In the above operation, when the output of the XOR gate 304 is at high level, that is, the frequency divided signal A310 and the frequency divided signal B5
09 do not match, the interrupt signal generator 305 sends an interrupt signal to the central processing unit, informing the central processing unit that counter A 303 and counter B 502 are not synchronized.
第5図は、第2図におけるビデオ信号比較器210の動
作を説明するだめの具体的実施例である。FIG. 5 is a specific embodiment for explaining the operation of video signal comparator 210 in FIG.
第5図において、501はドツトクロック発生器、50
2は表示制御回路A、503は表示制御回路B、504
はフリップフロップA、505はフリップフロップB、
507はシフトレジスタ、5]0は割込み信号発生器で
ある。In FIG. 5, 501 is a dot clock generator;
2 is display control circuit A, 503 is display control circuit B, 504
is flip-flop A, 505 is flip-flop B,
507 is a shift register, and 5]0 is an interrupt signal generator.
以下にその動作を説明する。The operation will be explained below.
今、表示制御回路A302と表示制御回路B503が同
期している場合を考える。Now, consider a case where the display control circuit A302 and the display control circuit B503 are synchronized.
表示制御回路A302の出力をフリツノフロ。The output of the display control circuit A302 is converted to Fritsunoflow.
fA504に、また、表示制御回路B503の出力をフ
リッノフ、・ロッ7’B505に、それぞれドツトクロ
ック509でう、チし、そのラッチしたデータをXOR
ゲート506でゲートする。The output of the display control circuit B503 is connected to the fA504 and the output of the display control circuit B505 is connected to the dot clock 509, and the latched data is XORed.
Gate at gate 506.
もし、表示制御回路A302と表示制御回路B503の
出力が一致していれば、X0R)f″′−ト506の出
力はローレベルであり、一致していなければハイレベル
となる。このXOR+” −) 506の出力を、シフ
トレジスタ507に蓄えておき、XORゲート506の
出力が・・イレベル、すなわち表示制御回路A302の
出力と、表示制御回路B503の出力が一致していない
時、割込み信号発生器510は中央処理装置に割込み信
号を送り、中央処理装置は、この割込み信号を検出する
と、シフトレジスタ507の内容をシステムパス508
を介して読み出す。If the outputs of the display control circuit A 302 and display control circuit B 503 match, the output of the ) 506 is stored in the shift register 507, and when the output of the 510 sends an interrupt signal to the central processing unit, and when the central processing unit detects this interrupt signal, it transfers the contents of the shift register 507 to the system path 508.
Read through.
上記の方法によシ、表示制御回路A302と、表示制御
回路B503の動作を中央処理装置が、ドツト単位で比
較、判定できる。By using the above method, the central processing unit can compare and determine the operations of the display control circuit A302 and the display control circuit B503 on a dot-by-dot basis.
(発明の効果)
以上のように本発明は、被検査表示制御装置と同様のド
ツトカウンタと、ディスグレイコントローラと、マルチ
プレクサと、プリンクカウンタと映像メモリと、表示制
御回路を有した検査用表示制御装置と、上記被検査表示
制御装置と上記検査用表示制御装置のキャラクタクロッ
クの同期をとるキャラクタクロ、り比較器と、上記被検
査表示制御装置と上記検査用表示制御装置の垂直同期信
号の同期をとる垂直同期信号比較器と、上記被検査表示
制御装置と上記検査用表示制御装置のブリンク信号の同
期をとるブリンク信号比較器と、上記被検査表示制御装
置と上記検査用表示制御装置のビデオ信号を比較するビ
デオ信号比較器を設けることにより、上記被検査表示制
御装置の表示制御回路の動作検査を目視に頼らずに行な
え、また、スクロールしながらの検査もでき、ドツト単
位で検査を行なえるので、映像メモリのノイズによるエ
ラーも逃がさず正確に検査することができ、その実用的
効果は大なるものがある。(Effects of the Invention) As described above, the present invention provides an inspection display control having a dot counter, a disk gray controller, a multiplexer, a link counter, a video memory, and a display control circuit similar to the display control device to be inspected. a character clock comparator for synchronizing character clocks of the display control device to be inspected and the display control device for inspection, and synchronization of vertical synchronization signals of the display control device to be inspected and the display control device for inspection; a vertical synchronization signal comparator that synchronizes the blink signals of the display control device to be inspected and the display control device for inspection; and a video signal of the display control device to be inspected and the display control device for inspection. By providing a video signal comparator for comparing signals, the operation of the display control circuit of the display control device to be inspected can be inspected without relying on visual inspection, and inspection can be performed while scrolling, allowing dot-by-dot inspection. Therefore, it is possible to accurately inspect errors caused by noise in the video memory without missing them, and this has great practical effects.
第1図は一般的な表示制御装置の構成図、第2図は本発
明の実施例における構成図、第3図は第2図におけるキ
ャラクタクロック比較器、垂直同期信号比較器及びブリ
ンク信号比較器の動作を説明するための図、第4図は第
3図における比較器の動作を説明するためのタイミング
チャート、第5図は第2図におけるビデオ信号比較器の
動作を説明するための図である。
201・・ドツトカウンタA、202・・・ディスプレ
イコントローラA、203・・・マルチプレクサAl2
O4・・・プリンクカウンタA1205・・・映像メモ
IJA、206・・・表示制御回路A、207・・・キ
ャラクタクロック比較器、208・・・垂直同期信号比
較器、209・・・ブリンク信号比較器、2工O・・・
ビデオ信号比較器。Fig. 1 is a block diagram of a general display control device, Fig. 2 is a block diagram of an embodiment of the present invention, and Fig. 3 is a character clock comparator, vertical synchronization signal comparator, and blink signal comparator in Fig. 2. 4 is a timing chart for explaining the operation of the comparator in FIG. 3, and FIG. 5 is a diagram for explaining the operation of the video signal comparator in FIG. 2. be. 201...Dot counter A, 202...Display controller A, 203...Multiplexer Al2
O4... Blink counter A1205... Video memo IJA, 206... Display control circuit A, 207... Character clock comparator, 208... Vertical synchronization signal comparator, 209... Blink signal comparator , 2nd grade O...
Video signal comparator.
Claims (1)
クタクロックと、上記ディスプレイコントローラの出力
であシ表示装置との同期をとる垂直同期信号と、上記垂
直同期信号を分周して作成し上記表示装置の表示画面の
点滅時間を制御するブリンク信号と、表示制御回路から
上記表示装置に出力するビデオ信号を発生する機能を有
する被検査表示制御装置と同様の機能を有する検査用表
示制御装置と、 上記被検査表示制御装置と上記検査用表示制御装置のキ
ャラクタクロックの同期をとるキャラクタクロック比較
器と、 上記被検査表示制御装置と上記検査用表示制御装置の垂
直同期信号の同期をとる垂直同期信号比較器と、 上記被検査表示制御装置と上記検査用表示制御装置のブ
リンク信号の同期をとるブリンク信号比較器と、 上記被検査表示制御装置と上記検査用表示制御装置のビ
デオ信号を比較するビデオ信号比較器とを備え、ビデオ
信号比較器での比較結果によシ上記被検査表示制御装置
の上記表示制御回路の動作検査をすることを特徴とする
、 表示制御回路の動作検査装置。[Claims] A character clock that is a basic clock of the display controller, a vertical synchronization signal that synchronizes the display device with the output of the display controller, and the display that is created by dividing the frequency of the vertical synchronization signal. An inspection display control device having the same functions as the display control device to be inspected, which has a function of generating a blink signal for controlling the blinking time of the display screen of the device and a video signal output from the display control circuit to the display device; a character clock comparator that synchronizes the character clocks of the display control device to be inspected and the display control device for inspection; and a vertical synchronization signal that synchronizes the vertical synchronization signals of the display control device to be inspected and the display control device for inspection. a comparator; a blink signal comparator that synchronizes the blink signals of the display control device to be inspected and the display control device for inspection; and a video signal that compares the video signals of the display control device to be inspected and the display control device for inspection. An operation testing device for a display control circuit, comprising: a signal comparator, and tests the operation of the display control circuit of the display control device to be tested based on the comparison result of the video signal comparator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083834A JPS60229092A (en) | 1984-04-27 | 1984-04-27 | Display control circuit operation inspection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083834A JPS60229092A (en) | 1984-04-27 | 1984-04-27 | Display control circuit operation inspection device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60229092A true JPS60229092A (en) | 1985-11-14 |
Family
ID=13813723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59083834A Pending JPS60229092A (en) | 1984-04-27 | 1984-04-27 | Display control circuit operation inspection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60229092A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614944A (en) * | 1994-03-30 | 1997-03-25 | Nec Corporation | Test method and apparatus of sequentially executing synchronous signal test, dot level test, and gradation test of a video signal generator |
-
1984
- 1984-04-27 JP JP59083834A patent/JPS60229092A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614944A (en) * | 1994-03-30 | 1997-03-25 | Nec Corporation | Test method and apparatus of sequentially executing synchronous signal test, dot level test, and gradation test of a video signal generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752928A (en) | Transaction analyzer | |
| US5519877A (en) | Apparatus for synchronizing parallel processing among a plurality of processors | |
| JP4806631B2 (en) | Timing generator and semiconductor test equipment | |
| JPS60229092A (en) | Display control circuit operation inspection device | |
| US6009360A (en) | Engine analyzer with real-time digital display | |
| US20040158760A1 (en) | Method for triggering an asynchronous event by creating a lowest common denominator clock | |
| US5583893A (en) | Method and apparatus for safely suspending and resuming operation of an electronic device | |
| EP0344299A1 (en) | Timing control for display system. | |
| KR100292032B1 (en) | Apparatus for controlling function of liquid crystal monitor | |
| JPH0997196A (en) | Ic test equipment | |
| Soo | Jitter measurement techniques | |
| US12346235B2 (en) | Semiconductor chip, debug system, and synchronization method | |
| SU744580A1 (en) | Logic circuit testing device | |
| JP3230474B2 (en) | Waveform display device with clock cycle display function | |
| JP2937440B2 (en) | Integrated circuit inspection equipment | |
| JPH063416A (en) | LSI tester | |
| JP2025132782A (en) | Frequency monitoring circuit and frequency monitoring program | |
| JPH0727504Y2 (en) | Input signal determination circuit for liquid crystal display device | |
| JPH11340823A (en) | Information processor | |
| JP2000039469A (en) | Semiconductor testing apparatus | |
| JPS61107286A (en) | Testing system of crt display control circuit | |
| JPS6350668B2 (en) | ||
| JPS63120320A (en) | Microprocessor and microcontroller | |
| JP2723270B2 (en) | Clock skew adjustment circuit in screen superposition system | |
| JPS6029781A (en) | Interface circuit inspection system for monochromatic video signal |