JPS60229372A - Ｍｉｓ型半導体装置及びその製造方法 - Google Patents
Ｍｉｓ型半導体装置及びその製造方法Info
- Publication number
- JPS60229372A JPS60229372A JP59083728A JP8372884A JPS60229372A JP S60229372 A JPS60229372 A JP S60229372A JP 59083728 A JP59083728 A JP 59083728A JP 8372884 A JP8372884 A JP 8372884A JP S60229372 A JPS60229372 A JP S60229372A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- nitriding
- type semiconductor
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はシリコンＭＩＳ素子に係り、絶縁膜をＮｏ膜化
することにより低欠陥化を図ったＭＩＳ型半導体素子及
びその製造方法に関する。
することにより低欠陥化を図ったＭＩＳ型半導体素子及
びその製造方法に関する。
ＭＩＳ型素子微細化に伴ってゲート絶縁膜が薄膜化して
いる。ところで、例えばＹ、Ｈａｎ ｅｔ ａｌ。
いる。ところで、例えばＹ、Ｈａｎ ｅｔ ａｌ。
（ＩＥＤＭ８２．Ｔｅｃｈｎｉｃａｌ ｄｉｇｅＳｔ、
ｐ９８〜）の報告によると、従来からＭＩＳ型素子のゲ
ート絶縁膜として用いられてきたＳｉ０２ 膜は薄膜化
すると絶縁膜の欠陥（ｐｉｎ ｈｏｌｅ）密度が指数関
数的に増大する傾向を示す（第１図参照）。これはＭＩ
Ｓ型素子微細化の大きな障害であった。
ｐ９８〜）の報告によると、従来からＭＩＳ型素子のゲ
ート絶縁膜として用いられてきたＳｉ０２ 膜は薄膜化
すると絶縁膜の欠陥（ｐｉｎ ｈｏｌｅ）密度が指数関
数的に増大する傾向を示す（第１図参照）。これはＭＩ
Ｓ型素子微細化の大きな障害であった。
本発明の目的は、低欠陥密度のＭＩＳ素子用の薄い絶縁
膜を提供することにある。
膜を提供することにある。
膜厚の異なるＮ０１ｌｌｌ！を試作し、欠陥密度を評価
した結果、膜厚６ｎｍを境に欠陥密度が急激に変化し、
薄い領域（≦６ ｎｍ）では厚い領域に比べ著しく低欠
陥であることを新たに見出だした。
した結果、膜厚６ｎｍを境に欠陥密度が急激に変化し、
薄い領域（≦６ ｎｍ）では厚い領域に比べ著しく低欠
陥であることを新たに見出だした。
以下、本発明の一実施例を第２〜４図により説明する。
試作に用いたＳｔ基板は、チョクラルスキ（Ｃｚｏｃｈ
ｒａｌｓｋｉ）ｎ 型、 １０ Ω ・ ｃ厘 （１０
０）Ｓｉ基板である。ゲート絶縁膜に用いるＮｏ膜は。
ｒａｌｓｋｉ）ｎ 型、 １０ Ω ・ ｃ厘 （１０
０）Ｓｉ基板である。ゲート絶縁膜に用いるＮｏ膜は。
１０００℃ｖ Ｎ ｚ ＋ Ｏ＊の希釈酸化と、酸化後
の１気圧１０５０℃１時間のＮ Ｈｓ窒化で形成した。
の１気圧１０５０℃１時間のＮ Ｈｓ窒化で形成した。
試作したＮｏ膜厚は約５〜２０ｎｍである。膜厚の制御
は酸化時のＮ、十〇、の混合比を変えて行った。
は酸化時のＮ、十〇、の混合比を変えて行った。
これら膜厚の異なるＮｏ膜及びＳｉ０２ 膜をゲート絶
縁膜に用い、リンドープした多結晶Ｓｉをゲートとする
ＭＩＳキャパシタを用いて欠陥密度を評価した結果を第
２図に示す、今回試作した５ｉ０□膜の欠陥密度２は膜
厚に依存せずほぼ一定値を示した。しかしこれら５ｘＯ
ｚ 膜と同時に酸化し、さらに窒化をしたＮｏ膜の欠陥
密度３は、強い膜厚依存性を示し、膜厚的６ｎｇｚを境
にそれより薄くしたとき急激に減少した。即ち厚さ約６
ｎｍ以上ではＳｉＯ、膜に比べ欠陥密度が大きくなる一
方、約６ｎ１以下の領域では欠陥は著しく減少する。
縁膜に用い、リンドープした多結晶Ｓｉをゲートとする
ＭＩＳキャパシタを用いて欠陥密度を評価した結果を第
２図に示す、今回試作した５ｉ０□膜の欠陥密度２は膜
厚に依存せずほぼ一定値を示した。しかしこれら５ｘＯ
ｚ 膜と同時に酸化し、さらに窒化をしたＮｏ膜の欠陥
密度３は、強い膜厚依存性を示し、膜厚的６ｎｇｚを境
にそれより薄くしたとき急激に減少した。即ち厚さ約６
ｎｍ以上ではＳｉＯ、膜に比べ欠陥密度が大きくなる一
方、約６ｎ１以下の領域では欠陥は著しく減少する。
Ｎｏ膜の欠陥密度がＳｉｎ、膜より大きかったり小さか
ったりする原因は、窒化による絶縁膜厚の増減にある。
ったりする原因は、窒化による絶縁膜厚の増減にある。
第３図は窒化前のＳｉＯ、膜厚と窒化後のＮｏ膜厚を比
較した図である。これらの絶縁膜は前述のＭＩＳ用絶用
膜縁膜時の形成したものである。膜厚はエリプソメトリ
法により測定した。
較した図である。これらの絶縁膜は前述のＭＩＳ用絶用
膜縁膜時の形成したものである。膜厚はエリプソメトリ
法により測定した。
この結果によると、ＳｉＯ、膜厚が約６ｎｍ以下の領域
で、窒化後のＮｏ膜厚がＳｉＯ、膜厚より増加している
こと、またＳｉＯ、膜厚が約６ｎｍ以上の領域ではＮｏ
膜厚が５ｉ０ 、膜厚に比べ減少していることがわかる
。すなわち、窒化によって絶縁膜厚が増加する場合には
、窒化時の膜厚増加によって欠陥（ｐｉｎ ｈｏｌｅ）
が修復されるものと考えられる。
で、窒化後のＮｏ膜厚がＳｉＯ、膜厚より増加している
こと、またＳｉＯ、膜厚が約６ｎｍ以上の領域ではＮｏ
膜厚が５ｉ０ 、膜厚に比べ減少していることがわかる
。すなわち、窒化によって絶縁膜厚が増加する場合には
、窒化時の膜厚増加によって欠陥（ｐｉｎ ｈｏｌｅ）
が修復されるものと考えられる。
以上、第２図及び第３図の結果から、窒化によって膜厚
が増える窒化条件で形成したＮｏ膜は欠陥が窒化前のＳ
ｉＯ、膜より少ないことがわかった。
が増える窒化条件で形成したＮｏ膜は欠陥が窒化前のＳ
ｉＯ、膜より少ないことがわかった。
本実施例によれば、窒化条件、１気圧、 １０５０℃。
１時間のＮＨ，窒化で形成したＮｏ膜の場合、膜厚約６
ｎ■以下の領域では欠陥密度が著しく小さいことが見出
だされ、この膜が低欠陥なＭＩＳ用絶用膜縁膜て秀れて
いることがわかった。さらにこの低欠陥の理由が、窒化
による膜厚の増加にあると考えられることから、窒化に
よって絶縁膜厚が増えるように窒化プロセスと膜厚領域
を選び組み合わせることによって、低欠陥なＮｏ膜を形
成可能であることが容易に推察できる。
ｎ■以下の領域では欠陥密度が著しく小さいことが見出
だされ、この膜が低欠陥なＭＩＳ用絶用膜縁膜て秀れて
いることがわかった。さらにこの低欠陥の理由が、窒化
による膜厚の増加にあると考えられることから、窒化に
よって絶縁膜厚が増えるように窒化プロセスと膜厚領域
を選び組み合わせることによって、低欠陥なＮｏ膜を形
成可能であることが容易に推察できる。
なお、窒化剤がＮＨ，であることは本質的な必要条件で
はなく、Ｎ８．ヒドラジンあるいは他の窒化剤を含む混
合ガスを窒化剤に用いても良いことは言うまでもない、
さらに、窒化雰囲気がプラズマであっても、窒化条件の
適切な選択によって低欠陥Ｎｏ膜を形成可能である。
はなく、Ｎ８．ヒドラジンあるいは他の窒化剤を含む混
合ガスを窒化剤に用いても良いことは言うまでもない、
さらに、窒化雰囲気がプラズマであっても、窒化条件の
適切な選択によって低欠陥Ｎｏ膜を形成可能である。
（発明の効果〕
本発明によれば、薄膜化しても低欠陥な絶縁膜を提供で
きる。このためＬＳＩ等の一層の高集積化に多大の効果
を得ることができる。
きる。このためＬＳＩ等の一層の高集積化に多大の効果
を得ることができる。
第１図は欠陥密度とＳｉＯ□ 膜厚の関係曲線図。
第２図はＳｉｎ、とＮｏの欠陥密度と膜厚の関係。
第３図はＮｏ膜厚とＳｉｎ、膜厚の関係を示す曲線第
１ 図 ５ｒＯｚ Ｑ （ｎｍ） 第 ２ 図 臘４ （ｎｍ） ■ ３ 図 ／ ２ρ ５ＬＯｚ繰か（ｒｌｍ）
１ 図 ５ｒＯｚ Ｑ （ｎｍ） 第 ２ 図 臘４ （ｎｍ） ■ ３ 図 ／ ２ρ ５ＬＯｚ繰か（ｒｌｍ）
Claims (1)
- 【特許請求の範囲】 １．８ｉ半導体基板表面上に、酸化シリコン膜（ＳｉＯ
２）を窒化して形成した酸窒化シリコン膜（Ｎｏ）を有
し、該Ｎｏ膜上に半導体基板表面電位を制御するための
電極を有する半導体装置において、該Ｎｏ膜厚が、窒化
前のＳｉＯ、膜厚に比べて酵くないことを特徴とするＭ
ＩＳ型半導体装置。 ２、ゲート絶縁膜をＳｉｎ、膜をＮ２．ＮＨ，あるいは
ヒドラジン等の窒化剤を含むガスを用い加熱することに
より、あるいは該窒化剤を含むガスのプラズマを用いる
ことによって窒化しＮ。 膜化して形成せしめることを特徴とするＭＩＳ型半導体
装置の製造方法。 ３．８ｉ半導体基板表面上に、６ｎｍよりも厚くないＮ
ｏ膜を有し、該Ｎｏ膜上に半導体基板表面電位を制御す
るための電極を有する特許請求の範囲第１項記載のＭＩ
Ｓ型半導体装置。 ４．６ｎｍよりも厚くないＳｉＯ２膜をＮＨ，雰囲気中
で熱窒化してＮｏ膜化することを特徴とする特許請求の
範囲第２項記載のＭＩＳ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083728A JPS60229372A (ja) | 1984-04-27 | 1984-04-27 | Ｍｉｓ型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083728A JPS60229372A (ja) | 1984-04-27 | 1984-04-27 | Ｍｉｓ型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60229372A true JPS60229372A (ja) | 1985-11-14 |
Family
ID=13810579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59083728A Pending JPS60229372A (ja) | 1984-04-27 | 1984-04-27 | Ｍｉｓ型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60229372A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113527A (ja) * | 1988-09-01 | 1990-04-25 | Internatl Business Mach Corp <Ibm> | 無機誘電薄層の形成方法 |
| US5198392A (en) * | 1989-11-20 | 1993-03-30 | Oki Electric Industry Co., Ltd. | Method of forming a nitrided silicon dioxide (SiOx Ny) film |
| WO1997001867A1 (fr) * | 1995-06-29 | 1997-01-16 | Hitachi, Ltd. | Procede de fabrication d'un dispositif de circuit integre a semi-conducteur et dispositif de circuit integre a semi-conducteur |
-
1984
- 1984-04-27 JP JP59083728A patent/JPS60229372A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113527A (ja) * | 1988-09-01 | 1990-04-25 | Internatl Business Mach Corp <Ibm> | 無機誘電薄層の形成方法 |
| US5198392A (en) * | 1989-11-20 | 1993-03-30 | Oki Electric Industry Co., Ltd. | Method of forming a nitrided silicon dioxide (SiOx Ny) film |
| WO1997001867A1 (fr) * | 1995-06-29 | 1997-01-16 | Hitachi, Ltd. | Procede de fabrication d'un dispositif de circuit integre a semi-conducteur et dispositif de circuit integre a semi-conducteur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002353218A (ja) | 改善された超薄型ゲート誘電体のプラズマ窒化物形成方法 | |
| JPS6369238A (ja) | 高い降伏電圧を呈する酸窒化シリコン薄膜の形成方法 | |
| JPH06204496A (ja) | 高品質の酸化膜を成長させるための方法 | |
| JPH0766369A (ja) | 半導体装置の製造方法 | |
| US6599807B2 (en) | Method for manufacturing capacitor of semiconductor device having improved leakage current characteristics | |
| US4584205A (en) | Method for growing an oxide layer on a silicon surface | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JPS60229372A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| US6245606B1 (en) | Low temperature method for forming a thin, uniform layer of aluminum oxide | |
| JPH08316342A (ja) | 不揮発性半導体記憶装置 | |
| JPS6152975B2 (ja) | ||
| JP3172307B2 (ja) | 半導体装置の製造方法 | |
| US5175129A (en) | Method of fabricating a semiconductor structure having an improved polysilicon layer | |
| JP3325274B2 (ja) | キャパシタ絶縁膜の形成方法 | |
| JP3197033B2 (ja) | 半導体装置の製造方法 | |
| JP3006809B2 (ja) | 半導体装置の製造方法 | |
| JP2504558B2 (ja) | 熱酸化膜の形成方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| US6544907B1 (en) | Method of forming a high quality gate oxide layer having a uniform thickness | |
| JP2902787B2 (ja) | キャパシタ絶縁膜の形成方法 | |
| JP3048445B2 (ja) | 半導体装置の製造方法 | |
| JPS59114863A (ja) | 半導体装置の製造方法 | |
| JP2993536B2 (ja) | 半導体装置の製造方法 | |
| JPS6242392B2 (ja) | ||
| JPH09219400A (ja) | 絶縁膜形成方法 |