JPS60230794A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は映像信号処理装置に関し、例えばビデオテープ
レコーダ（ＶＴＲ）に適用して好適なものである。

〔背景技術とその問題点〕

従来、ＶＴＲにおいて、映像信号を各コンポーネント信
号の時分割多重信号で構成して記録再生するものであっ
た。

すなわち、１水平走査期間（Ｈ）の輝度信号Ｙ（第２図
（Ａ））を例えば１／２に圧縮し、色信号をなす第１及
び第２の色差信号Ｂ−Ｙ　（第２図（Ｂ））及びＲ−Ｙ
　（第２図（Ｃ））をそれぞれ１／４に圧縮して第２図
（Ｄ）に示すようにｌ　Ｈ区間内に時分割に配列して映
像信号ＣＡＶ（Ｃｏｍｐｏｎｅｎｔ　ＡｎａｌｏｇＶｉ
ｄｅｏ）とし記録再生するものがあった。

この時分割多重信号でなる映像信号ＣＡＶを形成する映
像信号処理装置の概略構成を第３図に示す。

第３図において、アナログディジタル変換器１ａは輝度
信号Ｙを所定周波数（例えば１０　（ＭＨｚ）　）でサ
ンプリングして例えば８ビツトのディジタルデータに変
換してメモリ２ａに与えるようになされている。また、
アナログディジタル変換器ル及びｌｃはそれぞれ色差信
号Ｂ−Ｙ　、　Ｒ−Ｙを所定周波数（例えば５　（ＭＨ
ｚ）　）でサンプリングして８ビツトのディジタルデー
タに変換してメモリ２ｂ、　２ｃに与えるようになされ
ている。

メモリ２ａに与えられる続出クロックの周波数は、書込
クロックの周波数の２倍に選定されている。

従って、メモリ２ａからの読出しは書込みに比べ２倍の
速さで行なわれる。また、メモリ２ａは書込まれた内容
を書込みと同一順序で読出すように制御がなされるよう
になっている。これに対し、メモリ２ｂ及び２ｃにおい
てはそれぞれ続出クロックの周波数は書込クロックの周
波数の４倍に選定されている。メモリ２ｂ及び２ｃも書
込まれた内容を書込みと同一順序で読出するように制御
がなされるようになっている。メモリ２８〜２ｃは同時
に書込み動作を行なうように書込クロックが与えられる
が、続出クロックは１／２Ｈの期間メモリ２ａにのみ与
えられ、次の　１７４Ｈの期間にはメモリ２ｂにのみ与
えられ、さらに次の１　／　４１１の期間にはメモリ２
ｃにのみ与えられるようになっている。

スイッチ回路３はメモリ２ａ〜２ｃの出力側に設けられ
、コントローラからの制御信号に基づき上述の続出クロ
ックが与えられているメモリの続出データを出力端子０
に送出する。

この構成において、輝度信号Ｙ、第１及び第２の色差信
号Ｂ−Ｙ　、　Ｒ−Ｙはアナログディジタル変換器１ａ
＝ｌｃにおいて所定周波数でサンプリングされ、それぞ
れ８ビツトデイジタルデータに変換されたのちメモリ２
８〜２Ｃに与えられ、所定エリアに記憶される。

ＩＨの期間にかかる８ビツトデイジタルデータが記憶さ
れ終わると、コントローラから１７２Ｈの期間メモリ２
ａに続出クロックが与えられると共に、スイッチ回路３
にメモリ２ａに切換接続させる制御信号が与えられる。

これにより出力端０にはメモリ２ａへの書込速度の２倍
の速さで記憶内容すなわち輝度信号データＹが読出され
て与えられる。その期間が過ぎると、次の１／４１（の
期間、コントローラからメモリ２ｂに読出クロックが与
えられ、それと同時にスイッチ回路３はメモリ２ｂに切
換接続される。これにより出力端Ｏにはメモリ２ｂの記
憶内容、すなわち第１の色差信号Ｂ−Ｙが与えられる。

そして、次の１７４Ｈの期間はコントローラからメモリ
２Ｃに続出クロックが与えられ、スイッチ回路３はメモ
リ２ｃに切換接続され、第２の色差信号Ｒ−Ｙが出力端
０に与えられる。

この出力端０に現れる信号をアナログ信号に変換すると
、第２図（Ｄ）に示す映像信号ＣＡＶを得ることができ
る。

しかしながら、この従来装置によれは、各コンポーネン
ト信号ごとにメモリが必要であり、また、アナログディ
ジタル変換器とメモリとの間のインタフェイス回路も各
コンポーネント信号ごとに必要であり、そのため装置が
複雑、大型化していた。

特に、メモリをＩＣで構成する場合には、ビンの総数は
取り扱うデータのビット数にメモリ個数を掛けたものに
なって非常に多く、小型化を制限する要因にもなってい
たし、またビン自体の信頼性が低いためビンが多い程全
体の信頼性も低下していた。さらに、各メモリは独立で
あるので制御も独立にしなければならず、この面でも装
置が大型、複雑化していた。

〔発明の目的〕

本発明は、かかる点を考慮してなされたもので、簡易な
構成で時分割多重の映像信月を得ることができる映像信
号処理装置を提供しようとするものである。

〔発明の概要〕

かかる目的を達成するため本発明においては、コンポー
ネントディジタル入力信号として到来する輝度信号、第
１及び第２の色信号を当該ディジタル入力のクロックと
同期して繰返し切換動作するスイッチ回路を介して順次
メモリに読込んで行くと共に、上記メモリを所定の順序
で読出すもことにより出力映像信号を得るようになされ
、上記スイッチ回路は上記輝度信号のデータと上記第１
及び第２の色信号のデータとを２対１の割合いで上記メ
モリに取込むようにすることにより、メモリが１つだけ
で済む簡易な構成によってＣＡＶ信号形式の出力映像信
号を容易に得ることができる。

〔実施例〕

まず、第４図について本発明による時分割多重信号の映
像信号の形成方式の原理を概説する。

本発明においては、各コンポーネント信号ＣＭＩ、ＣＨ
２、ＣＨ２をディジタルデータに変換するアナログディ
ジタル変換器４ａ〜４Ｃはそれぞれ直接にスイッチ回路
５の入力端Ａ、Ｂ、Ｃに接続されている。

スイッチ回路５は、各アナログディジタル変換器４８〜
４ｃのサンプリング周波数ｆ１〜ｆ３の和に等しい周波
数ｆｌ＋ｆ２＋ｆ３で入力端Ａ、Ｂ、Ｃを順次切り換え
る。従って、スイッチ回路５の次段に設けられた単一の
メモリ６にはコンポーネント信号ＣＭＩ　。

ＣＨ２、ＣＨ２がコノ順序でかツｌ／（ｆｌ＋ｆ２＋ｆ
３）の周期で繰返し書き込まれて行く。

ここで本発明においては、メモリ６に技法むべきデータ
量を、輝度信号データ対色信号データの比が２対１にな
るように選定する。このようにして書き込まれたデータ
は各コンポーネント信号ＣＭＩ　、ＣＨ２、ＣＨ２ごと
に連続的に読出される。

かくして、メモリ６の出力端には時分割多重の映像信号
が現れる。

このように、本発明は、単一のメモリに各コンポーネン
ト信号を繰り返し記憶し、その書込アドレス又は続出ア
ドレスを制御して各コンポーネント信号を時分割的に配
列した映像信号を形成するのである。この点、１つのメ
モリが１つのコンポーネント信号を記憶する従来の方法
と異なる。

以下、第１図について、本発明の一実施例を詳述する。

第１図において、ローパスフィルタ７８〜７Ｃはそれぞ
れ、コンポーネント信号である輝度信号Ｙと、色信号と
しての第１及び第２の色差信号Ｂ−Ｙ　、　Ｒ−Ｙとに
ついて必要帯域成分のみを通過させて対応するアナログ
ディジタル変換器８ａ〜８Ｃに与えるように４されてい
る。

アナログディジタル変換器８ａ〜８Ｃはそれぞれ、輝度
信号Ｙ、第１又は第２の色差信号Ｂ−Ｙ　、　Ｒ−Ｙを
クロック発生回路９からクロックパルスを受けるごとに
８ビツトデイジタルデータに変換するもので、その出力
端はスイッチ回路ｌＯの入力端に接続されている。

クロック発生回路９は、基準信号ＲＥＦに基づき各コン
ポーネント信号Ｙ　、　Ｂ−Ｙ　、　Ｒ−Ｙに同期した
クロックパルスをアナログディジタル変換器８８〜８ｃ
に与えるようになされている。クロック発生回路９は輝
度信号Ｙが辱えられるアナログディジタル変換器８ａに
は例えばｆ＝１３．５　（Ｍｌｌｚ）のクロックパルス
を与え、第１又は第２の色差信号Ｂ４’　、　Ｒ−Ｙが
与えられるアナログディンタル変換器８ｂ又は８ｃには
その半分子／２の６．７５　（Ｍｌｌｚ）のクロックパ
ルスを与えるようになされている。従つ−Ｃ１第５図（
Δ）〜（Ｃ）に示すようにアナログディジタル変換器８
ａからは１／ｆ周期ごとにサンプリングされてディジタ
ル化された輝度信号Ｙｌｉ　、Ｙ１２、Ｙ２１　、Ｙ２
２・・・が送出され、アナログディジタル変換器８ａか
らは２／ｆ周期ごとにサンプリングされてディジタル化
された第１の色差信号ＢＹＩ　、ＢＹ２・・・が送出さ
れ、ア・ノーログディジタル変換器８ｃからは２７［周
期ごとにサンプリングされてディジタル化された第２の
色差信号ＲＹＩ　ＸＲＹ２・・が送出される。

ここで、クロックパルスの周波数をアナログディジタル
変換器に応じて変えているのは、輝度信号Ｙが持つ周波
数帯域（０〜４．２　（ＭＨｚ）　）と、色差信号Ｂ−
Ｙ　、　Ｒ−Ｙが持つ周波数帯域（０〜５００（Ｍｌｌ
ｚ））の違いのため情報量を考慮して必要サンプリング
数を選定しているためである。

スイッチ回路ＩＯは、４つの入力端Ａ、Ｂ、Ｃ。

Ｄを有し、入力端Ａ及びＣにはアナログディジタル変換
器８ａからディジタルデータが与えられ、入力端Ｂには
アナログディジタル変換器８ｂからディジタルデータが
与えられ、さらに入力端りにはアナログディジタル変換
器８Ｃからディジタルデータが与えられるようになされ
ている。

スイッチ回路１０の切換作動子１０ａはクロック発生回
路９からのクロックパルスに基つき入力端Ａ、Ｂ、Ｃ，
Ｄと出力端Ｏとを第５図（Ｄ）に示すように入力端Ａ、
Ｂ、Ｃ，Ｄの順序で順次切換接続するものであり、その
切換周波数は２ｆ　（２７（ＭＨｚ））に選定されてい
る。入力端が４つあるので切換作動子１０ａの巡回周波
数は切換周波数２ｆのｌ／４、すなわち、ｆ／２（６，
７５（Ｍｔｌｚｌ　）である。従つて、第５図に示すよ
うに作動子１０ａが一巡する間に輝度信号Ｙは２回サン
プリングされ、色差榊信号Ｂ−Ｙ　、　Ｒ−Ｙは１回サ
ンプリンクされるようになっている。かくして輝度信号
Ｙ及び色差信号Ｂ−Ｙ　、　ＩＩ−Ｙは、第５図（Ｅ）
に示すように情報が欠落することなく、ディジタル化さ
れた輝度信号、第１及び第２の色差信号Ｙｌｌ　、　Ｂ
ＹＩ　、Ｙ１２　、ＲＹＩ、・・・として繰り返されて
出力端０に与えられる。

スイッチ回路１０の出力端Ｏにはメモリ１１が接続され
ている。

メモリ１１はＩＩ分のディジタルデータを書込むと同時
に、１つ前のＩＩ分のディジタルデータを読出すように
なされており、書込れているエリアと読出されているエ
リアとは別個になるように制御される。メモリ１１はメ
モリコントローラ１２から書込アドレス信号が与えられ
るごとにスイッチ回路１０から８ビツトデイジタルデー
タ（第５図（Ｅ））を所定アドレスに書込み（第６図（
＾））、メモリコントローラ１２から続出アドレス信号
が与えられるごとにその記憶データを読出して同期信号
付加回路１３に与えるようになされている。

メモリコントローラ１２は、クロック発生回路９から２
ｆ（２７（ＭＨｚ）　）のクロックパルスを受け、その
クロックパルスによってアドレスが１ずつ増える（又は
減じる）書込アドレス信号をメモ１月１に与える。また
、同時に、１つ前のＬＨにかかる記憶エリアからそのク
ロックパルスによって第６図（Ｂ）に示すように輝度信
号成分Ｙｌｌ　、Ｙ１２、Ｙ２１・・・が連続して読出
され、次いで第１の色差信号成分ＢＹＩ　、ＢＹ２・・
・が読出され、そのあと第２の色差信号成分ＲＹＩ　、
ＲＹ２・・・が続いて読出されるように続出アドレス信
号をメモ１月１に与えるようになされている。メモリコ
ントローラ１２は続出アドレス信号と同期した制御信号
を同期信号付加回路１３に与えるようになされている。

メモリコントローラ１２はまた、クロック発生回路９が
ＩＨ期間の最初（又は最後）を基準信号ＲＥＦに基づき
検出したとき形成するクリア信号Ｚｅｒｏが与えられる
ようになされている。そのとき、メモリコントローラ１
２は書込アドレス信号及び読出アドレス信号を初期値に
設定するようになっている。

同期信号付加回路１３は、クロック発生回路９からのク
ロックパルスに基づき、メモリ１１から与えられる時分
割多重化された映像信号（第６図（Ｂ））にディジタル
話信号形、六の水平同期信号、垂直同期信号及びカラー
バースト信号を付加してディジタルアナログ変換器１４
に与えるようになされている。

ディジタルアナログ変換器１４はクロック発生回路９か
らのクロックパルスを受け、１／２ｒの周期で８ビツト
デイジタルデータをアナログデータに変換してローパス
フィルタ１５に与えるようになされており、ローパスフ
ィルタ１５は映像信号が取り得る周波数以上の高周波成
分を抑えて第２図（Ｄ）に示す映像信号ＣＡＶを出力す
るようになされている。

この第１図の構成において、輝度信号Ｙ１第１及び第２
の色差信号Ｂ−Ｙ　、　Ｒ−Ｙはそれぞれローパスフィ
ルタ７ａ〜７ｃを介して不要成分が除去されたのちアナ
ログディジタル変換器８８〜８Ｃに与えられる。

一輝信号号Ｙはアナログディジタル変換器８ａにおいて
、第５図（Ａ）に示すように１／ｆの周期でディジタル
データＹ１１　、　Ｙ１２　、Ｙ２１　、Ｙ２２　・４
１：変換されてスイッチ回路ｌＯの入力端Ａ及びＣに与
えられる。これに対して、第１の色差信号Ｂ−Ｙは第５
図（Ｂ）に示すように２７ｆの周期でディジタルデータ
ＢＹＩ　、ＢＹ２・・・に変換されてスイッチ回路１０
の入力端Ｂに与えられ、第２の色差信号Ｒ−Ｙは同様に
してディジタルデータＩＩＹＩ　、ＲＹ２・・・（第５
図（Ｃ））に変換されてスイッチ回路１０の入力端りに
与えられる。

スイッチ回路ＩＯの人力ｍＡ、Ｂ、Ｃ，，Ｄに与えられ
たこれらの信号はスイッチ回路１０が第５図（Ｄ）に示
すように切換接続されることにより第５図（Ｅ）に示す
順序で映像データＹｌｌ　、　ＢＹＩ、Ｙ１２　、ＲＹ
Ｉ　、　Ｙ２１・・・をメモ１月１の入力端に与える。

これに同期してメモリ１２にはメモリコントローラ１２
から書込アドレス信号が与えられ、メモ１月１の入力端
に与えられる信号（第５図（Ｅ））は第６図（Ａ＞に示
すアドレス番号順に記憶される。

ＩＨ期間が終了すると、クロック発生回路９からメモリ
コントローラ１２にクリア信号Ｚｅｒｏが与えられ、メ
モリコントローラ１２は書込アドレス信号及び続出アド
レス信号を初期値に戻す。従って、メモリ１１は次の書
込動作及び読出動作に移る。

メモリ１１はメモリコントローラ１２から続出アドレス
信号が与えられ、既に記憶済みの１つ前のｌＨ期間のデ
ィジタルデータ（第６図（Ａ）のデータとする）を第６
図（Ｂ）に示すように輝度信号成分Ｙｌｌ　、　Ｙ１２
　、Ｙ２１　、　・＝ＹＮ２　、第１の色差信号成分Ｂ
ＹＩ　、ＢＹ２・・・、ＢＹＮ　、第２の色差信号成分
ＲＹＩ　、ＲＹ２・・・、ＩＩＹＮの順序で読出す。

この読出された信号（第６図（Ｂ））は同期信号付加回
路１３において水平同期信号、垂直同期信号及びカラー
バースト信号が付加されてディジタルアナログ変換器１
４に与えられる。

この信号はディジタルアナログ変換器１４で順次アナロ
クデータに変換され、その後ローパスフィルタ１５を介
して不要周波数成分が除去されて時分割多重の映像信号
ＣＡνとして出力端０１１Ｔから送出される。

このように、第１図の構成によれば、１つのメモリ１１
．１つのメモリコントローラ１２．１つのインタフェイ
ス（図示せず）という簡易な構成で時分割多重の映像信
号ＣＡＶを得ることができる。特に、メモリをＩＣで構
成する場合にはＩＣのビン数が従来に比べて少なくて済
み、その分小型化、高信頼性に寄与できる。

ところで、映像信号処理装置においてはコンポーネント
信号が与えられる場合の他、既に時分割多重信号となっ
ている映像信号が与えられる場合もある。

この場合には、アナログディジタル変換器８ａで２ｆ（
２７（Ｍ−Ｈｚ）　）ごとにサンプリングして８ビツト
デイジタルデータに変換し、作動子１０ａが常時入力端
Ａに接続されたスイッチ回路１０を介してメモリ】１に
記憶し、その記憶された順序と同順序で続出することに
より、各コンポーネント信号が入力された場合に形成し
た時分割多重信号と同位相の時分割多重信号を第１図の
構成により得ることができる。

ここで、アナログディジタル変換器８ａはこの場合に応
じることも考慮すると、２ｆ（２７（ＭＨｚ）　）なお
、従来の映像信号処理装置におい′Ｃは既に時分割多重
化された映像信号が与えられた場合の装置からの出力信
号と、コンポーネント信号が与えられた場合の装置から
の出力信号とを同一位相にするためには別途の制御回路
を用いるか、または複雑な制御をしなければならないが
、第１図の構成によればかかる問題は生じ得ない。

また、−Ｆ記実施例では、続出アドレスを時分割多重信
号が形成できるように制御したが、書込アドレス信号を
制御してアドレス番号順にみて時分割多重信号になるよ
うにメモリに書込み、読出しをアドレス番号順で行なう
ようにしても良い。さらにまた、同期信号付加回路１３
はディジタルアナログ変換器１４の前段に設けたものを
示したが、ディジタルアナログ変換器１４の後段に設け
ることもできる。

〔発明の効果〕

以上のように、本発明によれば、各コンポーネント信号
を所定周期で１系統のメモリに与え、その書込アドレス
又は続出アドレスを制御して時分割多重の映像信号を得
るようにしたので、簡易な構成の映像信号処理装置を提
供することができる。

【図面の簡単な説明】

第１図は本発明による映像信号処理装置の一実施例を示
すブロック図、第２図は時分割多重信号の構成の説明に
供する路線図、第３図は従来装置の構成を示すブロック
図、第４図は本発明の概略構成を示すブロック図、第５
図及び第６図は第１図の装置の各部動作の説明に供する
路線図である。 ４８〜４ｃ・・・アナログディジタル変換器、５・・・
スイッチ回路、６・・・メモリ。

Claims (1)

【特許請求の範囲】
1. コンポーネントディジタル入力信号として到来する輝度
   信号、第１及び第２の色信号を当該ディジタル入力のク
   ロックと同期して繰返し切換動作するスイッチ回路を介
   して順次メモリに読込んで行くと共に、上記メモリを所
   定の順序で読出す↓及び第２の色信号のデータとを２対
   １の割合いで上記メモリに取込むことを特徴とする乎哀
   １映像信号処理装置。