JPH0346619Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はビデオ信号記憶装置に係り、メモリへ
の書込みタイミングとメモリからの読出しタイミ
ングとを同じにし得、もつて水平走査周期にばら
つきがあるビデオ信号でも正確に画像再生し得、
しかも正確に色再生し得るビデオ信号記憶装置を
提供することを目的とする。

記録済磁気テープを変速再生する際、再生信号
が十分なレベルの期間これを出力すると共にビデ
オ・フイールド・メモリに書込む一方、再生信号
が十分なレベルにない期間これを出力せずビデ
オ・フイールド・メモリに書込まれていた直前の
フイールド相当部分の信号を読出し、再生画面上
ノイズバーのない高品質の画面を合成する方法が
考えられる。この場合、メモリのアドレスと画面
との対応がとれていなければならない。そこで、
ビデオ信号の水平同期信号を基準にメモリのアド
レスを割付けるのが一般的である。

ところが、VTR等で再生する再生信号の水平
走査周期は一定せず、僅かではあるが常に変動し
ている。そこで、上記変速再生等でビデオ信号を
メモリに書込み、これを読出すような場合、書込
みタイミングと読出しタイミングとが書込み時の
水平同期信号を基準に一致していないと、書込ま
れた信号による画面と読出された信号による画面
とが対応せず、完全な再生画面を得ることができ
ない。特に、書込み時の水平同期信号のタイミン
グを無視して理論値で決まる一定周期でメモリの
アドレスを更新すると、色副搬送波の位相が水平
同期信号毎にずれて正確な色再生を行ない得な
い。

本考案は上記事実に鑑みなされたものであり、
以下、図面と共にその一実施例について説明す
る。

第１図は本考案になるビデオ信号記憶装置の一
実施例のブロツク系統図を示す。先ず、書込みモ
ードについて説明する。端子１に入来したVTR
等からの再生複合ビデオ信号はAD変換器２にて
デジタル信号に変換される一方、同期信号分離回
路３にて水平同期信号及び垂直同期信号を分離さ
れる。例えば分離された水平同期信号ａ（第２図
Ａ）は制御信号発生器４にてパイロツト信号ｂ
（同図Ｂ）とされる一方、スイツチング信号発生
器５に供給されてスイツチング信号とされる。な
お、制御信号発生器４は、パイロツト信号発生器
４ａ、アドレス制御信号発生器４ｂを備えてい
る。

スイツチＳはスイツチグ信号の発生時のみその
可動接片を端子ロに接続され、その他の期間は端
子イに接続される構成とされている。これによ
り、RAM等にて構成されている例えばビデオ・
フイールド・メモリ６にはAD変換器２からのデ
ジタル複合ビデオ信号がスイツチＳの端子イを介
して書込まれる一方、水平同期信号ａの発生冒頭
期間のみ制御信号発生器４からのパイロツト信号
ｂがスイツチＳの端子ロを介して上記複合ビデオ
信号の次に書込まれる。第２図Ｂに示すパイロツ
ト信号ｂは、便宜上アナログ的に表現してある
が、実際には、パイロツト信号ｂは、デジタルデ
ータとしてメモリ６に記憶される。なお、メモリ
６において、６ａはデータ入力端子、６ｂはアド
レス信号入力端子、６ｃは読出しデータ出力端子
である。

パイロツト信号ｂの書込みが終了すると、制御
信号発生器４からは縦方向アドレス更新制御信号
c₁（同図Ｃ）が取出されてメモリ６に供給され、
これにより、メモリ６は縦方向アドレスを更新さ
れて次の水平走査期間における複合ビデオ信号の
書込みに備える。このようにして１水平走査期間
の複合ビデオ信号の書込みが終了した時点でパイ
ロツト信号ｂを書込み、しかる後縦方向アドレス
を更新してこの更新されたアドレスのエリアに次
の１水平走査期間の複合ビデオ信号を書込む動作
を繰返し、１フイールドのビデオ信号をメモリす
る。

一方、同期信号分離回路３で分離された垂直同
期信号はスイツチング信号発生器５及び制御信号
発生器４に供給され、パイロツト信号が取出され
て１フイールドのビデオ信号の次に書込まれると
共に、縦方向アドレス更新制御信号C₂が取出さ
れてメモリの縦方向アドレスが更新される。これ
により、メモリ６は１フイールド分のビデオ信号
をメモリされると垂直同期信号による縦方向アド
レス更新により、次のフイールドの冒頭の水平走
査期間におけるビデオ信号の書込みに備える。

次に、読出しモードについて説明する。メモリ
６はクロツク発生器（図示せず）からの読出しク
ロツクに基いて読出し動作を行なうが、このまま
では書込まれたビデオ信号を水平走査周期に関係
なく単に連続的に読出すだけであり、書込みタイ
ミングと読出しタイミングとが水平同期信号を基
準として一致しない。そこで、本考案では、読出
し時、書込み時に書込んだパイロツト信号を基準
にして書込みタイミングに対応してメモリの縦方
向アドレスを更新し、書込みタイミングと同じタ
インミグで複合ビデオ信号を読出すものである。

メモリ６から読出された複合ビデオ信号及びパ
イロツト信号は出力端子７より取出され、複合ビ
デオ信号だけ分離されてDA変換され、CRT等に
供給されて画像再生される一方、複合ビデオ信号
及びパイロツト信号は制御信号発生器４に供給さ
れて、パイロツト信号に相当するデジタルデータ
の値、即ち、デジタルデータのパターンが検出さ
れることにより、パイロツト信号だけ分離され
る。このパイロツト信号により制御信号発生器４
からは縦方向アドレス更新制御信号C₂が取出さ
れてメモリ６に供給され、メモリ６は縦方向アド
レス更新制御信号C₂により縦方向アドレスを更
新されて次の１水平走査期間の読出しに備える。

つまり、メモリ６は書込み時に書込まれたパイ
ロツト信号の読出しにより縦方向アドレスが更新
されてそのアドレスのエリアに書込まれている複
合ビデオ信号が読出され、このようにな動作が繰
返されて１フイールドの複合ビデオ信号が水平同
期信号を基準にして読出される。

このように、書込み時に書込まれたパイロツト
信号を基準にして次の１水平走査期間の信号を読
出すようにしているので、読出しタイミングを書
込みタイミングに水平同期信号を基準にして一致
せしめ得、これにより、水平走査周期にばらつき
がある複合ビデオ信号を書込んだ場合、このばら
つきの通りに読出し得、従つて、メモリ６に書込
まれた再生複合ビデオ信号による画面とメモリ６
から読出された複合ビデオ信号による画面とが対
応する。

なお、同期信号の分離は上記実施例のように複
合ビデオ信号をデジタル信号に変換する前の段階
で行なうことに限定されるものではなく、デジタ
ル信号に変換した後で行なうようにしてもよい。

又、メモリとしてはフイールド・メモリに限定
されるものではなく、フレーム・メモリを用いて
もよい。

上述の如く、本考案になるビデオ信号記憶装置
は、入来するビデオ信号をAD変換するAD変換
器と、前記ビデオ信号から水平及び垂直同期信号
を分離する同期信号分離回路と、この同期信号分
離回路から供給される前記水平及び垂直同期信号
に同期して、前記水平及び垂直同期信号の発生期
間内スイツチング信号を生成するスイツチング信
号発生器と、書込みモード時、前記同期信号分離
回路から供給される前記水平及び垂直同期信号の
発生冒頭期間のみパイロツト信号を生成するパイ
ロツト信号発生器と、書込みモード時、このパイ
ロツト信号発生器からパイロツト信号が出力され
た後アドレス更新制御信号を生成すると共に、読
出しモード時、メモリ回路から読出されたパイロ
ツト信号が供給された後アドレス更新制御信号を
生成するアドレス制御信号発生器とを備えた制御
信号発生回路と、前記AD変換器の出力信号が供
給される第１の入力端子と、前記制御信号発生回
路から前記パイロツト信号が供給される第２の入
力端子と出力端子とを備え、書込みモード時、前
記スイツチング信号発生回路より前記スイツチン
グ信号が供給される期間のみ前記第２の入力端子
と前記出力端子とを接続状態とし、前記スイツチ
ング信号が供給されない期間は、前記第１の入力
端子と前記出力端子とを接続状態とするスイツチ
回路と、このスイツチ回路から出力信号が供給さ
れるデータ入力端子と、前記制御信号発生回路か
ら前記アドレス更新制御信号が供給されるアドレ
ス信号入力端子と、読出しデータ出力端子とを備
え、前記アドレス更新制御信号に応じてアドレス
を更新し前記スイツチ回路の前記出力信号を書込
むと共に、読出しモード時には、前記アドレス更
新制御信号に応じてアドレスを更新し書込まれた
データを前記読出しデータ出力端子から出力する
メモリ回路とにて構成したため、読出し時読出し
タイミングを書込みタイミングに同期信号を基準
にして一致せしめ得、これにより、例えばVTR
等の再生信号の如く水平走査周期にばらつきがあ
るビデオ信号をそのまま書込んだ場合、このばら
つきの通りに読出し得、従つて、書込まれたビデ
オ信号による画面と読出された信号による画面と
を対応せしめ得、完全な再生画面を得ることがで
き、特に、色副搬送波の水平同期信号に対する位
置を常に正確な位置に対応せしめ得、正確な色再
生を行ない得る等の特長を有する。

【図面の簡単な説明】

第１図は本考案装置の一実施例のブロツク系統
図、第２図Ａ〜Ｃは本考案装置の動作説明用信号
波形図である。 １……複合ビデオ信号入力端子、２……AD変
換器、３……同期信号分離回路、４……制御信号
発生器、４ａ……パイロツト信号発生器、４ｂ…
…アドレス制御信号発生器、５……スイツチング
信号発生器、６……ビデオ・フイールド・メモ
リ、６ａ……データ入力端子、６ｂ……アドレス
信号入力端子、６ｃ……読出しデータ出力端子、
７……出力端子、Ｓ……スイツチ。

Claims (1)

1. 【実用新案登録請求の範囲】 入来するビデオ信号をAD変換するAD変換器
   と、 前記ビデオ信号から水平及び垂直同期信号を分
   離する同期信号分離回路と、 該同期信号分離回路から供給される前記水平及
   び垂直同期信号に同期して、前記水平及び垂直同
   期信号の発生期間内スイツチング信号を生成する
   スイツチング信号発生器と、 書込みモード時、前記同期信号分離回路から供
   給される前記水平及び垂直同期信号の発生冒頭期
   間のみパイロツト信号を生成するパイロツト信号
   発生器と、書込みモード時、該パイロツト信号発
   生器からパイロツト信号が出力された後アドレス
   更新制御信号を生成すると共に、読出しモード
   時、メモリ回路から読出されたパイロツト信号が
   供給された後アドレス更新制御信号を生成するア
   ドレス制御信号発生器とを備えた制御信号発生回
   路と、 前記AD変換器の出力信号が供給される第１の
   入力端子と、前記制御信号発生回路から前記パイ
   ロツト信号が供給される第２の入力端子と出力端
   子とを備え、書込みモード時、前記スイツチング
   信号発生回路より前記スイツチング信号が供給さ
   れる期間のみ前記第２の入力端子と前記出力端子
   とを接続状態とし、前記スイツチング信号が供給
   されない期間は、前記第１の入力端子と前記出力
   端子とを接続状態とするスイツチ回路と、 該スイツチ回路から出力信号が供給されるデー
   タ入力端子と、前記制御信号発生回路から前記ア
   ドレス更新制御信号が供給されるアドレス信号入
   力端子と、読出しデータ出力端子とを備え、前記
   アドレス更新制御信号に応じてアドレスを更新し
   前記スイツチ回路の前記出力信号を書込むと共
   に、読出しモード時には、前記アドレス更新制御
   信号に応じてアドレスを更新し書込まれたデータ
   を前記読出しデータ出力端子から出力するメモリ
   回路とより構成してなるビデオ信号記憶装置。