JPS60231274A - 平均誤差最小法を用いた高速画像処理装置 - Google Patents
平均誤差最小法を用いた高速画像処理装置Info
- Publication number
- JPS60231274A JPS60231274A JP59088958A JP8895884A JPS60231274A JP S60231274 A JPS60231274 A JP S60231274A JP 59088958 A JP59088958 A JP 59088958A JP 8895884 A JP8895884 A JP 8895884A JP S60231274 A JPS60231274 A JP S60231274A
- Authority
- JP
- Japan
- Prior art keywords
- area
- processing
- data
- weight matrix
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/20—Image enhancement or restoration using local operators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はドツトによる中間調表現法のうち平均誤差最小
法の処理を高速で奥行する装置に関するものである。
法の処理を高速で奥行する装置に関するものである。
〈従来技術〉
ドツトによる中間調表現の方式は各種発表されている。
このうち平均誤差最小法と名付けられた方式が現在最も
画質が良いとされている。
画質が良いとされている。
この方式はＭ、Ｒ，−８ａｈｒｏｅｄｅｒ （米ベル研
究所）により１９６９年５月に工ＫＦｉＦｉ ８ｐｅｃ
ｔｒｕｍに発表され友論文［工ｍａｇｅｓ ｆｒｏｍ
ｃｏｍｐｕｔｅｒｅｊの中で述べられているｌ”Ｌｏｃ
ａｌ ｓｐａｔｉａｌａｖｅｒａｇｅｓ ｏｆ ｂｒｉ
ｇｈｔｎｅｓｅＪが基本で、その後、Ｊ、Ｆ、Ｊａｒｖ
ｉｓ （米ベル研究所）らによ９１９７６年５月に、Ｏ
ｏｍｐｕｔｅｒ ｇｒａｐｈｉｃｓａｎｄ ｉｍａｇｅ
ｐｒｏｃｅｓｓｉｎｇに発表された論文「Ａ ５ｕｒ
ｖｅｙ ｏｆ ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ ｔｈｅ
ｄｉｓｐｌａｙ ｏｆ ｃｏｎｔｉｎｕｏｕ８ ｔｏｎ
ｅ ｐｉｃｔｕｒｅ＋ｏｎ ｂｅｌｅｖｅｌ ｄｉｇｐ
ｌａｙｓＪの中で「Ｍｉｎｉｍｉｚｅｄａｖｅｒａｇｅ
ｅｒｒｏｒ ｍｅｔｈｏｄＪ と云う形で改良され友
方法である。この方法は画質は良いとされるものの処理
が複雑なために処理時間が掛かシ過ぎ実用には向かない
とされていた。中間色印字のカラー化にはモノクロ処理
の３〜４倍の処理時間を必要とするため更に実用から遠
のくとされている。
究所）により１９６９年５月に工ＫＦｉＦｉ ８ｐｅｃ
ｔｒｕｍに発表され友論文［工ｍａｇｅｓ ｆｒｏｍ
ｃｏｍｐｕｔｅｒｅｊの中で述べられているｌ”Ｌｏｃ
ａｌ ｓｐａｔｉａｌａｖｅｒａｇｅｓ ｏｆ ｂｒｉ
ｇｈｔｎｅｓｅＪが基本で、その後、Ｊ、Ｆ、Ｊａｒｖ
ｉｓ （米ベル研究所）らによ９１９７６年５月に、Ｏ
ｏｍｐｕｔｅｒ ｇｒａｐｈｉｃｓａｎｄ ｉｍａｇｅ
ｐｒｏｃｅｓｓｉｎｇに発表された論文「Ａ ５ｕｒ
ｖｅｙ ｏｆ ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ ｔｈｅ
ｄｉｓｐｌａｙ ｏｆ ｃｏｎｔｉｎｕｏｕ８ ｔｏｎ
ｅ ｐｉｃｔｕｒｅ＋ｏｎ ｂｅｌｅｖｅｌ ｄｉｇｐ
ｌａｙｓＪの中で「Ｍｉｎｉｍｉｚｅｄａｖｅｒａｇｅ
ｅｒｒｏｒ ｍｅｔｈｏｄＪ と云う形で改良され友
方法である。この方法は画質は良いとされるものの処理
が複雑なために処理時間が掛かシ過ぎ実用には向かない
とされていた。中間色印字のカラー化にはモノクロ処理
の３〜４倍の処理時間を必要とするため更に実用から遠
のくとされている。
〈実施例〉
本発明は係る欠点をと９除くため、処理用のマイクロプ
ロセッサ（以下ＭＰＵと略す。）Ｋ簡単なハードウェア
を付加し、付加しない時に比較して５〜１０倍、処理速
度を短縮したものである。
ロセッサ（以下ＭＰＵと略す。）Ｋ簡単なハードウェア
を付加し、付加しない時に比較して５〜１０倍、処理速
度を短縮したものである。
本発明によればＭＰＵとして汎用の８ｂｉｔＭＰＨが使
用できる。
用できる。
まず本発明の基礎となるＪ、 Ｆ、 Ｊｏｒｒｉｓ ｆ
Ｃよる方法を説明する。第１図に示す様に印字しようと
する注目画素の周囲の既印字（ま几は印字が決定してい
る）画素の誤差Ｅｋ、ｔに注目する。
Ｃよる方法を説明する。第１図に示す様に印字しようと
する注目画素の周囲の既印字（ま几は印字が決定してい
る）画素の誤差Ｅｋ、ｔに注目する。
この誤差に、第２図に示す様なウェイトマトリツ ツク
スＷをかけその平均Ａｎｍをめる。
スＷをかけその平均Ａｎｍをめる。
Ａｎ＋ｍ ＝齢り、’ΣＷｋ、１−１！：に、１ ・・
・・・・（１）ｋ、１ ここで注目画素の濃度データをＩｎ、ｍとすると注目画
素の印字データＰｎ、ｍは Ｐｎ、ｍ＝Ａｎ、ｍ＋工ｎ１Ｉｎ……（２）となシ、こ
のＰｎ、ｍの値が最大濃度レベル（１と仮定する）の半
分以上か、あるいは以下かの判定をおこない、注目画素
の印字、非印字を決定する。
・・・・（１）ｋ、１ ここで注目画素の濃度データをＩｎ、ｍとすると注目画
素の印字データＰｎ、ｍは Ｐｎ、ｍ＝Ａｎ、ｍ＋工ｎ１Ｉｎ……（２）となシ、こ
のＰｎ、ｍの値が最大濃度レベル（１と仮定する）の半
分以上か、あるいは以下かの判定をおこない、注目画素
の印字、非印字を決定する。
またこの時の注目画素の誤差Ｊ！ｉ ｎ、ｍは次の様に
なる。
なる。
一印字時
Ｐｎ、ｍ）０．５
Ｉｎ、ｍ ＝ Ｐ ｎ 、 ｍ −１ユ・・−（３）−
非印字時 Ｐｎ、ｍ（０，５ Ｆｉｎ、ｍ ＝ Ｐ ｎ 、 ｍ −−（４）この操作
を全画素について実行し画面形成を行うのが、平均誤差
最小法の基本的な考え方である。
非印字時 Ｐｎ、ｍ（０，５ Ｆｉｎ、ｍ ＝ Ｐ ｎ 、 ｍ −−（４）この操作
を全画素について実行し画面形成を行うのが、平均誤差
最小法の基本的な考え方である。
本発明は更にこの考え方を進展させ比ウェイトマトリッ
クスを用いたものである。ウェイトマトリックスＷの人
ささ、ウェイト値により、画面の滑らかさ、Ａ差の最小
化が決定されるが、隣接画素のウェイトを増加し、画面
の高空間周波数域の成分を調整し、かつ演算を簡素化で
きるウェイトマトリックスＷ１１１ （第３図）を考え
る。このウェイトマトリックスのうち重み１の部分の寄
与率（実際の重み）を計算すると、１／４２ζ２．４％
（ウェイト１の部分全体で４．８ ％ ）となるためこ
の部分を消去したウェイトマトリックスｗ （２） ＜
第４図）を作成する。更に簡略化するために、ウェイト
マトリックスＷ＃ のウェイト１０部分の寄与率を算出
すると５チ（ウェイト１の部分全体で２０チ）となり、
これも消去したウェイトマトリックスＷ（３）（第５図
）を作成する。
クスを用いたものである。ウェイトマトリックスＷの人
ささ、ウェイト値により、画面の滑らかさ、Ａ差の最小
化が決定されるが、隣接画素のウェイトを増加し、画面
の高空間周波数域の成分を調整し、かつ演算を簡素化で
きるウェイトマトリックスＷ１１１ （第３図）を考え
る。このウェイトマトリックスのうち重み１の部分の寄
与率（実際の重み）を計算すると、１／４２ζ２．４％
（ウェイト１の部分全体で４．８ ％ ）となるためこ
の部分を消去したウェイトマトリックスｗ （２） ＜
第４図）を作成する。更に簡略化するために、ウェイト
マトリックスＷ＃ のウェイト１０部分の寄与率を算出
すると５チ（ウェイト１の部分全体で２０チ）となり、
これも消去したウェイトマトリックスＷ（３）（第５図
）を作成する。
本発明ではこのウェイトマトリックスを採用した。次に
データの加工および処理回路について、実施例を加えて
説明する。
データの加工および処理回路について、実施例を加えて
説明する。
まず処理の順序として（１）式を（１７式の様に変形す
る。
る。
Ａｎ 、ｍ ＝＝Σ（Ｗ ｋ、 ｌ ・−） −・−・
・ＩＩＹｌ、１ ΣＷｋ、ｌ クスを用いて（１ど式を変形すると、 Ａｎ、ｍ＝：Σ（Ｗ” ・Ｅｋ、１） −−−−・−（
５）ｋ、１ となる。画素の濃度データを符号対８ ｂｉｔの量子化
値（０〜±１２７の補数表示）とし、（５）式のカッコ
内の演算の実行後、それぞれの値は第７図の様に表示す
る事ができる。ここで積の演算を実行し友後の数値の小
数点以下は切り捨てる。
・ＩＩＹｌ、１ ΣＷｋ、ｌ クスを用いて（１ど式を変形すると、 Ａｎ、ｍ＝：Σ（Ｗ” ・Ｅｋ、１） −−−−・−（
５）ｋ、１ となる。画素の濃度データを符号対８ ｂｉｔの量子化
値（０〜±１２７の補数表示）とし、（５）式のカッコ
内の演算の実行後、それぞれの値は第７図の様に表示す
る事ができる。ここで積の演算を実行し友後の数値の小
数点以下は切り捨てる。
このデータ加工処理をノ）−ドウエアで実施することに
よシ（５）式の演算は加算のみとなりま７ｊ Ａｎ、ｍ
の値は８１＋ｉｔの範囲を越えない。
よシ（５）式の演算は加算のみとなりま７ｊ Ａｎ、ｍ
の値は８１＋ｉｔの範囲を越えない。
次にこのハードウェアを説明する。例えば処理画面の大
きさをｇ列×Ｍ行の画素とし１ｌ＝２０４８と仮定する
。処理を１行毎に実行すると、１行の処理実行に必要な
データメモリの容量は、２０４８ ｂｙｔｅ Ｘ Ａ行
＝ ６１４４ ｂｙｔｅ、更に連続処理してゆく為には
、入力用メモリとして１行分必要となるため、計８Ｋｂ
ｙｔｅのメモリを必要とする。このメモリをアクセスす
るために必要なアドレスライン数は１３ｂｉｔであるが
、更に２ｔ＋ｉｔのアドレスラインを追加して、イメー
ジにょシ、異アドレスに同一データが現われる様にする
（第８図）。そして第８図の実メモリを選択した時は第
７図（ａ）のデータ、第８図のイメージ１の領域を選択
した時には第７図（ｂ）のデータ、第８図のイメージ２
の領域を選択した時には第７図（Ｃ）のデータが現われ
る様にする。この具体的回路を第９図に示す。処理を実
行するマイクロプロセッサ１ｉｊ１６ｂｉｔのアドレス
ライン（ＡＯ〆Ａ１５）８を持ち、その下位１５ ｂｉ
ｔ（ＡＱ−Ａ１２ ）４０によりデータメモリ３の内容
を選択する。一方アドレスライン８のうち、付番９で示
されるアドレスラインＡ１３と、付番１０で示されるア
ドレスラインＡ１４と、付番１１で示されるアドレスラ
インＡ１５をデコード回路２にエフ選択し、第８図の実
メモリ、イメージ１．イメージ２のアドレス領域に対応
するデータメモリのチップセレクト信号１６を出力する
。同時に実メモリのアドレス領域を選択した時には、チ
ップセレクト信号１５が出力され、相方向の選択ゲート
４によりデータメモリ６の内容がマイクロプロセッサ１
の８１）ｉｔデテーバス７に出力されるか、またはデー
タバス７の内容がデータメモリ３に書き込まれる。
きさをｇ列×Ｍ行の画素とし１ｌ＝２０４８と仮定する
。処理を１行毎に実行すると、１行の処理実行に必要な
データメモリの容量は、２０４８ ｂｙｔｅ Ｘ Ａ行
＝ ６１４４ ｂｙｔｅ、更に連続処理してゆく為には
、入力用メモリとして１行分必要となるため、計８Ｋｂ
ｙｔｅのメモリを必要とする。このメモリをアクセスす
るために必要なアドレスライン数は１３ｂｉｔであるが
、更に２ｔ＋ｉｔのアドレスラインを追加して、イメー
ジにょシ、異アドレスに同一データが現われる様にする
（第８図）。そして第８図の実メモリを選択した時は第
７図（ａ）のデータ、第８図のイメージ１の領域を選択
した時には第７図（ｂ）のデータ、第８図のイメージ２
の領域を選択した時には第７図（Ｃ）のデータが現われ
る様にする。この具体的回路を第９図に示す。処理を実
行するマイクロプロセッサ１ｉｊ１６ｂｉｔのアドレス
ライン（ＡＯ〆Ａ１５）８を持ち、その下位１５ ｂｉ
ｔ（ＡＱ−Ａ１２ ）４０によりデータメモリ３の内容
を選択する。一方アドレスライン８のうち、付番９で示
されるアドレスラインＡ１３と、付番１０で示されるア
ドレスラインＡ１４と、付番１１で示されるアドレスラ
インＡ１５をデコード回路２にエフ選択し、第８図の実
メモリ、イメージ１．イメージ２のアドレス領域に対応
するデータメモリのチップセレクト信号１６を出力する
。同時に実メモリのアドレス領域を選択した時には、チ
ップセレクト信号１５が出力され、相方向の選択ゲート
４によりデータメモリ６の内容がマイクロプロセッサ１
の８１）ｉｔデテーバス７に出力されるか、またはデー
タバス７の内容がデータメモリ３に書き込まれる。
この時のデータ形式は、第７図（ａ）に相当する。
また第８図のイメージ１のアドレス領域を選択し友場合
は、デコード回路２によシチップセレクト信号１４が出
力され、読出し形の選択ゲート５に↓多データメモリ３
の内容が、データ加工回路１７を通過し、第７図（１，
）に相当するデータ形式として、マイクロプロセッサ１
のデータバス７に出力される。
は、デコード回路２によシチップセレクト信号１４が出
力され、読出し形の選択ゲート５に↓多データメモリ３
の内容が、データ加工回路１７を通過し、第７図（１，
）に相当するデータ形式として、マイクロプロセッサ１
のデータバス７に出力される。
更に、第８図のイメージ２のアドレス領域を選択しｆｃ
場合はデコード回路２によシチツブセレクト信号１５が
出力され、読出し形の選択ゲート６ｅこよシテータメモ
リ５の内容が、データ加工回路１７を通過し、第７図（
Ｃ） Ｋ相当するデータ形式として、マイクロプロセッ
サ１のデータバス７に出力される。
場合はデコード回路２によシチツブセレクト信号１５が
出力され、読出し形の選択ゲート６ｅこよシテータメモ
リ５の内容が、データ加工回路１７を通過し、第７図（
Ｃ） Ｋ相当するデータ形式として、マイクロプロセッ
サ１のデータバス７に出力される。
また平均倶差最小法では同じ処理を〈フ返して実行する
ため、プログラムサイズを小さくし、かつ高速の処理を
おこなうためには、処理プログラムを簡略化することが
望ましい。本発明では第１０図に示す様に、第８図の実
メモリのアドレス領域を４分割し個々のエリアに、各行
のデータが記憶される様にする。例えば第ｘ行の処理の
際にはエリア１にＮ行の誤差データ、エリア２にＮ−１
行目の誤差データ、エリア３にＮ−２行目の誤差データ
、そしてエリアυには次に処理しようとするＮ＋１行目
の濃度データを入力する。第Ｎ性の処理が終了するとエ
リア３のデータは不要となシ、エリア２のデータをエリ
ア６へ、エリア１のデータをエリア２へ、エリア０のデ
ータをエリア１へ転送する事により、同一プログラムで
Ｎ＋１行目縮するために、第１１図に示す様な回路を付
加し、Ｎ行目の処理終了後、マイクロプロセッサの出力
ボートの信号２０．２１を切シ換えて、エリア５のアド
レスをエリア０のアドレスに、エリア、２のアドレスを
エリア３に、エリア１のアドレスをエリア２にエリア０
のアドレスをエリアＩＫ割り付は直す。これにより、デ
ータの移し換えを実行しなくとも、データが転送される
と同じ効果が得られる。し次がって処理性が変わっても
、同一プログラムでの処理が実行できるため、プログラ
ムの簡略化と処理速度の向上が可能となる。更にＮ＋２
行目の処理、Ｎ−）３行目の処理において同様の操作を
くシ返しＮ＋４行目の処理でＮ行目の処理と同じアドレ
ス・・・・・・エリアの割付けを行うことによシ、０行
目、１行目をのぞく残シ全行の処理が同一プログラムで
実行できる。
ため、プログラムサイズを小さくし、かつ高速の処理を
おこなうためには、処理プログラムを簡略化することが
望ましい。本発明では第１０図に示す様に、第８図の実
メモリのアドレス領域を４分割し個々のエリアに、各行
のデータが記憶される様にする。例えば第ｘ行の処理の
際にはエリア１にＮ行の誤差データ、エリア２にＮ−１
行目の誤差データ、エリア３にＮ−２行目の誤差データ
、そしてエリアυには次に処理しようとするＮ＋１行目
の濃度データを入力する。第Ｎ性の処理が終了するとエ
リア３のデータは不要となシ、エリア２のデータをエリ
ア６へ、エリア１のデータをエリア２へ、エリア０のデ
ータをエリア１へ転送する事により、同一プログラムで
Ｎ＋１行目縮するために、第１１図に示す様な回路を付
加し、Ｎ行目の処理終了後、マイクロプロセッサの出力
ボートの信号２０．２１を切シ換えて、エリア５のアド
レスをエリア０のアドレスに、エリア、２のアドレスを
エリア３に、エリア１のアドレスをエリア２にエリア０
のアドレスをエリアＩＫ割り付は直す。これにより、デ
ータの移し換えを実行しなくとも、データが転送される
と同じ効果が得られる。し次がって処理性が変わっても
、同一プログラムでの処理が実行できるため、プログラ
ムの簡略化と処理速度の向上が可能となる。更にＮ＋２
行目の処理、Ｎ−）３行目の処理において同様の操作を
くシ返しＮ＋４行目の処理でＮ行目の処理と同じアドレ
ス・・・・・・エリアの割付けを行うことによシ、０行
目、１行目をのぞく残シ全行の処理が同一プログラムで
実行できる。
第１１図の１８ 、１９０１行分のデータ量を２ＫＢｙ
ｔｅとし九時、マイクロプロセッサのメモリアドレスバ
ス８の１１ｂｉｔ （Ａ １１ ） 、 １２１：＋ｉ
ｔロセツサの出力ボートに接続し前記のステップを切シ
換える信号である。チップセレクト信号２６はこのメモ
リエリア全体を選択する信号で、この信号が樽択された
時、１８〜２１の信号によシラ４進のデコーダ２５とア
ンドゲート２４〜２７により、各メモリエリアに対応す
るチップセレクト信号（０８０〜０８３）２８〜５１を
出力する。
ｔｅとし九時、マイクロプロセッサのメモリアドレスバ
ス８の１１ｂｉｔ （Ａ １１ ） 、 １２１：＋ｉ
ｔロセツサの出力ボートに接続し前記のステップを切シ
換える信号である。チップセレクト信号２６はこのメモ
リエリア全体を選択する信号で、この信号が樽択された
時、１８〜２１の信号によシラ４進のデコーダ２５とア
ンドゲート２４〜２７により、各メモリエリアに対応す
るチップセレクト信号（０８０〜０８３）２８〜５１を
出力する。
第１１図の回路の真理値表を表１に示す。メモリチップ
セレクト信号ａＳＯ〜ａｓｓ’第１０図のエリア０〜エ
リア５の選択信号で、この信号が１の時対応するエリア
が選択される。
セレクト信号ａＳＯ〜ａｓｓ’第１０図のエリア０〜エ
リア５の選択信号で、この信号が１の時対応するエリア
が選択される。
表 １
また画像信号など高速処理を必要とする信号の処理装置
への入力はＤＭＡ （直接メモリ選択）によりマイクロ
プロセッサを介さずにメモリへの書き込みが行われるが
、本発明ではプロセッサのアドレスラインから見て、常
に同一エリアにデータの書き込みを実行する事によシ、
データの入力が可能とな５．ＤＭＡ回路を簡略化する事
ができる。
への入力はＤＭＡ （直接メモリ選択）によりマイクロ
プロセッサを介さずにメモリへの書き込みが行われるが
、本発明ではプロセッサのアドレスラインから見て、常
に同一エリアにデータの書き込みを実行する事によシ、
データの入力が可能とな５．ＤＭＡ回路を簡略化する事
ができる。
〈効 果〉
以上本発明は平均誤差最小法の処理を簡略化し更にマイ
クロプロセッサのメモリデータバスおよびメモリアドレ
スバスに簡単な選択回路を付加する事により、処理プロ
グラムを簡略化し、積、除。
クロプロセッサのメモリデータバスおよびメモリアドレ
スバスに簡単な選択回路を付加する事により、処理プロ
グラムを簡略化し、積、除。
加算を含む処理演算を加算のみで実行可能とした事によ
、り処理速度の高速化を可能とした。
、り処理速度の高速化を可能とした。
また、カラー画像の処理に関しても、シアン色。
マゼンタ色、黄色（又は赤色、緑色、青色）の各色毎に
本発明の処理装置を使用する事によシ処理の高速化がお
こなえる。さらに、平均誤差最小法と類似の処理を必要
とする物、例えばディジタルより高速処理とプログラム
の簡略化が実現できる。
本発明の処理装置を使用する事によシ処理の高速化がお
こなえる。さらに、平均誤差最小法と類似の処理を必要
とする物、例えばディジタルより高速処理とプログラム
の簡略化が実現できる。
第１図は平均誤差最小法で用いられる注目画素とその周
囲の参照画素を表わす。 第２図は平均誤差最小法で一般に用いられる重みマトリ
ックスを表わす。 第５図は第２図の重みマトリックスをマイクロプロセッ
サの処理に合わせて、重み付けを変更したもの。 第４図は本文中に述べた様に第３図の重みマトリックス
を省略したもの。 第５図は第４図の重みマトリックスを（に簡略化したも
の。 第６図は第５図の重みマトリックスの平均化処理を付加
し友もので本発明で使用し友重みマトリックスである。 第７図は、本処理のデータ形式を表わす説明図。 第８図は処理用マイクロプロセッサの画表デー第９図は
マイクロプロセッサのメモリアドレス空間の分割、イメ
ージ発生、データ加工の回路図で、１２７−ｔマイクロ
プロセッサのＲ／Ｗ（読、書き）選択信号を表わす。 第１０図は第８図の実メモリ領域の分割を説明する図で
、イメージ１．イメージ２の領域もそれぞれ、エリア０
′〜エリア５１．エリア０／／〜エリ、アｙの様に分割
される。 第１１図は第１０図の分割エリアを選択する、アドレス
選択回路。 以 上 出願人 エプソン株式会社 代理人 弁理士 最上 務 第１− 第２６ｍ 第３１１ 第４８ 第５ａｉ 第６図 第７ＦＲ 第８図 ８１０５４
囲の参照画素を表わす。 第２図は平均誤差最小法で一般に用いられる重みマトリ
ックスを表わす。 第５図は第２図の重みマトリックスをマイクロプロセッ
サの処理に合わせて、重み付けを変更したもの。 第４図は本文中に述べた様に第３図の重みマトリックス
を省略したもの。 第５図は第４図の重みマトリックスを（に簡略化したも
の。 第６図は第５図の重みマトリックスの平均化処理を付加
し友もので本発明で使用し友重みマトリックスである。 第７図は、本処理のデータ形式を表わす説明図。 第８図は処理用マイクロプロセッサの画表デー第９図は
マイクロプロセッサのメモリアドレス空間の分割、イメ
ージ発生、データ加工の回路図で、１２７−ｔマイクロ
プロセッサのＲ／Ｗ（読、書き）選択信号を表わす。 第１０図は第８図の実メモリ領域の分割を説明する図で
、イメージ１．イメージ２の領域もそれぞれ、エリア０
′〜エリア５１．エリア０／／〜エリ、アｙの様に分割
される。 第１１図は第１０図の分割エリアを選択する、アドレス
選択回路。 以 上 出願人 エプソン株式会社 代理人 弁理士 最上 務 第１− 第２６ｍ 第３１１ 第４８ 第５ａｉ 第６図 第７ＦＲ 第８図 ８１０５４
Claims (1)
- データメモリのアドレス領域を、第１から第３までの３
つの領域に分割し、第１の領域は実メモリ領域とし、第
２．第３は、第１の領域のイメージメモリ領域とする、
分割されたメモリアドレスを持つマイクロプロセッサと
第２．第５の領域を選択する事によシ、第１の領域のメ
モリデータが定数除算され足形でデータバスに現われる
ようにするデータ加工回路と、前記第１から第３までの
領域を更に４分割し、前記マイクロプロセッサのボート
出力によシ、分割された４つ領域のアドレスのつけ変え
をおこなうことによシ、データ転送の実行なしにブロッ
ク単位のデータ転送を実施した事と同一の結果が得られ
るアドレス選択回路から構成される平均誤差最小法金用
いた高速画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59088958A JPS60231274A (ja) | 1984-05-02 | 1984-05-02 | 平均誤差最小法を用いた高速画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59088958A JPS60231274A (ja) | 1984-05-02 | 1984-05-02 | 平均誤差最小法を用いた高速画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60231274A true JPS60231274A (ja) | 1985-11-16 |
Family
ID=13957348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59088958A Pending JPS60231274A (ja) | 1984-05-02 | 1984-05-02 | 平均誤差最小法を用いた高速画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60231274A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381030A (en) * | 1976-12-27 | 1978-07-18 | Takeda Riken Ind Co Ltd | Multiplication table memory |
| JPS58215169A (ja) * | 1982-06-08 | 1983-12-14 | Konishiroku Photo Ind Co Ltd | 画信号の２値化装置 |
| JPS58222659A (ja) * | 1982-06-18 | 1983-12-24 | Matsushita Electric Ind Co Ltd | 画像信号処理方法および画像信号処理装置 |
-
1984
- 1984-05-02 JP JP59088958A patent/JPS60231274A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381030A (en) * | 1976-12-27 | 1978-07-18 | Takeda Riken Ind Co Ltd | Multiplication table memory |
| JPS58215169A (ja) * | 1982-06-08 | 1983-12-14 | Konishiroku Photo Ind Co Ltd | 画信号の２値化装置 |
| JPS58222659A (ja) * | 1982-06-18 | 1983-12-24 | Matsushita Electric Ind Co Ltd | 画像信号処理方法および画像信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1189992A (en) | Device for storing and displaying graphic information | |
| US5193126A (en) | Image deformation method and apparatus using coordinate transformation | |
| US5231694A (en) | Graphics data processing apparatus having non-linear saturating operations on multibit color data | |
| US6693644B1 (en) | Graphic accelerator reducing and processing graphics data | |
| US20010046160A1 (en) | Memory device | |
| US6657747B1 (en) | Image half-tone processor and method thereof | |
| JPH028314B2 (ja) | ||
| US5937146A (en) | Binarization processing apparatus and method | |
| JPS6152777A (ja) | 平均誤差最小法を用いた高速画像処理装置 | |
| JPH06102842A (ja) | 分割シリアルレジスタ及び動作カウンタの付いたビデオランダムアクセスメモリを含むグラフィックディスプレイシステム | |
| JP3628833B2 (ja) | カーソルメモリ | |
| JPH0571113B2 (ja) | ||
| JPH07210136A (ja) | 階調文字発生方式 | |
| JP2901631B2 (ja) | 画像処理装置 | |
| JP2767815B2 (ja) | 画像データ変換回路 | |
| JPH0651751A (ja) | 画像表示装置 | |
| JPH10269370A (ja) | データ変換装置 | |
| JPH0544680B2 (ja) | ||
| JPS63101981A (ja) | 図形デ−タ処理装置 | |
| JPS6054076A (ja) | 画像拡大縮小回路 | |
| JPH03278189A (ja) | 図形処理装置 | |
| JP2004072397A (ja) | 画像処理装置および画像処理方法 | |
| JPH08147210A (ja) | ビットマップメモリ装置 | |
| Nemani et al. | Modular approach to colour graphics system design: hardware aspects | |
| JPS6054075A (ja) | 画像拡大縮小回路 |