JPS60231378A - 発光素子の製造方法 - Google Patents
発光素子の製造方法Info
- Publication number
- JPS60231378A JPS60231378A JP59087181A JP8718184A JPS60231378A JP S60231378 A JPS60231378 A JP S60231378A JP 59087181 A JP59087181 A JP 59087181A JP 8718184 A JP8718184 A JP 8718184A JP S60231378 A JPS60231378 A JP S60231378A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cladding layer
- gaas
- algaas
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は半導体発光素子特に半導体レーザ素子の製造
方法に関する。
方法に関する。
（従来技術の説明）
従来、このような分野の発光素子としてはＶ溝利き半導
体レーザ素子が知られている。この半導体レーザ素子の
製造方法を第２図（Ａ）及び（Ｂ）につき簡単に説明す
る。
体レーザ素子が知られている。この半導体レーザ素子の
製造方法を第２図（Ａ）及び（Ｂ）につき簡単に説明す
る。
第２図（Ａ）はこのレーザ素子を示す断面図で、第２図
（Ｂ）製造段階の途中での素子状態を示す斜視図である
。
（Ｂ）製造段階の途中での素子状態を示す斜視図である
。
先ず、（１００）表面を持ったｎ −ＧａＡｓ基板２ｏ
を用意し、この（１００）表面２０ａ上に電流狭窄層（
電流ブロック層ともいう）として供し得るｐ−ＧａＡｓ
層２１を結晶成長させる［第２図（Ａ）］。続いて第２
図（Ｂ）にも示すように、通常のフォトリングラフィ手
法により、く０汀〉方向にエツチングでストライブ状の
Ｖ溝２２を基板２０に達する深さで形成する。
を用意し、この（１００）表面２０ａ上に電流狭窄層（
電流ブロック層ともいう）として供し得るｐ−ＧａＡｓ
層２１を結晶成長させる［第２図（Ａ）］。続いて第２
図（Ｂ）にも示すように、通常のフォトリングラフィ手
法により、く０汀〉方向にエツチングでストライブ状の
Ｖ溝２２を基板２０に達する深さで形成する。
次に、このＶ溝２２の部分及び残存するｐ −ＧａＡｓ
層２１上に二回目の結晶成長を行い第一クラッド層とし
テ（７） ｎ −ＡＱＧａＡｓ層２３、活性層としての
ＡＱＧａＡｓ２４、第二クラッド層としてのｐ−ＡＱＧ
ａＡｓ層２５、キャップ層としてのｐ−ＧａＡｓ層２Ｂ
を順次に成長させている［第２図（Ａ）］。
層２１上に二回目の結晶成長を行い第一クラッド層とし
テ（７） ｎ −ＡＱＧａＡｓ層２３、活性層としての
ＡＱＧａＡｓ２４、第二クラッド層としてのｐ−ＡＱＧ
ａＡｓ層２５、キャップ層としてのｐ−ＧａＡｓ層２Ｂ
を順次に成長させている［第２図（Ａ）］。
このような半導体レーザ素子の構造において、ｐ −Ｇ
ａＡｓ層２１は電流狭窄層として作用するので、■溝２
２の外部の層領域には電流が流れないと共に、この層２
１は光吸収層としても作用するので、■溝２２の上側の
活性層の、第２図（Ａ）に斜線を付して示す、発振領域
２７で発振した光が■溝２２の外部に導波された場合で
あっても、第一クラッド層としてのｎ−ＡＱＧａＡｓ層
２３が光を閉込める程度の厚さに形成されていないため
、導波された光はこの層２３を経て下側のｐ−ＧａＡｓ
層２１に吸収される。
ａＡｓ層２１は電流狭窄層として作用するので、■溝２
２の外部の層領域には電流が流れないと共に、この層２
１は光吸収層としても作用するので、■溝２２の上側の
活性層の、第２図（Ａ）に斜線を付して示す、発振領域
２７で発振した光が■溝２２の外部に導波された場合で
あっても、第一クラッド層としてのｎ−ＡＱＧａＡｓ層
２３が光を閉込める程度の厚さに形成されていないため
、導波された光はこの層２３を経て下側のｐ−ＧａＡｓ
層２１に吸収される。
これがため、活性層２４の、■溝２２の上側の上述した
発振領域２７と、それ以外の部分との間に実効的な屈折
率の差が出来て、レーザ素子を安定した横基本モードで
発振させることが出来る。
発振領域２７と、それ以外の部分との間に実効的な屈折
率の差が出来て、レーザ素子を安定した横基本モードで
発振させることが出来る。
（解決すべき問題点）
しかしながら、従来の製造方法では、Ｖ溝２２上に結晶
成長を行うため、溝内部と、溝外部とでの結晶成長速度
が相違し、これがため、第一クラッド層としてのＡＯＧ
ａｌｓ層２３を成長させるに当り、■溝内部を埋め、か
つ、■溝外部の成長膜の厚さを横モードの安定化が図れ
る０、３１Ｌｍ程度に形成するように制御するこたとは
極めて困難であった。
成長を行うため、溝内部と、溝外部とでの結晶成長速度
が相違し、これがため、第一クラッド層としてのＡＯＧ
ａｌｓ層２３を成長させるに当り、■溝内部を埋め、か
つ、■溝外部の成長膜の厚さを横モードの安定化が図れ
る０、３１Ｌｍ程度に形成するように制御するこたとは
極めて困難であった。
さらに、Ｖ溝２２の肩の部分２８がメルトバックされ易
いため、Ｖ溝２２の入口部分が広がる傾向となり、これ
がため、レーザ素子の発振部分が広がり、モード安定化
を図ることが困難であった。
いため、Ｖ溝２２の入口部分が広がる傾向となり、これ
がため、レーザ素子の発振部分が広がり、モード安定化
を図ることが困難であった。
（発明の目的）
この発明の目的は、結晶成長させる層の厚み制御を正確
に、かつ、簡単に行えると共に、発振部分の広がりを来
さない発光素子の製造方法を提供することにある。
に、かつ、簡単に行えると共に、発振部分の広がりを来
さない発光素子の製造方法を提供することにある。
（問題点を解決する手段）
この発明の要点は一回目の結晶成長で上側クラッド層を
含むダブルへテロ接合構造を形成し、この上側クラッド
層上に同一組成の別のクラッド層を液相エピタキシャル
成長法においてメルトバックを用いて成長させることに
ある。
含むダブルへテロ接合構造を形成し、この上側クラッド
層上に同一組成の別のクラッド層を液相エピタキシャル
成長法においてメルトバックを用いて成長させることに
ある。
従って、この発明の目的の達成を図るため、この発明は
、半導体基板上にダブルへテロ接合を形成する第一クラ
ッド層、活性層及び第二クラッド層と、この第二クラッ
ド層上の中間層とを順次成長させる工程と、 この中間層を部分的にエツチングして突出部を形成する
工程と、 この突出部が形成された中間層上に電流狭窄用の上側層
を成長させる工程と、 この上側層及び中間層に、メルトバック速度の相違を利
用して、前述の突出部の下側に対応する第二クラッド層
に達する溝を形成する工程と、然る後、この溝内及び残
存する前述の上側層−ヒに第三クラッド層とキャップ層
とを液相エピタキシャル成長法で順次に結晶成長させる
工程とを含むことを特徴とする。
、半導体基板上にダブルへテロ接合を形成する第一クラ
ッド層、活性層及び第二クラッド層と、この第二クラッ
ド層上の中間層とを順次成長させる工程と、 この中間層を部分的にエツチングして突出部を形成する
工程と、 この突出部が形成された中間層上に電流狭窄用の上側層
を成長させる工程と、 この上側層及び中間層に、メルトバック速度の相違を利
用して、前述の突出部の下側に対応する第二クラッド層
に達する溝を形成する工程と、然る後、この溝内及び残
存する前述の上側層−ヒに第三クラッド層とキャップ層
とを液相エピタキシャル成長法で順次に結晶成長させる
工程とを含むことを特徴とする。
（実施例の説明）
以下、第１図（Ａ）〜（Ｅ）を参照して、この発明の実
施例につき説明する。
施例につき説明する。
第１図（Ａ）〜（Ｅ）は−例としてＧａＡｓ半導体レー
ザ素子の製造工程を説明するための、主要製造段階での
素子状態を概略的に示す図で、同図（Ｂ）を除き断面図
であるが、断面を表わすハツチング等は省略して示して
あり、同図（Ｂ）は斜視図である。先ず、第１図（Ａ）
に示すように、ｎ −ＧａＡｓ基−板ｌを用意し、この
基板ｌの表面ｌａ上にダブルへテロ接合構造を形成する
各層、すなわち、第一クラッド層としてのｎ−ＡＱＧａ
Ａｓ層２、活性層としてのＡＱＧａＡｓ層３、第二クラ
ッド層としてのｐ −ＡＱＧａＡｓ層４及びこの第二ク
ラッド層４上に光吸収層とし得る中間層としてのｎ −
ＧａＡｓ層５を、−回目の結晶成長で、それぞれ順次に
成長させる。この場合の成長法は膜厚制御を正確に行え
る、例えば、液相エピタシャルとかその他任意好適な結
晶成長法で行うことが出来る。
ザ素子の製造工程を説明するための、主要製造段階での
素子状態を概略的に示す図で、同図（Ｂ）を除き断面図
であるが、断面を表わすハツチング等は省略して示して
あり、同図（Ｂ）は斜視図である。先ず、第１図（Ａ）
に示すように、ｎ −ＧａＡｓ基−板ｌを用意し、この
基板ｌの表面ｌａ上にダブルへテロ接合構造を形成する
各層、すなわち、第一クラッド層としてのｎ−ＡＱＧａ
Ａｓ層２、活性層としてのＡＱＧａＡｓ層３、第二クラ
ッド層としてのｐ −ＡＱＧａＡｓ層４及びこの第二ク
ラッド層４上に光吸収層とし得る中間層としてのｎ −
ＧａＡｓ層５を、−回目の結晶成長で、それぞれ順次に
成長させる。この場合の成長法は膜厚制御を正確に行え
る、例えば、液相エピタシャルとかその他任意好適な結
晶成長法で行うことが出来る。
次に、第１図（Ｂ）に示すように、通常のフォトリング
ラフィ技術を用いて、中間層５を一部分エッチングして
除去し、中央部に（０１１）方向にストライプ状の逆メ
サ構造の突出部５ａを形成する。
ラフィ技術を用いて、中間層５を一部分エッチングして
除去し、中央部に（０１１）方向にストライプ状の逆メ
サ構造の突出部５ａを形成する。
このエツチングはマスクを用いて、中間層の厚さの一部
分にわたって行い、エツチングによって厚さの減少した
残部を５ｂで示す。この時、この逆メサ形状のストライ
プ状突出部５ａの幅は電流狭窄作用及び横モード安定化
に関係するので、２〜３ＪＬｆｆ＋以下とするのが好適
であり、その制御は正確かつ容易である。
分にわたって行い、エツチングによって厚さの減少した
残部を５ｂで示す。この時、この逆メサ形状のストライ
プ状突出部５ａの幅は電流狭窄作用及び横モード安定化
に関係するので、２〜３ＪＬｆｆ＋以下とするのが好適
であり、その制御は正確かつ容易である。
次に、第１図（Ｃ）〜（Ｅ）に示すように、この突出部
５ａが形成された中間層５上に、二回目の結晶成長を行
い、電流狭窄層として供するｎ −ＡＱ ＧａＡｓ層６
を成長させ、次いで、第三クラッド層としてのｐ−ＡＱ
ＧａＡｓ層７、キャー／プ層としてのｐ −ＧａＡｓ層
８を順次に液相エピタキシャル成長させる。
５ａが形成された中間層５上に、二回目の結晶成長を行
い、電流狭窄層として供するｎ −ＡＱ ＧａＡｓ層６
を成長させ、次いで、第三クラッド層としてのｐ−ＡＱ
ＧａＡｓ層７、キャー／プ層としてのｐ −ＧａＡｓ層
８を順次に液相エピタキシャル成長させる。
この二回目の成長に際して、先ず、第１図（Ｃ）に示す
よに、電流狭窄層として供し得るｎ−ＡＱＧａＡｓ層を
上側層６として、突出部５ａを埋込み」二面８ａが平担
面となるように、成長させる。従って、この層６は、中
間層５の突出部５ａの上側の部分８ａの厚みが残部５ｂ
の上側の部分６ｂの厚みよりも薄くなるように、形成さ
れている。
よに、電流狭窄層として供し得るｎ−ＡＱＧａＡｓ層を
上側層６として、突出部５ａを埋込み」二面８ａが平担
面となるように、成長させる。従って、この層６は、中
間層５の突出部５ａの上側の部分８ａの厚みが残部５ｂ
の上側の部分６ｂの厚みよりも薄くなるように、形成さ
れている。
次に、未飽和のＧａＡｓ溶液を用いて、この上側層であ
るｎ −ＡＱ ＧａＡｓ層６をメルトバックさせ、第１
図（Ｄ）に示すように、この上側層６と、中間層５とに
スＩ・ライブ状の溝９を形成する。この際、ｎ−ＧａＡ
ｓ層５のメルトバック速度はｎ −ＡＱＧａＡｓ層のメ
ルトバック速度よりも約１０倍程度速いので、このメル
トバック速度の差を利用してこの溝掘りを行う。このメ
ルトバックにより、先ず、上側層６の８ａで示す部分の
厚みだけメルトバックすると、突出部５ａの上部が現れ
る。さらにメルトバックを続けると、上述したメルトバ
ック速度の差のため、この突出部５ａの部分が上側層６
のｅｂで示す部分よりもメルトバックが早く進行する。
るｎ −ＡＱ ＧａＡｓ層６をメルトバックさせ、第１
図（Ｄ）に示すように、この上側層６と、中間層５とに
スＩ・ライブ状の溝９を形成する。この際、ｎ−ＧａＡ
ｓ層５のメルトバック速度はｎ −ＡＱＧａＡｓ層のメ
ルトバック速度よりも約１０倍程度速いので、このメル
トバック速度の差を利用してこの溝掘りを行う。このメ
ルトバックにより、先ず、上側層６の８ａで示す部分の
厚みだけメルトバックすると、突出部５ａの上部が現れ
る。さらにメルトバックを続けると、上述したメルトバ
ック速度の差のため、この突出部５ａの部分が上側層６
のｅｂで示す部分よりもメルトバックが早く進行する。
従って、この中間層５のメルトバックが下側の第二クラ
ッド層４に達した時、上側層６の部分６ｂは未だその厚
みの一部分しかメルトバックされないで、６ｃで示すよ
うに残存する。よってこのメルトバックにより、」−述
した中間層５の突出部５ａの下側に対応する部分の中間
層５及び上側層６にストライプ状の溝９が形成される。
ッド層４に達した時、上側層６の部分６ｂは未だその厚
みの一部分しかメルトバックされないで、６ｃで示すよ
うに残存する。よってこのメルトバックにより、」−述
した中間層５の突出部５ａの下側に対応する部分の中間
層５及び上側層６にストライプ状の溝９が形成される。
この場合、メルトバックの条件はメルトバックされる材
料、厚さ、その他所要に応じて好適な条件を設定するこ
とが出来る。
料、厚さ、その他所要に応じて好適な条件を設定するこ
とが出来る。
次に、第１図（Ｅ）に示すよに、この溝９内及び残存し
た部分６Ｃ上に第三クラッド層としてのｐ−ＡＱＧａＡ
ｓ層７を成長させる。一般に、一度空気中に露出させた
ＡＱＧａＡｓ層上に液相エピタキシャル成長させること
は困難であるが、このように、メルトバックを用いると
、メルトバック直後にＡＱ ＧａＡｓ層を成長出来るた
め、上述したような、第二クラッド層であるｐ−ＡＱＧ
ａＡｓ層４上にｐ−ＡＱＧａＡｓ層７を液相エピタキシ
ャル成長させることが可能となる。尚、第三クラッド層
７と、第二クラッド層４とは組成が同一であるので、こ
の結晶成長により両者は一体となり、活性層３に対し、
上側クラッド層として作用する。
た部分６Ｃ上に第三クラッド層としてのｐ−ＡＱＧａＡ
ｓ層７を成長させる。一般に、一度空気中に露出させた
ＡＱＧａＡｓ層上に液相エピタキシャル成長させること
は困難であるが、このように、メルトバックを用いると
、メルトバック直後にＡＱ ＧａＡｓ層を成長出来るた
め、上述したような、第二クラッド層であるｐ−ＡＱＧ
ａＡｓ層４上にｐ−ＡＱＧａＡｓ層７を液相エピタキシ
ャル成長させることが可能となる。尚、第三クラッド層
７と、第二クラッド層４とは組成が同一であるので、こ
の結晶成長により両者は一体となり、活性層３に対し、
上側クラッド層として作用する。
また、このような結晶成長により、埋込まれた中間層の
部分５ｂ及び上側層の部分６Ｃが電流狭窄層として作用
する。尚、この場合、中間層５を電流狭窄作用を有する
材料で形成しても良いが、必ずしもその必要はなく、メ
ルトバックする材料であれば充分であり、さらに、光吸
収特性を有していれば好適である。
部分５ｂ及び上側層の部分６Ｃが電流狭窄層として作用
する。尚、この場合、中間層５を電流狭窄作用を有する
材料で形成しても良いが、必ずしもその必要はなく、メ
ルトバックする材料であれば充分であり、さらに、光吸
収特性を有していれば好適である。
次に、図示せずも、ｎ側及びｐ側電極を被着形成してレ
ーザ素子を完成する。この素子の発振領域を第１図（Ｅ
）に１０で示し、この発振領域１０は充分狭い領域に限
定される。
ーザ素子を完成する。この素子の発振領域を第１図（Ｅ
）に１０で示し、この発振領域１０は充分狭い領域に限
定される。
この発明は上述した実施例にのみ限定されるものではな
い。例えば上述した実施例ではｎ −ＧａＡｓ基板を用
いたが、ｐ−ＧａＡｓ基板を用いても良く、その場合に
は他の層の導電型を対応して変えば良い。
い。例えば上述した実施例ではｎ −ＧａＡｓ基板を用
いたが、ｐ−ＧａＡｓ基板を用いても良く、その場合に
は他の層の導電型を対応して変えば良い。
また、上述した実施例では半導体レーザ素子につき説明
したが、これに限定されずに、広く発光素子に適用出来
るものである。
したが、これに限定されずに、広く発光素子に適用出来
るものである。
また、上述した突出部の断面形状は逆メサ形状にのみ限
定されるものではなく、矩形状であっても、三角形状で
あても良い。
定されるものではなく、矩形状であっても、三角形状で
あても良い。
さらに、上述した素子の製造条件は所要に応じて適切な
条件を選定することが出来る。
条件を選定することが出来る。
さらに、各部分の寸法、形状及び配置関係を適切に選定
出来る。
出来る。
（発明の効果）
上述した説明からも明らかなように、この発明の発光素
子の製造方法によれば、平担な基板面一ににダブルへテ
ロ接合を形成する第一クラッド層、活性層、第二クラッ
ド層を一回の結晶成長、例えば、−回目の液相エピタキ
シャル成長で成長させるので、これら各層の膜厚を所要
の如く正確に、かつ、簡単に制御出来、これがため、光
吸収層としての中間層の下側の第二クラッド層の厚みを
正確に制御出来るので、横モード発振を従来の場合より
も著しく安定化させることが出来る。
子の製造方法によれば、平担な基板面一ににダブルへテ
ロ接合を形成する第一クラッド層、活性層、第二クラッ
ド層を一回の結晶成長、例えば、−回目の液相エピタキ
シャル成長で成長させるので、これら各層の膜厚を所要
の如く正確に、かつ、簡単に制御出来、これがため、光
吸収層としての中間層の下側の第二クラッド層の厚みを
正確に制御出来るので、横モード発振を従来の場合より
も著しく安定化させることが出来る。
さらに、この発明の方法によれば、使用材料のメルトバ
ック速度差を用いて溝を形成すると共に、内部電流狭窄
層を画成するので、従来のようなＶ溝の肩の部分のメル
トバックが起らず、これがため、溝幅を設計通りに容易
に制御することが出来、従って、発振部分の広がりを抑
制することが出来、横モード発振の安定化を図ることが
出来る。
ック速度差を用いて溝を形成すると共に、内部電流狭窄
層を画成するので、従来のようなＶ溝の肩の部分のメル
トバックが起らず、これがため、溝幅を設計通りに容易
に制御することが出来、従って、発振部分の広がりを抑
制することが出来、横モード発振の安定化を図ることが
出来る。
さらに、液相エピタキシャル成長の際に、メルトバック
を利用しているので、ＡＱＧａＡｓの第二クラッド層上
にもＡＯＧａＡｓの第三クラッド層を成長させることが
出来、従って、良質の上側クラッド層を形成することが
出来、発振特性が良好となる。
を利用しているので、ＡＱＧａＡｓの第二クラッド層上
にもＡＯＧａＡｓの第三クラッド層を成長させることが
出来、従って、良質の上側クラッド層を形成することが
出来、発振特性が良好となる。
第１図（Ａ）〜（Ｅ）はこの発明の発光素子の製造方法
を説明するための製造工程図、 第２図（Ａ）及び（Ｂ）は従来の発光素子の製造方法を
説明するための断面図及び斜視図である。 ｌ・・・半導体基板（ＧａＡｓ基板） １ａ・・・（基板の）表面 ２・・・第一クラッド層（ＡＯＧａＡｓ層）３・・・活
性層（ＡＯＧａＡｓ層） ４・・・第二クラフト層（ＡＱ ＧａＡｓ層）５・・・
中間層（ＧａＡｓ層） ５ａ・・・（中間層の）突出部 ５ｂ・・・（中間層の）残部 ６・・・−上側層 ６ａ・・・（突出部５ａの上側の上側層の）部分６ｂ・
・・（残部５ｂの上側の上側層の）部分６ｃ・・・（メ
ルトバックで残存した上側層の）部分７・・・第三クラ
ッド層、 ８・・・キャップ層９・・・ストライプ状の
溝、１０・・・発振領域。 特許出願人 沖電気工業株式会社 −一 一ノ −ノ ーノ ζノ Ｑ口
を説明するための製造工程図、 第２図（Ａ）及び（Ｂ）は従来の発光素子の製造方法を
説明するための断面図及び斜視図である。 ｌ・・・半導体基板（ＧａＡｓ基板） １ａ・・・（基板の）表面 ２・・・第一クラッド層（ＡＯＧａＡｓ層）３・・・活
性層（ＡＯＧａＡｓ層） ４・・・第二クラフト層（ＡＱ ＧａＡｓ層）５・・・
中間層（ＧａＡｓ層） ５ａ・・・（中間層の）突出部 ５ｂ・・・（中間層の）残部 ６・・・−上側層 ６ａ・・・（突出部５ａの上側の上側層の）部分６ｂ・
・・（残部５ｂの上側の上側層の）部分６ｃ・・・（メ
ルトバックで残存した上側層の）部分７・・・第三クラ
ッド層、 ８・・・キャップ層９・・・ストライプ状の
溝、１０・・・発振領域。 特許出願人 沖電気工業株式会社 −一 一ノ −ノ ーノ ζノ Ｑ口
Claims (1)
- 【特許請求の範囲】 半導体基板」二にダブルへテロ接合を形成する第一クラ
ッド層、活性層及び第二クラッド層と、該第二クラッド
層上の中間層とを順次成長させる工程と、 該中間層を部分的にエツチングして突出部を形成する工
程と、 該突出部が形成された中間層上に電流狭窄用の上側層を
成長させる工程と、 該上側層及び前記中間層に、メル）・バック速度の相違
を利用して、前記突出部の下側に対応する前記第二クラ
ッド層に達する溝を形成する工程と、 然る後、該構内及び残存する前記−Ｌ側層上に第三クラ
ッド層とキャップ層とを液相エピタキシャル成長法で順
次に結晶成長させる工程とを含むことを特徴とする発光
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59087181A JPS60231378A (ja) | 1984-04-28 | 1984-04-28 | 発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59087181A JPS60231378A (ja) | 1984-04-28 | 1984-04-28 | 発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60231378A true JPS60231378A (ja) | 1985-11-16 |
| JPH0260075B2 JPH0260075B2 (ja) | 1990-12-14 |
Family
ID=13907813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59087181A Granted JPS60231378A (ja) | 1984-04-28 | 1984-04-28 | 発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60231378A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252486A (ja) * | 1988-08-17 | 1990-02-22 | Res Dev Corp Of Japan | 面発光型半導体レーザの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5830186A (ja) * | 1981-08-18 | 1983-02-22 | Toshiba Corp | 光半導体素子及びその製造方法 |
| JPS5861695A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 半導体レ−ザ素子 |
-
1984
- 1984-04-28 JP JP59087181A patent/JPS60231378A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5830186A (ja) * | 1981-08-18 | 1983-02-22 | Toshiba Corp | 光半導体素子及びその製造方法 |
| JPS5861695A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 半導体レ−ザ素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252486A (ja) * | 1988-08-17 | 1990-02-22 | Res Dev Corp Of Japan | 面発光型半導体レーザの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0260075B2 (ja) | 1990-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006782B1 (ko) | 반도체 레이저 | |
| JPH07235722A (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| JPS6318877B2 (ja) | ||
| JPH0722214B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPS58216486A (ja) | 半導体レ−ザおよびその製造方法 | |
| KR920000079B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| JPS5940317B2 (ja) | リブガイドストライプ型半導体多層薄膜光導波路及びその製造方法 | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH0260075B2 (ja) | ||
| JPS589592B2 (ja) | 半導体発光装置の製造方法 | |
| JPS63124484A (ja) | 半導体レ−ザ素子 | |
| JPS6161484A (ja) | 発光素子の製造方法 | |
| JPS6318874B2 (ja) | ||
| JPH04171782A (ja) | 化合物半導体レーザ | |
| JPS59127892A (ja) | 半導体レ−ザとその製造方法 | |
| US4358850A (en) | Terraced substrate semiconductor laser | |
| JPH07235725A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS6237835B2 (ja) | ||
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPS6353715B2 (ja) | ||
| JP2736382B2 (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPS6355875B2 (ja) | ||
| JPS6241437B2 (ja) | ||
| JPH0265288A (ja) | 半導体レーザ | |
| JPS61295687A (ja) | 発光素子及びその製造方法 |