JPS60234318A - 写真処理方法 - Google Patents
写真処理方法Info
- Publication number
- JPS60234318A JPS60234318A JP59089422A JP8942284A JPS60234318A JP S60234318 A JPS60234318 A JP S60234318A JP 59089422 A JP59089422 A JP 59089422A JP 8942284 A JP8942284 A JP 8942284A JP S60234318 A JPS60234318 A JP S60234318A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip pattern
- exposure
- film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、写真処理技術に関し、特に半導体の製造にお
ける、写真処理、に利用して有効な技術に関する。
ける、写真処理、に利用して有効な技術に関する。
半導体装置の製造工程の一つであるフォ） ＩＪソゲラ
フイエ程では、半導体ウェーハ表面に７オトレジスト膜
を形成し、これ１に所要のパターンの露光を行ないかつ
現像を行なうことによりこのフォトレジスト膜をバター
ニングｔ２、こねを更に下層膜のマスクに利用して下層
膜のパターンエツチングを行なうよう蹟している。とこ
為で、このフォトリングラフィ工程においてウェーハ上
にチップパターンを露光する場合、ステッパ（ステップ
アンドリピートカメラ）を使用してレチクルのチップパ
ターンを縮小して一つずつウェーハ上にｕ列置光する方
法が考えられる。そしてこの場合、第１図に示すように
、完全なチップ形状が得られなイウェーハ１の周辺部１
ａではステッパによるチップパターン１ｂの露光を積極
的に行なわないようにし、その分のステッパ作動の無駄
をなくしてスループットの向上を図るようにすることが
考えられる。
フイエ程では、半導体ウェーハ表面に７オトレジスト膜
を形成し、これ１に所要のパターンの露光を行ないかつ
現像を行なうことによりこのフォトレジスト膜をバター
ニングｔ２、こねを更に下層膜のマスクに利用して下層
膜のパターンエツチングを行なうよう蹟している。とこ
為で、このフォトリングラフィ工程においてウェーハ上
にチップパターンを露光する場合、ステッパ（ステップ
アンドリピートカメラ）を使用してレチクルのチップパ
ターンを縮小して一つずつウェーハ上にｕ列置光する方
法が考えられる。そしてこの場合、第１図に示すように
、完全なチップ形状が得られなイウェーハ１の周辺部１
ａではステッパによるチップパターン１ｂの露光を積極
的に行なわないようにし、その分のステッパ作動の無駄
をなくしてスループットの向上を図るようにすることが
考えられる。
しかしながら、この方式ではウェーハ周辺の未露光部に
７オトレジヌトが残り後工程の下層膜エツチングによっ
てもこの部分の下層膜がエツチングされな〜・ことにな
る。したがって、下層膜がそのまま残さＪすることにな
り、ウェーハを個々のチップに分割するダイシング工程
においてこの下層膜が同時にダイシングされるためにダ
イシングブレードが破片、紛などによって目詰りを起し
、ダイシング機能が低下ないし阻害されると（・う問題
が生じることが、本発明者によって明らかにされた。
７オトレジヌトが残り後工程の下層膜エツチングによっ
てもこの部分の下層膜がエツチングされな〜・ことにな
る。したがって、下層膜がそのまま残さＪすることにな
り、ウェーハを個々のチップに分割するダイシング工程
においてこの下層膜が同時にダイシングされるためにダ
イシングブレードが破片、紛などによって目詰りを起し
、ダイシング機能が低下ないし阻害されると（・う問題
が生じることが、本発明者によって明らかにされた。
また、前述のようにウェーハ周辺部に金属膜。
熟成形酸化膜１例えばＡ、８膜が残存していると、ウェ
ーハが温度変化を受けたときにＡＡとウェーハ（シリコ
ン）の熱膨張率差に基づく熱応力が生じ、ウェーハが湾
曲して平面性が阻害されるという問題も生じる。更に、
ｌ膜のエツチング時にエツチングされないＡＡ膜が比較
的に大きな面積を占めていると、分光法等を利用したエ
ツチング終点検出の情報量が少なくなり、エツチング終
点を高精度に検出することが難かしいという問題がある
ことが本発明者によって明らかにされた。
ーハが温度変化を受けたときにＡＡとウェーハ（シリコ
ン）の熱膨張率差に基づく熱応力が生じ、ウェーハが湾
曲して平面性が阻害されるという問題も生じる。更に、
ｌ膜のエツチング時にエツチングされないＡＡ膜が比較
的に大きな面積を占めていると、分光法等を利用したエ
ツチング終点検出の情報量が少なくなり、エツチング終
点を高精度に検出することが難かしいという問題がある
ことが本発明者によって明らかにされた。
〔発明の目的〕
本発明の目的はチップパターン露光のスループットを低
下させることなくウェーハ周辺部のＡ２膜の残りを解消
でき、これによりダイシングブレードの目詰り防止を図
ると共にウェーハの湾曲やエツチング終点検出の精度の
低下を防止することのできる半導体製造方法を提供する
ことにある。
下させることなくウェーハ周辺部のＡ２膜の残りを解消
でき、これによりダイシングブレードの目詰り防止を図
ると共にウェーハの湾曲やエツチング終点検出の精度の
低下を防止することのできる半導体製造方法を提供する
ことにある。
本発明の前記ならびにそのほかの目的と新規な特徴は１
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち５チツプパターンの露光に前後してチップパタ
ーン以外のウェーハ部分に一括して露光を行なってこの
部分の７オトレジストを除去する方法を用いることによ
り、例えば下層膜としての金属膜のエツチング除去を実
現し、これによりダイシングブレードの目詰り防止を図
り、かつ一方ではウェーハ湾曲の防止およびエツチング
終点検出精度の向上を図るものである。
ーン以外のウェーハ部分に一括して露光を行なってこの
部分の７オトレジストを除去する方法を用いることによ
り、例えば下層膜としての金属膜のエツチング除去を実
現し、これによりダイシングブレードの目詰り防止を図
り、かつ一方ではウェーハ湾曲の防止およびエツチング
終点検出精度の向上を図るものである。
先ず本発明方法を実施するための装置の一例を第２図に
より説明する。図におい壬、この装置は半導体ウェーハ
上にチップパターンを一つずつ縮小露光するためのステ
ッパ１０と、その後にチップパターン以外のウェーハ周
辺部を一括露光するための副露光部１１とを備えている
。前記ステッパ１０の前側にはウェーハ１を収納してい
るカートリッジ１２を設置するローダ部１３と、ウェー
ハｌのオリ７うを利用して大略の位揄′決めを行ない得
る仮位置決めテーブル１４を有し、更にこの位置決めテ
ーブル１４上のウェーハ１を前記ステッパ１０ないし副
露光部１１に搬送する回転搬送アーム１５を有する。ま
た、副露光部１１の後側には露光完了後のウェーハを収
納するカー） １／ノジ１６を設置するアンローダ部１
７を有している。
より説明する。図におい壬、この装置は半導体ウェーハ
上にチップパターンを一つずつ縮小露光するためのステ
ッパ１０と、その後にチップパターン以外のウェーハ周
辺部を一括露光するための副露光部１１とを備えている
。前記ステッパ１０の前側にはウェーハ１を収納してい
るカートリッジ１２を設置するローダ部１３と、ウェー
ハｌのオリ７うを利用して大略の位揄′決めを行ない得
る仮位置決めテーブル１４を有し、更にこの位置決めテ
ーブル１４上のウェーハ１を前記ステッパ１０ないし副
露光部１１に搬送する回転搬送アーム１５を有する。ま
た、副露光部１１の後側には露光完了後のウェーハを収
納するカー） １／ノジ１６を設置するアンローダ部１
７を有している。
このアンローダ部１７およびローダ部１３には図示を省
略するアンシャ等が設けられ、カートリッジ１２から仮
位置決めテーブル１４へ、また副露光部１工からカート
リッジ１６へとウェーハを移動でき得るものである。
略するアンシャ等が設けられ、カートリッジ１２から仮
位置決めテーブル１４へ、また副露光部１工からカート
リッジ１６へとウェーハを移動でき得るものである。
前記ステッパ１０はウェーハ１を載置してこれをＸ、Ｙ
および２方向、更にθ方向に位置移動できる可動ステー
ジ１８を有すると共に、チップパターンを形成したレチ
クル１９を縮小投影する光 ゛学系２０を有する。この
光学系２０は光源２１゜コンデンサレンズ２２．縮小結
像レンズ２３．更に図外のシャッタ等を備えてレチクル
１９のパターンを縮小してウェーハ１上に結像投影露光
でき。
および２方向、更にθ方向に位置移動できる可動ステー
ジ１８を有すると共に、チップパターンを形成したレチ
クル１９を縮小投影する光 ゛学系２０を有する。この
光学系２０は光源２１゜コンデンサレンズ２２．縮小結
像レンズ２３．更に図外のシャッタ等を備えてレチクル
１９のパターンを縮小してウェーハ１上に結像投影露光
でき。
前記可動ステージ１Ｂの作動と協彷してウェー・・１上
に複数個のチップパターン１ｂを桝目状に配列露光する
（第１図参照）。
に複数個のチップパターン１ｂを桝目状に配列露光する
（第１図参照）。
前記副露光部１１はウェーハ１をオリフラを利用して大
略位置決めする固定ステージ２４と、この固定ステージ
２４上のウェーハ１表面にマスクパターンを投影するた
めのマスク２５と、ランプ２６およびコンデンサレンズ
２７からなる照明系２８とを有し、ウェーハ１上にマス
ク２５のパタ ′−ンを露光する。前記マスク２５は前
記レチクル１９と同じように透明基板上にＣｒ等の金属
膜をバターニングした構成としている。そして、本例に
おけるマスク２５のパターンは、第３図に示すように、
前記ウェーハ１上のチップパターン１ｂに和尚する部位
をマスク２５ ａ Ｌ、、チップパターン１ｂ以外のウ
ェーハ１周辺部１ａ（（のみ光を照射、つまり露光でき
るようにしている。
略位置決めする固定ステージ２４と、この固定ステージ
２４上のウェーハ１表面にマスクパターンを投影するた
めのマスク２５と、ランプ２６およびコンデンサレンズ
２７からなる照明系２８とを有し、ウェーハ１上にマス
ク２５のパタ ′−ンを露光する。前記マスク２５は前
記レチクル１９と同じように透明基板上にＣｒ等の金属
膜をバターニングした構成としている。そして、本例に
おけるマスク２５のパターンは、第３図に示すように、
前記ウェーハ１上のチップパターン１ｂに和尚する部位
をマスク２５ ａ Ｌ、、チップパターン１ｂ以外のウ
ェーハ１周辺部１ａ（（のみ光を照射、つまり露光でき
るようにしている。
次に以上の構成の装置を用いた本発明方法の一例を説明
する。
する。
処理されるウェーハ１は下層膜として金属膜を全面形成
し、その上にポジ型の７オトレジスト膜を形成している
。このウェーハ１はローダ部１３のカートリッジ１２か
ら仮位置決めテーブル１４上に移載され、オリフラを利
用し１仮の位置決めがなされた後に回転搬送アーム１５
によってステッパ１０の可動ステージ１８上に載せられ
る。そして、このステージ１８のＸ、Ｙ移動と光学系２
０の投影作用の協彷によってウェーハ１表面に複数個の
チップパターン１ｂが桝目状に配列露光される。この場
合チップパターンは夫々が完全な形を有するように露光
され、従って円弧辺によっ℃欠けた形状となるウェーハ
周辺部には露光は行なわれない、この露光の完了後、ウ
ェーハ１は回転搬送アーム１５によって副露光部１１へ
移載される。
し、その上にポジ型の７オトレジスト膜を形成している
。このウェーハ１はローダ部１３のカートリッジ１２か
ら仮位置決めテーブル１４上に移載され、オリフラを利
用し１仮の位置決めがなされた後に回転搬送アーム１５
によってステッパ１０の可動ステージ１８上に載せられ
る。そして、このステージ１８のＸ、Ｙ移動と光学系２
０の投影作用の協彷によってウェーハ１表面に複数個の
チップパターン１ｂが桝目状に配列露光される。この場
合チップパターンは夫々が完全な形を有するように露光
され、従って円弧辺によっ℃欠けた形状となるウェーハ
周辺部には露光は行なわれない、この露光の完了後、ウ
ェーハ１は回転搬送アーム１５によって副露光部１１へ
移載される。
副露光部１１では固定ステージ２４上にウェーハ１を載
置し、そのオリフラを利用して大略位置決めする。そし
て、固定位置に対して予め位置を決め１いるマスク２５
をウェーハ１上に重ね照明系２８を用いてウェーハ１に
露光を行なう。これにより、ウェーハ１はチップパター
ン１ｂ以外の周辺部１ａにのみ光が一括して照射される
８この副露光が完了されたウェー／・１はアンローダ部
１７のカートリッジ１６内に収納される。なお、この副
露光の最中に、次のウェーハ１はステッパ１０において
チップパターンの露光が行なわれており、処理効率の向
上を図っている。
置し、そのオリフラを利用して大略位置決めする。そし
て、固定位置に対して予め位置を決め１いるマスク２５
をウェーハ１上に重ね照明系２８を用いてウェーハ１に
露光を行なう。これにより、ウェーハ１はチップパター
ン１ｂ以外の周辺部１ａにのみ光が一括して照射される
８この副露光が完了されたウェー／・１はアンローダ部
１７のカートリッジ１６内に収納される。なお、この副
露光の最中に、次のウェーハ１はステッパ１０において
チップパターンの露光が行なわれており、処理効率の向
上を図っている。
以上のように露光の行なわれたウェーハｌは次にフォト
レジストの現像処理が施されるが、ウェーハ１のチップ
パターン１ｂ以外のフォトレジストには副露光により露
光が行なわれているために。
レジストの現像処理が施されるが、ウェーハ１のチップ
パターン１ｂ以外のフォトレジストには副露光により露
光が行なわれているために。
この現像工程において核部のフォトレジストは除去され
、下層膜の金属膜が露呈される。したがりて、次のエツ
チング工程、通常ではドライエツチングによりこの部分
のＡＡ膜は全てエツチング除去されることになる。
、下層膜の金属膜が露呈される。したがりて、次のエツ
チング工程、通常ではドライエツチングによりこの部分
のＡＡ膜は全てエツチング除去されることになる。
この結果、後工程のダイシング工程においてブレードに
目詰りが生じることはなく、またエツチング終了後にお
いて熱応力に伴なうウェーッ・の湾曲が生じることもな
い。一方、ドライエツチング時においても比較的大きい
面積（周辺部）の金属膜がエツチングされるので、エツ
チング終点検出を高精度釦付なうことができる。
目詰りが生じることはなく、またエツチング終了後にお
いて熱応力に伴なうウェーッ・の湾曲が生じることもな
い。一方、ドライエツチング時においても比較的大きい
面積（周辺部）の金属膜がエツチングされるので、エツ
チング終点検出を高精度釦付なうことができる。
（１）チップパターンの露光に前後してナツプパターン
以外の部分を一括露光しているので、ポジ型フォトレジ
ストが現像により除去されることになり、エツチング工
程においてチップパターン以外の部分の下層膜を除去で
きる。
以外の部分を一括露光しているので、ポジ型フォトレジ
ストが現像により除去されることになり、エツチング工
程においてチップパターン以外の部分の下層膜を除去で
きる。
（２）前記（１）により、チノブダインングに際してウ
ェーハ周辺部において下層膜を切断する必要がなくなり
、下層膜に金属膜を使用した場合にもダイシングブレー
ドの目詰りを生じることはない。
ェーハ周辺部において下層膜を切断する必要がなくなり
、下層膜に金属膜を使用した場合にもダイシングブレー
ドの目詰りを生じることはない。
（３）前記（１）によりウェーハの周辺部においてシリ
コンと金属膜等の下層膜との間に熱応力が生じることは
なく、ウェーハの湾曲が防止できる。
コンと金属膜等の下層膜との間に熱応力が生じることは
なく、ウェーハの湾曲が防止できる。
（４） ウェーハ周辺部の下層膜をドライエツチングす
るので、エツチング面積を増大し、エツチングの終点検
出精度を高めることができる。
るので、エツチング面積を増大し、エツチングの終点検
出精度を高めることができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、副露光部を
ステッパの前に設けてチップパターンの露光前に周辺部
を予め一括露光してもよい。また、ステッパの光学系の
一部を変更し、ステッパによる露光と略同時に周辺部の
の一括露光を行なうようにしてもよい。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、副露光部を
ステッパの前に設けてチップパターンの露光前に周辺部
を予め一括露光してもよい。また、ステッパの光学系の
一部を変更し、ステッパによる露光と略同時に周辺部の
の一括露光を行なうようにしてもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である１チップ単位のステ
ッパを利用した露光技術に適用した場合について説萌し
たが、それに限定されるものではなく、数チップを同一
に露光するステッパを使用する露光方法においても同様
に適用できる。
をその背景となった利用分野である１チップ単位のステ
ッパを利用した露光技術に適用した場合について説萌し
たが、それに限定されるものではなく、数チップを同一
に露光するステッパを使用する露光方法においても同様
に適用できる。
第１図はウェーハ上のチップパターンおよび周辺部を説
明するためのウェーハ平面図。 第２図は本発明方法を実施する装置の全体構成斜視図、 第３図はマスクの平面図である。 １・・・ウェーハ、１ａ・・・周辺部、１ｂ・・・チッ
プパターン、１０・・・ステッパ、１１・・・副露光部
、１３・・・ローダ部、１４・・・仮位置決めテーブル
、１５・・回転搬送アーム、１７・・・アンローダ部、
１９・・レチクル、２０・・・光学系、２５・・・マス
ク、２８・・・照明系。 第 １ 図 ） ／４ 第 ３ 図 Ｓ
明するためのウェーハ平面図。 第２図は本発明方法を実施する装置の全体構成斜視図、 第３図はマスクの平面図である。 １・・・ウェーハ、１ａ・・・周辺部、１ｂ・・・チッ
プパターン、１０・・・ステッパ、１１・・・副露光部
、１３・・・ローダ部、１４・・・仮位置決めテーブル
、１５・・回転搬送アーム、１７・・・アンローダ部、
１９・・レチクル、２０・・・光学系、２５・・・マス
ク、２８・・・照明系。 第 １ 図 ） ／４ 第 ３ 図 Ｓ
Claims (1)
- 【特許請求の範囲】 １、 ウェーハにチップパターンを選択的に露光ｔ。 てリソグラフィ工程を行なうに際し、チップパターン露
光に前後してチップパターン露光箇所以外の部位に一括
して光照射を行なうことを特徴とする写真処理方法。 ２、 ウェーハにポジ型フォトレジヌト膜を形成し。 このフォトレジスト膜上に前記チップパターン露光と一
括、光照射を行なうことを特徴とする特許請求の範囲第
１項記載の写真処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59089422A JPS60234318A (ja) | 1984-05-07 | 1984-05-07 | 写真処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59089422A JPS60234318A (ja) | 1984-05-07 | 1984-05-07 | 写真処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60234318A true JPS60234318A (ja) | 1985-11-21 |
Family
ID=13970218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59089422A Pending JPS60234318A (ja) | 1984-05-07 | 1984-05-07 | 写真処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60234318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5290709A (en) * | 1991-04-16 | 1994-03-01 | Nec Corporation | Method of manufacturing semiconductor device |
-
1984
- 1984-05-07 JP JP59089422A patent/JPS60234318A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5290709A (en) * | 1991-04-16 | 1994-03-01 | Nec Corporation | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7968277B2 (en) | Imaging post structures using X and Y dipole optics and a single mask | |
| US6617265B2 (en) | Photomask and method for manufacturing the same | |
| US6057206A (en) | Mark protection scheme with no masking | |
| TWI356183B (en) | High throughput wafer stage design for optical lit | |
| US8911920B2 (en) | Methods for fabricating EUV masks and methods for fabricating integrated circuits using such EUV masks | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| US4349621A (en) | Process for X-ray microlithography using thin film eutectic masks | |
| JPH0363207B2 (ja) | ||
| JPH03108310A (ja) | 露光装置 | |
| JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
| JPS60234318A (ja) | 写真処理方法 | |
| US5362583A (en) | Reticle mask exposure method comprising blank to remove incomplete circuits | |
| JPH03237459A (ja) | 半導体ウエハの露光方法およびステップ露光用レチクル | |
| US7601485B2 (en) | Exposure method | |
| CN103091972B (zh) | 一种光刻掩模 | |
| JPH0613292A (ja) | Ｘ線露光用マスクの製造方法 | |
| JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| CN114200796B (zh) | 对准标记及其形成方法 | |
| JPH1064779A (ja) | 半導体装置の製造方法およびこれに用いる半導体製造装置 | |
| JP2545431B2 (ja) | リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法 | |
| JP2002164280A (ja) | 露光方法 | |
| CN116360207B (zh) | 减少立体图形光刻失真的光刻方法 | |
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| JPS62128121A (ja) | 半導体装置の製造方法 |