JPS6023439B2 - 波形記憶装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、直流電源等の出力電圧の異常状態を検出し、
この検出時点の前後に亘る電圧波形のうち、検出以前ま
たは検出以後の電圧波形の何れかを時間圧縮して再現す
ることができるようにした波形記憶装置に関するもので
ある。

直流電源等における異常出力電圧の原因を解析するには
、異常出力電圧の出力時点を検出しこの検出時点の前後
に亘る鰭圧波形を予め記憶しておき、この記憶された電
圧波形を後に解析することにより異常原因、異常箇所を
推定することができれば便利である。

このため、従釆より異常電圧の検出時点にトリガ信号を
発生させこのトリガ信号により異常電圧検出時点の前後
に亘る電圧波形を記憶することが行なわれているが、こ
れによると異常原因の兆候を示すトリガ信号発生以前の
電圧波形が長時間に亘つて緩かな変化をしているにも拘
らず記憶容量の関係上これを十分に記憶することができ
ず、異常原因の解析に困難をきたしているのが実状であ
る。第１図は、従来の波形記憶装置の構成図を示したも
のであるが、これによると、直流電源１の出力電圧は負
荷２に供Ｖ給印加される一方、Ａ／Ｄコンパ−夕３で順
次アナログーディジタル変換された後、電圧波形データ
としてメモリ４に記憶されるようになっている。

この場合の記憶動作は、クロック発生回路５からのクロ
ック信号がゲート１０を介されてカウンタ６でカウント
され、そのカウント値がメモリ４のアドレスとしてメモ
リ４に入力されることにより電圧波形データが時系列に
、しかもループ状にメモリ４に記憶されるようにしてあ
る。この状態でもしも出力電圧が無電圧状態に急激に移
行したとすれば、このことは検出鰭圧源８の電圧ｙｄと
出力電圧Ｖａｕｔとを比較しているコンパレータ７によ
り検出される。コンパレータ７は、出力電圧Ｖａｕｔが
異常（この場合は異常低下）であることを検出したなら
ば、その出力は遅延回路９で一定時間遅延せしめられた
後、ゲート１０を閉じて電圧波形ゲータのメモリ４への
記憶動作を停止させるようにする。これにより異常電圧
検出時点ｔｏｉの前後に亘る電圧波形がメモリ４に記憶
されたのであるが、これを再び元の露圧波形に再元した
のが第２図である。この第２図は、メモリ４からの読出
世力にＡ／○コンバータを接続し、メモリ４の第０番地
より最高番地までループ式に謙出循還させてオシロスコ
ープ上に再生させたものである。この図よりも判るよう
に確かに異常電圧検出時点ｔｔｒｉを中心にその前後の
出力電圧Ｖａｕｔの波形が明らかにされているものの、
検出時点比ｒｉ前の波形が異常原因を解析するうえで不
十分であることが理解できよう。これは、異常の兆候を
示す検出時点ｔｔｒｉ前の波形が異常原因を解析するう
えで重要なものであって、しかも長時間亘つて以前から
変化しているにも拘らず、検出点比ｒｉを中心とした極
めて小時間範囲のその前後の電圧波形しか捉えていない
からである。勿論、同一時間軸上で時間圧縮しないまま
表した検出点比ｒｉ前後の電圧波形のみで足りる場合も
あろうが、この例のような場合は異常原因を解析するに
十分でないことは明らかであろう。本発明の目的は、出
力電圧等の波形に異常が検出された場合、その検出時点
の前後の波形のうち、検出時点以前または検出点以後の
波形を後に時間圧縮して再現することができるようにし
た波形記憶装置を得ることにある。この目的のため、本
発明は、出力電圧等の波形をメモリに記憶させるための
クロツク信号のその周期を異常検出時点で自動切替する
ことを特徴とするものである。

即ち、本発明は、比較的長時間に亘る異常原因の兆候を
示す波形をクロック周期大にしてメモリに記憶させる一
方、異常発生後の波形はクロック周期４・にしてメモリ
に記憶させ、波形の再現時にメモリから波形データを同
一速度で謙出すれば長時間に亘つて異常原因が現われて
いる波形は圧縮された状態で再現されるようにしたもの
である。以下、本発明を第３図から第５図により説明す
る。

第３図は、本発明の第１の実施例を示したものである。

この第３図の構成が第１図のものと異なるところは、ゲ
−ト１０を介してカゥン夕６に供給されるクロック信号
の周期が異常検出時点の前後で異なるように構成したこ
とにある。この場合のクロック信号周期の自動切替はマ
ルチプレサ１２によって行なわれるようにしてある。即
ち、この例でのマルチブレサ１２には各々発振周期の異
なるクロック発生回路５，１１からのクロック信号が入
力され、何れのクロック信号がマルチブレサ１２の出力
とされるかは前に述べたコンパレータ７の出力状態によ
って制御されるもので、コンパレータ７は異常検出時点
でその出力状態が変化することから、異常検出時点でク
ロック信号の自動切替が行なわれるものである。この第
３図の構成による波形記憶装置を既に述べた直流電源１
の出力電圧波形に適用するものとすれば、クロツク発生
回路５，１１の発振周期はそれぞれ大、小とされ、波形
の異常が検出されるまではマルチプレサ１２はクロック
発生回路５からの周期ｒｌのクロツク信号をゲート１０
を介し、カウンタ６に供給する必要がある。

この状態ではカウンタ６のカウント値も周期ｒｌで変化
し、したがって、出力電圧波形のメモリ４への書込レー
トも周期ｒｌで行なわれる。しかし出力電圧Ｖａｕｔの
波形が異常に降下することにもなれば、コンパレータ７
の出力状態が変化してマルチプレサ１２が周期ｒ２（ｒ
１》ｒ２）のクロック発生回路１１からのクロック信号
を出力するようになるので、出力電圧波形のメモリ４へ
の書込レートも周期ｒ２で行なわれることになる。即ち
、コンパレータ７が出力電圧Ｖａｕｔの異常を検出する
までは出力電圧波形のメモリ４への書込は比較的遅く行
なわれるが、その検出以後はその書込は高速に行なわれ
るのである。この後、メモリ４から出力電圧波形を同一
速度で読み出すとすれば、第４図に示すように異常検出
時点ｔｏｉ前の時間軸はその時点ｔｔｒｉ以後の時間軸
に対して十分大きく、異常検出時点ｔｔｒｉ前の出力電
圧の波形は圧縮された状態で再現されたことになるので
、異常原因の解析は容易に行なえることになる。以上の
説明では、クロック発生回略５，１１の発振周期ｒｌ，
ｒ２はｒ１》ｒ２としたが、逆にｒｌ《ｒ２とすれば、
異常検出時点後の出力電圧Ｖａｕｔの波形が圧縮される
ことが理解できよう。

要はいかなる異常の電圧、電流波形を記憶する場合でも
、長時間に亘る波形の異常変化を解析するには、比較的
周期大のクロツク信号を用いてその波形をメモ川こ記憶
させる必要があるわけである。第５図は、本発明の第２
の実施例を示したものである。

第４図の実施例では、直流電源１の出力電圧Ｖａｕｔの
波形が異常であることをコンパレータ７がアナログ的に
検出したが、この第５図の実施例ではこの検出をもディ
ジタル的に行なうようにしたものである。この第５図で
は、直流電源１、負荷２、Ａ／Ｄコンバータ３を除く部
分を１体的なディジタル演算処理装置としてのマイクロ
コンピュータ１７で構成した例で、マイクロコンピュー
タ１７に第３図でのクロック発生回路５，１１、マルチ
プレサ１２、遅延回路９、ゲート１０、カウンタ６の各
機能をもたせるようにしたものである。マイクロコンピ
ュータ１７は２つのＲ／Ｗ可能な２つのメモリ１２，１
３を含んでいるが、メモリ１２は第３図でのメモリ４に
相当するものであり、また他方のメモリ１３は第３図で
の検出電圧源８の電圧Ｖｄをディジタル的に設定するた
めのものである。しかして、この第５図の構成によると
、Ａ／Ｄコンバータ３からの電圧波形データはメモリ１
２に入力される１方、演算ユニット１４ではメモリ１３
からの電圧Ｖｄに相当するディジタル信号と常時比較さ
れるが、この比較によって出力電圧Ｖａｕｔの波形に異
常があることが検出されると、この検出結果にもとづき
、アキュムレータ１５を介してカウンタ１６への入力ク
ロツク信号の周期が制御されることにより結果的に第３
図の場合と同様な結果を得るものである。

この場合、カウンター６のカウント制御はマイクロコン
ピュータにおいては容易なものであり、そのカウンタ機
能はマイクロコンピュータのプログラムにループを作り
、ループ内にいくつかの分岐点を設けることにより任意
周期のクロツク信号を発生させるようにする。また、分
岐先の判定は、予めデータを与えておくか、あるいは出
力電圧の波形の異常検出時点前の出力電圧の中心値、異
常の兆候が現われた時点をメモ川こ記憶しておき、この
データと異常検出時点の電圧、時間のデータとで演算し
、異常検出時点以後のクロック信号周期を決定すること
により判定処理が可能となる。この結果、異常検出時点
の前後でのクロック信号の周期が自動的に決定されるこ
とから異常原因を解析するうえに好都合な第４図にも示
したような再現波形を得ることが可能となるものである
。更に、マイクロコンピュータの構成形式は第５図のも
のに限定されなく、一般のマイクロコンピュータが使用
可能であり、Ａ／Ｄコンバータからの出力を演算処理し
た後、メモ川こ記憶させるようにすることも可能である
。以上詳細に説明したように、本発明は、異常波形の検
出時点の前後でクロツク信号によるメモリへの波形デー
タ書込速度を変化させたものである。

したがって、本発明によれば、比較的長時間（数ｍｓ〜
数ｓ）に亘る異常波形検出前の異常兆候を示す波形と、
異常波形検出後の短時間（数百ムｓ〜数ｍｓ）に亘る異
常波形とを同時に再現観測することなどが可能となるの
で、異常原因の解析が極めて容易となる。特に、本発明
を主としてマイク。コンピュータで構成するならば、制
御の融通性、高機能化、装置の小型化を期待できるので
一層有利である。

【図面の簡単な説明】

第１図は、従来の波形記憶装置の構成図、第２図は、第
１図の装置によって記憶されたある電圧波形の再現図、
第３図は、本発明による波形記憶装置の実施例を示す構
成図、第４図は、第３図の装置によって記憶されたある
電圧波形の再現図、第５図は、本発明の他の実施例を示
す構成図である。 ３……Ａ／Ｄコンバータ、４……メモリ、５，１１・・
…・クロック発生回路、６・・・・・・カウンタ、７．
．・．．・コンパレータ、８・・・・・・検出電圧源、
９…．．．遅延回路、１０・・・・・・ゲート、１２・
…”マルチブレクサ、１７“”“マイクロコンピュータ
。 第１図 第２図 第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １ 電圧電流波形の異常を検出する手段にもとづいてメ
   モリへのアドレス入力を与えるカウンタへのクロツク信
   号の周期を制御するとともに上記電圧電流波形をＡ／Ｄ
   コンバータを介して上記メモリ内に時系列にしかもルー
   プ状に記憶させ、上記手段は上記電圧電流波形の異常を
   検出した時点で上記カウンタへのクロツク信号の周期を
   切替してから、一定時間経過後に上記カウンタのカウン
   ト動作を停止させる構成を特徴とする波形記憶装置。 ２ 電圧電流波形の異常を検出する手段が、１入力に電
   圧電流波形を、他入力にアナログ検出電圧を入力させて
   出力をデイジタル状態で出力するコンパレータである特
   許請求の範囲第１項記載の波形記憶装置。