JPS6323487B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 技術分野の説明 周波数分析装置等のように、物理量の変化を電
圧、電流等の電気量変化に変換し、これを記憶ま
たは、記録して分折等を行なう装置には、まずア
ナログ量をデイジタル量に変換し、デイジタル量
として記憶させる方法が用いられることがある。

本発明は、アナログ量が変化する状況を連続し
てデイジタル量として記憶するアナログ量記憶装
置に関する。

(b) 従来技術の説明 アナログ量のデイジタル記憶方法として、半導
体メモリを使用した場合について説明する。

第１図に従来のアナログ量記憶装置の簡単なブ
ロツク図を示す。記憶時には、アナログ量をアナ
ログ−デイジタル変換器１でデイジタル量とし、
これを一定周波数のクロツクパルスで順次その出
力であるバイナリ量を増加していくカウンタ５に
より、書き込み用のアドレスを指定し、リードラ
イトメモリ４に書き込んでいく。また記憶再生の
時には、操作回路８により読み出し命令が発せら
れ、制御回路６を介して読み出しの制御信号が与
えられ、またカウンタ５により読み出しのアドレ
スが指定されて、リードライトメモリ４より順次
記憶内容を読み出し、これをデイジタル−アナロ
グ変換器３に出力し、これによりアナログ量に変
化して記憶再生を行なう。尚読み出しのときに
は、第１図に示すように、デイジタル−アナログ
変換器３へはリードライトメモリ４の出力が入力
されるように、インタフエイス回路２によりアナ
ログ−デイジタル変換器１の出力が外部回路に影
響を与えないようにしている。また発振回路７は
各種制御信号作成のためのクロツクパルスの発生
器である。

以上の説明に於る従来のアナログ量記憶装置は
書き込むときのアドレスの歩進速度が一定である
ため、アナログ量の変化が急なときには、あるア
ナログ変化量に対するアドレスが少なくなり、そ
のため記憶するアナログ量の分解能が大きくな
り、精度の高いアナログ量の記憶が出来なくな
る。そのためこのような記憶装置を使用するとき
は、必要な分解能を得るため必要以上にアドレス
の歩進速度を速くしておくのが通常であつた。第
２図のアナログ量変化の例即ちインターバルT₁，
T₂，T₃に示すように、変化が急であるときとゆ
るやかなときとが混在するようなときには、アド
レス歩進速度は、変化が急なときに合わせるた
め、ゆるやかな変化のときにも、同じような割合
で、アドレスを使用してしまうという不利があ
る。

(c) 発明の目的 本発明の目的は従来技術の不都合を解消するた
め、記憶時の記憶素子アドレス歩進方法を改良す
るようにしたアナログ量記憶装置を得ることにあ
る。

(d) 発明の構成 第３図に本発明のアナログ量記憶装置のブロツ
ク図を示す。

まずアナログコンパレータ１８、アツプダウン
カウンタ１０、デイジタル−アナログ変換器１５
等の回路は記憶時に於てアナログ量をデイジタル
量に変換する部分であり、アナログコンパレータ
１８によつてANALOG・IN端子より入力された
アナログ量をアツプダウンカウンタ１０のデイジ
タル出力をデイジタル−アナログ変換器１５によ
りアナログ変換した量と常時比較し、これ等の
大、小に応じてゲート回路９をオンオフし、アツ
プダウンカウンタ１０のアツプまたはダウン入力
に発振回路１１のクロツクパルスを入力させてい
る。これはANALOG IN端子からの入力と、デ
イジタル−アナログ変換器１５からの入力が等し
くなるよう負帰還回路となつているため、この両
アナログ量は、最終的に一致する。こうして、ア
ツプダウンカウンタ１０のデイジタル出力は、
ANALOG IN端子からのアナログ入力をデイジ
タル変換したものとなり、アナログデイジタル変
換の目的が達せられる。またこの部分は、記憶内
容の再生時には、ゲート回路１２により、リード
ライトメモリ２９の読み出し内容が、デイジタル
アナログ変換器１５の入力となるよう切り替えら
れるため、再生時のデイジタル記憶内容のアナロ
グ変換機能もになうことになる。

次に、Ｊ−Ｋフリツプフロツプ１７とデイジタ
ル減算回路１９等の回路は、記憶時に於て、刻々
変化するアナログ量の変化状況を監視する部分
で、先のアナログ−デイジタル変換機能部分によ
りデイジタル変換された量をＪ−Ｋフリツプフロ
ツプ１７により一時記憶し、この一時的に保持さ
れた量とデイジタル量をデイジタル減算回路１９
により常時比較し、両者にある一定のデイジタル
量単位の差が生じると、これを検出し、リードラ
イトメモリ２９にライト命令を与えアドレス歩進
のためのカウンタ３０には歩進クロツクを与える
機能を有する。Ｊ−Ｋフリツプフロツプに一時記
憶される内容は、これ等の動作毎に更新されるた
め常時、アナログ量の一定単位の変化を監視する
ことが可能である。

アツプダウンカウンタ４１等の回路は、先のア
ナログ量の一定単位の変化を監視する部分の一サ
イクル毎の動作に要する時間を、計測する機能を
有する。これは、アナログ量の一定単位の変化が
生じる毎にリセツトされ、通常は一定周期のアツ
プ方向のクロツクパルスが、入力されているた
め、リセツトされる直前のカウンタ出力は、一サ
イクルに要した時間を示すものであり、アナログ
量のデイジタル変換値と共にリードライトメモリ
２９に記憶される。また記憶再生時には、この量
がアツプダウンカウンタ４１にプリセツトされ、
この後一定周期のダウン方向クロツクパルスによ
り、カウントされ、出力０となるとアドレス歩進
用のカウンタ３０を歩進される役割をする。即ち
記憶時に要したアドレス歩進時間を正しく再現す
る役割をもつている。

次にリードライトメモリ２９やカウンタ３０等
の回路は、記憶、再生の主回路となるもので、リ
ードライト切替回路２６やアナログ量変化監視部
分からのライト命令、アツプダウンカウンタ４１
からのリード命令等を受けて、アドレス歩進やラ
イト、リード動作を行なう部分である。

次にトリガ調節回路２２、アナログコンパレー
タ２３、フリツプフロツプ２４等の回路は、アナ
ログ量記憶装置が自動的に動作、停止させるため
のもので、あるアナログ量をセツトしておくこと
により、ANALOG IN端子からのアナログ入力
がこれより大きくなつたときアナログコンパレー
タ２３によりこれを検出し、フリツプフロツプを
動作させ、出力端子Ｑを「Ｏ」にし、アナログ歩
進用カウンタ３０を歩進可能とし、スタート条件
を作る。

第４図に、本発明の変形例を示すブロツク図を
示した。この変形例ではアナログ量のデイジタル
変換値をリードライトメモリ５８に記憶する代り
にある一定のアナログ量変化が生じたときこれを
検出するデイジタル減算回路５３の減算結果の答
の１つである差の極性符号のみを記憶させ、記憶
再生時には、この極性に応じてアツプダウンカウ
ンタ４６のアツプまたはダウン動作を行ない。デ
イジタル変換値の再生を行なう。この方法は、デ
イジタル変換値の初期値のみ必要であるため、別
に設けたメモリ回路７５により記憶しておき、こ
れの出力を記憶再生時のスタート時に、アツプダ
ウンカウンタ４６にプリセツトする。

(e) 発明の作用 第３図に於る被記憶アナログ量とデイジタル−
アナログ変換器１５の出力は、アナログコンパレ
ータ１８により比較され、この結果によりゲート
回路９が切り替えられ被記憶アナログ量に対して
デイジタル−アナログ変換器１５の出力の方が大
きいときはアツプダウンカウンタ１０のダウン入
力に発振回路１１のクロツクパルスが入力され、
そうでもないときはアツプ入力にクロツクパルス
が入力されるようになつており、またアツプダウ
ンカウンタ１０のデイジタル出力はゲート回路１
２を通してデイジタル−アナログ変換器１５に入
力されているため、両アナログ量は、常に同じ大
きさとなるように自動的に、コントロールされて
いる。即ちアツプダウンカウンタ１０のデイジタ
ル出力は、被記憶アナログ量のデイジタル変換値
ということになる。またこのデイジタル変換値
は、Ｊ−Ｋフリツプフロツプ１７の入力となり、
これに一時記憶される。この一時記憶されたデイ
ジタル量は、刻々変化しているデイジタル変換値
とデイジタル減算回路１９で常時、減算されてい
てこの差がある一定の値になると、アンド回路１
６を介して、発振回路１１からのクロツクパルス
が、Ｊ−Ｋフリツプフロツプ１７のクロツク入力
となり、また新しいデイジタル変換値を一時記憶
するという動作を繰り返している。またこのＪ−
Ｋフリツプフロツプ１７が、リフレツシユされる
前に、デイジタル減算回路１９の出力（端子
DO）が「１」となり、リードライトメモリ２９
にライト信号を与えてＪ−Ｋフリツプフロツプ１
７の記憶デイジタル量と、アツプダウンカウンタ
４１の出力を記憶させ、すぐその後、Ｊ−Ｋフリ
ツプフロツプ１７が、リフレツシユされるがこれ
と同時にアンド回路１６の出力は、アンド回路４
０オア回路３２を介して、アドレス用のカウンタ
３０を歩進させ、またオア回路３７を介して、ア
ツプダウンカウンタ４１をリセツトする。このア
ツプダウンカウンタ４１は、記憶時に於ては、常
にアツプカウントされており、Ｊ−Ｋフリツプフ
ロツプ１７のリフレツシユと同時にリセツトされ
ることにより、常に、リフレツシユのサイクル周
期時間即ち被記憶アナログ量のある一定の変化量
に達するまでの所要時間を検出していることにな
る。またこれはリードライトメモリ２９に、Ｊ−
Ｋフリツプフロツプ１７の出力である、一時記憶
されたデイジタル変換値と共にリードライトメモ
リ２９に記憶される。即ちリードライトメモリに
は、あるタイミングに於るデイジタル変換値と、
この後ある時間を経過して、デイジタル変換値の
変化がある量に達するまでの、時間を表わすデイ
ジタル量とが記憶されることになる。以上の記憶
方法により、デイジタル変換値即ち被記憶アナロ
グ量に一定の変化が起らない限り、リードライト
メモリ２９のアドレス歩進は、行われないとい
う。本発明の基本原理を、具体化することが出来
る。

次に、記憶の再生時に於る動作について説明す
る。

まずリードライト切替回路２６よりワンシヨツ
ト回路２７を介して、カウンタ３０にリセツトパ
ルス、リードライトメモリ２９にリード信号が加
えられる。こうしてまずアドレス０のデータ即ち
最初のデイジタル変換値が、出力されゲート回路
１２を介してデイジタル−アナログ変換器１５に
アドレス０のデータが入力される。この出力がま
ず最初の再生されたアナログ量となることはいう
までもない。リードライトメモリ２９では、アド
レス０からアドレス１に変化するまでの時間を表
わすデイジタル量も出力されるが、これは、アツ
プダウンカウンタ４１にプリセツトされる。これ
は、オア回路４２を介してアツプダウンカウンタ
４１のプリセツト端子Ｓにパルスが入力されるた
めである。記憶再生時に於ては、アツプダウンカ
ウンタ４１はダウンカウントされているため、プ
リセツトされたデイジタル量に応じたパルス量が
入力されると、即ちアドレス０からアドレス１に
変化するまでの所定の時間が経過するとアツプダ
ウンカウンタ４１のデイジタル出力はオール
「０」となり、このときキヤリ出力端子Ｃが「１」
となり、この信号をカウンタ３０のクロツク入力
端子Cpに渡し、カウンタ３０を歩進させ、リー
ドライトメモリ２９よりアドレス１のデータを読
み出させる。またこの後オンデレ回路４３を介し
て、先と同様にリードライトメモリ２９の時間デ
ータをアツプダウンカウンタ４１にプリセツトす
る。以上のように記憶の再生時に於ては記憶時に
於るカウンタ３０の歩進のインターバルを完全に
再現出来ることは言うまでもない。また発振回路
１１のクロツクパルスの周波数の高低を変化させ
て、アドレス歩進用のカウンタ３０の歩進速度を
変化させることにより、再生時に於るアナログ量
の変化速度を全体的に変化可能であり、また記憶
アナログ量の分解能をいくらにするかは、デイジ
タル減算回路１９の減算結果がいくらになつたと
きにデイジタル減算回路１９の出力端子DOが
「１」になるかを調節することにより、任意に決
定出来る。またトリガ調節回路２２、アナログコ
ンパレータ２３、フリツプフロツプ２４を別に設
けることにより、ある被記憶アナログ量が一定の
値になつたときアナログコンパレータ２３により
自動的に記憶を開始し、尚、記憶時に於てアナロ
グ量の変化が殆んど起らない状態が長時間続くこ
とも考えられるが、このときは、アツプダウンカ
ウンタ４１の出力である、時間のデイジタル変換
値はフルカウントされオール「１」となり、すぐ
その次の入力パルスでオール「０」になつて、時
間データがリセツトされてしまうが、オール
「１」からオール「０」に移行するときに、キヤ
リ出力端子Ｃが「１」となつて、オール「１」の
時間データを読み込むと同時に歩進信号を出力
し、カウンタ３０を歩進させ、次の時間カウント
に移行するため、時間データは、長さにかかわり
なく正しく記憶されていくことになる。本発明に
於てはアナログ量で再生可能であるが、デイジタ
ル出力としても再生出来ることは言うまでもな
い。

(f) 他の実施例 次に本発明の他の実施例について説明する。

第４図に示すように、デイジタル減算回路５３
の出力端子DOが「１」となつたときに、リード
ライトメモリ５８に、時間データであるアツプダ
ウンカウンタ７１の出力と、デイジタル減算回路
５３の減算結果である偏差の極性符号を表わす出
力（端子Ｃ）を記憶し、被記憶アナログ量のデイ
ジタル変換値は記憶しないようにする。そして記
憶の再生時に於ては、先と同様時間データに従つ
てカウンタ３０を歩進するが、このとき読み出さ
れた極性符号に従がい、アツプダウンカウンタ４
６のアツプまたはダウン入力にクロツクパルスを
入力して、デイジタル変換値の再生を図る方法を
用いる。また以上の方法は、デイジタル変換値
（絶対値）を読み込むのではないため、第４図の
ようにメモリ回路７５を設け、記憶時に於るスタ
ート点で、デイジタル変換値をメモリ回路７５に
一時記憶し、再生時のスタート点で、これをアツ
プダウンカウンタ４６にプリセツトし、再生する
アナログ量の最初の大きさを決めてやる必要があ
る。またこれは他の方法でも可能であることはい
うまでもない。

以上の変形例による方法は、被記憶アナログ量
のデイジタル変換値は、スタート点の１アドレス
のみ記憶すればよいため、記憶装置の記憶ビツト
数を少なく出来、また回路の簡素化が図れること
が大きな特徴である。

(g) 効果 本発明に於ては、アナログ量のある一定の変化
量に対してアドレスを１歩ずつ歩進させていく方
式であるため、アドレスが歩進されたときに変化
するアナログ量は一定であり、常に一定の分解能
で記憶または再生されるため、精度の高いアナロ
グ記憶が可能である。またアナログ量の変化が小
さいときには記憶素子のアドレス使用が少なくて
済み、記憶容量の節約となる。

【図面の簡単な説明】

第１図は従来のアナログ量記憶装置のブロツク
図、第２図は種々のアナログ量の変化例を示す特
性図、第３図は本発明の一実施例のアナログ量記
憶装置のブロツク図、第４図は本発明の他の実施
例のブロツク図である。 １……アナログ−デイジタル変換器、２……イ
ンタフエイス回路、３……デイジタル−アナログ
変換器、４……リードライトメモリ、５……カウ
ンタ、６……制御回路、７……発振回路、８……
操作回路、９，１２……ゲート回路、１０，４１
……アツプダウンカウンタ、１１……発振回路、
１３，３５……ノツト回路、１４，３６……イン
タフエイス回路、１５……デイジタル−アナログ
変換器、１６，２０，２１，３８，３９，４０…
…アンド回路、１７……Ｊ−Ｋフリツプフロツ
プ、１８，２３……アナログコンパレータ、１９
……デイジタル減算回路、２２……トリガ調節回
路、２４……フリツプフロツプ、２６……リード
ライト切替回路、２７，３４……ワンシヨツト回
路、２８，３１，３２，３３，３７，４２……オ
ア回路、２９……リードライトメモリ、３０……
カウンタ、４３……オンデイレ回路、４４，４
５，４８……ゲート回路、４６，７１……アツプ
ダウンカウンタ、４７……発振回路、６２………
ノツト回路、４９……デイジタル−アナログ変換
器、５０……アナログコンパレータ、５１，５
４，６７，６８，６９……アンド回路、５２……
Ｊ−Ｋフリツプフロツプ、５３……デイジタル減
算回路、５５……リードライト切替回路、５６，
６３……ワンシヨツト回路、５７，６０，６４，
６６，７２，７３……オア回路、５８……リード
ライトメモリ、５９，６５……インタフエイス回
路、６１……カウンタ、７５……メモリ回路、７
４……オンデイレ回路。

Claims (1)

1. 【特許請求の範囲】 １ アナログ量を順次デイジタル量に変換するア
   ナログデイジタル変換部と、 このアナログデイジタル変換部から順次出力さ
   れるデイジタル量と前記アナログデイジタル変換
   部の出力から一時的に保持されたデイジタル量と
   比較し所定の偏差が生じる毎に出力を発生すると
   ともに前記一時的に保持された値を更新する偏差
   検出部と、 記憶時は前記偏差検出部からの出力を入力する
   毎に前回の入力から計測したアドレスの歩進時間
   値を出力し、再生時はこの歩進時間値の大きさに
   従いアドレスの歩進指令を出力する歩進計時部
   と、 記憶時は前記偏差検出部からの出力を入力する
   毎に歩進されるアドレスに被記憶アナログ量と前
   記歩進計時部からの歩進時間値とをともに記憶
   し、再生時は前記歩進計時部からの歩進指令を入
   力する毎にアドレスを歩進し記憶された被記憶ア
   ナログ量を読み出させるデータ記憶部とを具備す
   ることを特徴とするアナログ量記憶装置。 ２ 前記データ記憶部に記憶される被記憶アナロ
   グ量を前記アナログ量がデイジタル変換されたデ
   イジタル変換値とする特許請求の範囲第１項記載
   のアナログ量記憶装置。 ３ 記憶時は前記偏差検出部で比較した偏差の極
   性符号として記憶し、再生時は初期値に記憶され
   た極性符号に従い前記所定の偏差を追加または引
   去りデイジタル変換値とする特許請求の範囲第１
   項記載のアナログ量記憶装置。