JPS60235274A - 画像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアドレス演算を伴う画像処理を高速に実行する
ことのできる画像信号処理装置に関する。

従来例の構成とその問題点 超Ｌ　Ｓ　Ｉ　（ｌａｒｇｅ　５ｃａｌｅ　ｉｎｔｅｇ
ｒａｔｅｄｃｉｒｃｕｉｔ　）の技術により小型で、高
速のプロセサやメモリが各種の信号処理に使用されてい
る。

特に高度の処理のために一般にＤ　Ｓ　Ｐ　（ｄｉｇｉ
ｔａｌｓｉｇｎａｌ　ｐｒｏｃｅｓｓｏｒ　）と呼ばれ
ているプロセサが使用される。これはＡ　Ｌ　Ｕ　（ａ
ｒｉｔｈｍｅｔｉｃｌｏｇｉｃ　ｕｎｉｔ　）以外に専
用の乗算器等を有し、データの処理が高速に出来るもの
である。現在のところ、これらのプロ十すを用いて音声
帯域の信号までははソリアルタイムで処理できる。

ＤＳＰの平均的々命令サイクルは２５０ｎＳ程度である
。音声のサンプリングを２０　Ｋ　Ｈｚとすると、１サ
ンプリング時間は５０μｓとなるので、この時間内に処
理できる命令回数は２００回となる。この程度の命令回
数が可能であれば大力の処理はでき、音声の認識１合成
、ディジタル伝送のだめの各種帯域圧縮等がリアルタイ
ム処理できる。

一方、医用、パターン認識等、画像処理の場合を考える
。音声信号ではサンプリングはせいぜい５０Ｋ［ｚであ
り、画像信号の場合のサンプリングは１０〜２０　Ｍ　
ＩＩｚと高い。従って画像処理をリアルタイムで実行す
る場合、音声信号の処理に比べて２桁以上の処理スピー
ドが必要とされる。例えばビデオ信号が１０Ｍ１ｌｚの
サンプリングであるとすると、音声信号の場合」：りも
処理数が少ないとしても、このサンプリング時間内で１
００命令以上の処理が必要とされる。すなわち命令のサ
イクルタイムが１ｎｓ以下でないとリアルタイム処理が
できないことになる。

これを実現する方法として、デバイスの性能を向」ニす
ることが考えられる。現在のｌｌ５ＰはＭＯ３型ＬＳＩ
で構成されているので、このＤＳＰをバイポーラ型Ｉ、
ＳＩにすればスピードを早くすることができる。しかし
ながら現在の技術では一桁程度の差しか早くするととが
できない。

一方システム的に実現する方法として並列処理が考えら
れており、画素分のＡＬＵや乗算器をアレイ状に構成す
る完全並列処理方法が提案されている。しかしながらシ
ステムが膨大に々す、ＡＬＵや乗算器を接続する配線も
複雑化しそれらの各ＡＬＵをコントロールするメインプ
ロセサが必要となるなど非常に大型のシステムとなる。

ところでビデオ信号のデータ量は非常に多く、１フレ一
ム分のメモリとして４Ｍｂ１ｔ８度必要と言われている
。大容量のメモリとしてはＭＯＳ型が向いているが、書
き込み、読み出しに時間がかかり、リアルタイムのデー
タの出入れは不可能である。バイポーラメモリはスピー
ドは早いが、メモリ容量が小さいので、画像データのメ
モリには不向きである。

発明の目的 以上のように、現在のデバイスではリアルタイムでの画
像信号処理は困難である。こうした従来の欠点に鑑み、
本発明は１画像データメモリの並列構成と、アドレス演
算と画像データ演算の並列処理に、］こり、リアルタイ
ムの処理を可能とする画像信号処理装置を提供するもの
である。

発明の構成 画像メモリを複数個に分割して、これに画像データをス
トアする手段とアドレスを専用に計算する演算手段と、
これで計算したアドレスに分割したメモリのそれぞれの
アドレスを設定する手段と。

メモリから読み出された計算されたアドレスを中心とし
た局所画像データを前記アドレス演算手段のデータに基
すき画像処理する画像データ演算手段で構成された画像
信号処理装置である。

実施例の説明 画像信月の処理には、エツジ検出のように、処理する画
素を中心に３×３あるいは５×５程度の画素データを使
−）で、演算処理する場合がある。

？の」２．介１【１ｒ目Ｉｎ番に画素データを読み込ん
でいけば良く、処理スピードも早くできる。一方他の画
像処理としては、画像の回転や拡大、縮小のように使用
する画素の数は少ないが、どこの画素を使うか予め予測
できない場合がある。しかもその画素が入っているメモ
リのアドレスを計算するのに多くの時間を有する。この
場合にはメモリのランダム読み出しとなシ、高速演算が
困難である。

本発明はこうした画像処理に適したもので、以下第１図
の実施例をもとに説明する。（１−１）〜（１−９）は
画像データのメモリで１フレームを９個に分割している
。（２−１）〜（２−４）は画素データを各メモリに振
分けるためのマルチプレクサ、（３−１）〜（３−６）
はメモリのアドレスデコーダ、（４−１）〜（４−４）
はアドレスデータをインクリメント又はデクリメントす
るカウンタ、５は人Ｌ　Ｕ　（ａｒｌｔｈｍｅｔｌｃ　
ｌｏ＠１ｃｕｎ４ｔ）や乗算器を含む演算部、６は画素
データの一部をストアする局所メモリ、７はアドレス演
算結果により処理すべき内容をストアするメモリ、８は
画素データから新たな画素データを演算するだめのＡＬ
Ｕや乗算器を含む画素データ演算部である。９は画像デ
ータ入力端子である。

次にこの実施例の動作について説明する。まずＡ　／　
Ｄ変換された処理すべきディジタルビデオ信号が端子９
から入力され、マルチプレクサ（２−１）で３分割され
（２−２）から（２−４）で９分割される。この分割さ
れたデータは１のメモリブロックに振り分けられてスト
アされる。

第２図に画像データがメモリに分割されてストアされる
様子を示す。２１は入力画像データの画素データの位置
を表し、（１−１）から（１−９）は分割された第１図
のメモリでこの中に画素データがストアされる位置を示
す。捷ず画像データ１はメモリ（１−１）へ、データ２
はメモリ（１−２）へ、データ３はメモリ（１−３）ヘ
スドアされる。次に再びデータ４はメモリ（１−１）へ
、データ５ｔｄ−、メモリ（１−２）へ、データ６はメ
モＩＪ（１−３）へ、前のデータの次にストアされる。

以下順次繰返しストアされる。

次に縦方向のストアを考える。２行目のデータはメモリ
ブロックの（１−４）〜（１−６）にストアされる。即
ち、データ７はメモリ（１−４）へ、同様にしてデータ
８はメモリ（１−了）へストアされ、データ９は再びメ
モリ（１−１）の２行目にストアされる。同様に１０は
メモリ（１−４）へデータ１１はメモリ（１−７）へス
トアされる。

次にアドレスの計算について説明する。入力画像データ
の回転処理等の場合は回転の別にもとすき新しく生成す
る画像の画素の位置かもとの画像のどの画素の位置に相
当するかを計算する。生成される画像のスイープの順番
に合せて計算していくので、メモリのデータは順番に連
続して読出されることはなくランダム読出しとたる。

５のＡＬＵ、乗算器等で構成されるブロックで演算され
たアドレスは各メモリ（１−１）から（１−９）のアド
レスデコーダ（３−１）〜（３−６）に送られる。これ
により指定されたアドレスを中心に周囲８画素のデータ
が同時に読み出される。画像の拡大など画像処理によっ
ては２つのデータを使ってその間を補間する必要があり
、１つ１つ画像を読出す方法では時間がか＼りすぎるた
め、並列読出しとしている。この並列読出しの場合、た
んに同一のアドレスでは３×３の局所画素を読み出ぜな
い場合もあるので、（４−１）〜（４−４）で示すアド
レスデータをインクリメントあるいはデクリメンＩ・す
る回路を通す必要がある。

この状況を第３図をもとに説明する。この図は第２図の
入力画像データの画素データの位置を表わしだ２１と同
じもので、その一部を拡大している。今Ｘ方向のアドレ
スデコーダ（３−＋）〜（３−３）のデータについて説
明する。アドレス演算で計算されたアドレスデータの中
心値を■とする。この場合には枠３１のデータを出力す
る。

従って第２図から明らかなように画素１，２．３は同じ
アドレスにストアされているのでアドレスの操作は必要
がない。演算されたアドレスが■の場合には枠３２で示
す画素データが読出される。

第２図から画素４は１つ次のアドレスにストアされてい
るので、このデータの入っているメモリ（１−１）のア
ドレスは１つインクリメントする必要がある。演算され
たアドレスが◎の場合には枠３３で示す画素データが読
み出される。第２図から画素３は１つ前のアドレスにス
Ｉ・アされているので、このデータの入っているメモリ
（１−３）のアドレスは１つデクリメントする必要があ
る。

演算されたアドレスが■の場合は■の場合と同様で、以
下同様に繰返される。丑たＹ方向のアドレス計算と値の
設定についてもＸ方向と同様である。

以上の操作でメモリの内容は局所メモリ６に並列にスト
アされる。一方アドレス演算で出てきた補間等のデータ
はメモリ了に書き込１れる。この内容に従い、画像デー
タ演算部８に、局所メモリの画像データを取り込み、平
均値等の計算がなされ出力される。この出力データは生
成画像のスイープ方向に順番に出力される。

この一連の動作をパイプライン処理とすればより演算ス
ピードを早くできる。第４図にパイプライン演算の場合
のタイミングを示す。演算ｄタイミンクパルスに従って
実行される。まずアドレス演算がされ１次のタイミング
でアドレスが設定すれる。さらに次のタイミングでメモ
リの読出しと局所メモリへの書き込みがなされる。次の
タイミングで画像データ演算部で計算が実行され、次の
タイミングで生成画像のデータが出力される。このパイ
プライン処理は一実施例であり、処理スピードの早い部
分は１つのタイミング内で実行しても良く、一方処理ス
ピードがおいつかないところはさらに分割してパイプラ
イン処理にできることは言うまでもない。

発明の効果 以上、本発明の画像処理装置によれば次の効果が期待で
きる。

（１）画像データを複数のメモリに分割して書き込み、
１つのアドレス計算で、その近傍の画素データを並列に
読み出す方式のため、メモリからのランダム読み出しの
演算にもか＼わらず大幅に処理時間を短縮できる。

（２）専用のアドレス演算部とメモリアドレス設定用の
インクリメント、デクリメント機能を組合せているので
、複数個のメモリのアドレス設定が容易である。

（３）アドレス演算と別に画像データ演算部をもうけて
いるだめ、２つの演算が別々に実行でき、パイプライン
化により処理能力が向上でき、またそれぞれの処理に向
いた演算部の構成がとれる。

本発明の実施例では周囲の画素を使う３×３のメモリ構
成について説明したが、さらに離れだ所の画素も使った
６×６や９×９等の場合に関しても同様に構成できる。

【図面の簡単な説明】

第１図は本発明の画像処理装置の一実施例の回路図、第
２図は本発明の画像処理装置のメモリ書き込みを説明す
るだめの図、第３図は本発明の画像処理装置のメモリ読
み出しを説明するための図、第４図は本発明の画像処理
装置の動作を説明するだめのタイミング図である。 （１−１）〜（１−９）・・・・・・画像データメモリ
、１３．１１． ５・・・・・アドレス演算部、８・・・・・・画像デー
タ演算部。

Claims (3)

【特許請求の範囲】
1. （１）複数のメモリブロックで構成されたメモリと、前
   記メモリに入力データを分割してストアする手段と、処
   理すべき画素のアドレスを計算する演算手段と、複数の
   メモリブロックのアドレスを前記計算されたアドレスに
   設定する手段と、前記複数個のメモリから読み出された
   データを前記アドレス演算手段のデータに基すき画像処
   理する画像データ演算手段で構成されたことを特徴とす
   る画像信号処理装置。
2. （２）複数個のメモリのアドレスを計算されたアドレス
   データに設定する手段において、その一部をインクリメ
   ント又はデクリメントして設定し、局所画像データが同
   時に出力できるアドレスに設定されることを特徴とする
   特許請求の範囲第１項記載の画像信号処理装置。
3. （３）演算されたアドレスを中心にして、その周囲の画
   像データが一度に読み出され、これらの画像データを使
   って画像処理を高速に実行することを特徴とする特許請
   求の範囲第１項記載の画像信号処理装置。