JPS60241228A - 半導体チツプ - Google Patents
半導体チツプInfo
- Publication number
- JPS60241228A JPS60241228A JP59096552A JP9655284A JPS60241228A JP S60241228 A JPS60241228 A JP S60241228A JP 59096552 A JP59096552 A JP 59096552A JP 9655284 A JP9655284 A JP 9655284A JP S60241228 A JPS60241228 A JP S60241228A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- semiconductor
- solder
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置に関し、特に半導体チップさらＫ
は複数の半導体チップを立体的に接続可能とし、高密度
実装を実現できる技術に関する。
は複数の半導体チップを立体的に接続可能とし、高密度
実装を実現できる技術に関する。
半導体チップの実装基板へのポンディング方式の一つに
７リツプチツプボンデイング法がある。
７リツプチツプボンデイング法がある。
この方法はワイヤを用いないで直接半導体チップ（ヘレ
ット）を基板にフェイスダウンでボンディングする方法
やあり、この方法における半導体チップには、一般に、
ガラス膜などの保護膜で、デバイス表面を保獲し、その
電極部処例えば５０〜１００μの高さのバンプ（突起電
極）が形成された素子が使用され、このバンプの形成に
は、例えば、ＣｕボールやＣｕメッキでもつ上げた上に
半田（Ｐｂ−８ｎ）コートしたり、直接半田でもつ上げ
るなどの方法がとられる。バンプ電極を有する半導抹チ
ップは、上記電極面を下鳴して、予備半凪付された基板
のタンケクステンＷなどから成る場体層に位置合せして
直接押しつけ熱を加えて溶着させる。この方式により基
板上に多数の半導体チップを搭載することができ、いわ
ゆるマルチチップ実装が可能となるが、従来のかかる方
式における半導体チップには半田バンプが一面（上面）
ＶＣシか形成されていないので、あくまでも平面実装に
限られることになる。（フリップチップ方式については
、たとえば工業調査会発行、「ＩＣ化実装技術」の８１
Ｐに示されている。）〔発明の目的〕 本発明は半導体チップの高密度実装を実現することを目
的としたものである。
ット）を基板にフェイスダウンでボンディングする方法
やあり、この方法における半導体チップには、一般に、
ガラス膜などの保護膜で、デバイス表面を保獲し、その
電極部処例えば５０〜１００μの高さのバンプ（突起電
極）が形成された素子が使用され、このバンプの形成に
は、例えば、ＣｕボールやＣｕメッキでもつ上げた上に
半田（Ｐｂ−８ｎ）コートしたり、直接半田でもつ上げ
るなどの方法がとられる。バンプ電極を有する半導抹チ
ップは、上記電極面を下鳴して、予備半凪付された基板
のタンケクステンＷなどから成る場体層に位置合せして
直接押しつけ熱を加えて溶着させる。この方式により基
板上に多数の半導体チップを搭載することができ、いわ
ゆるマルチチップ実装が可能となるが、従来のかかる方
式における半導体チップには半田バンプが一面（上面）
ＶＣシか形成されていないので、あくまでも平面実装に
限られることになる。（フリップチップ方式については
、たとえば工業調査会発行、「ＩＣ化実装技術」の８１
Ｐに示されている。）〔発明の目的〕 本発明は半導体チップの高密度実装を実現することを目
的としたものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および雄図面からあきらかになるであろ
う、 〔発明の概要〕 本願において開示される発明のうち代表的なものの概要
を簡単忙説明すれば、下記のとおりである。
本明細書の記述および雄図面からあきらかになるであろ
う、 〔発明の概要〕 本願において開示される発明のうち代表的なものの概要
を簡単忙説明すれば、下記のとおりである。
すなわち、本発明では、例えば半田バンプを半導体チッ
プの上面だけでなく、側面又は（及び）下面にも具備さ
せることにより、半導体チップ同志を自由につなぎ合わ
せることができ、又三次元的な構成も可能とし、前記目
的を達成したものである。
プの上面だけでなく、側面又は（及び）下面にも具備さ
せることにより、半導体チップ同志を自由につなぎ合わ
せることができ、又三次元的な構成も可能とし、前記目
的を達成したものである。
〔実施例］
次に、本発明の実施例を図面に基づいて説明する。
第１図は、半田バンプをベレットの上面すなわち、半導
体素子が形成されている側の基板表面上だけでなく、下
面すなわち前記上面に平行な半導体基板の他の表面（裏
面）上にも備えて成る本発明半導体チップの断面を示し
、第１図にて、１は半導体チップで四角形状の上面、下
面及び四側面より成るベレット２の上面に６個の半田バ
ンプ３が形成されているだけでなく、下面にも同数の半
田バンプ４が形成されている。
体素子が形成されている側の基板表面上だけでなく、下
面すなわち前記上面に平行な半導体基板の他の表面（裏
面）上にも備えて成る本発明半導体チップの断面を示し
、第１図にて、１は半導体チップで四角形状の上面、下
面及び四側面より成るベレット２の上面に６個の半田バ
ンプ３が形成されているだけでなく、下面にも同数の半
田バンプ４が形成されている。
第２図は、第１図Ａ部の詳細断面図で、第２図にて、５
は半田（Ｐｂ−８ｕ）パッド、６は金（Ａｕ）メッキ層
、７は銅（Ｃｕ）メッキ層、８はクロム（Ｃｒ）層、９
はガラス膜で例示されるデバイス表面保護膜、１０はア
ルミニウム（Ａｌ）■極配線、１１はＳ ｉｏ２膜など
の熱酸化膜で例示される絶縁膜、１２は半導体基板であ
る。このバンプの形成は、例えば第２図に示すように、
Ａｌ電極配線１０上に、バリア金属（ＣｒＪｉ８−Ｃｕ
層７−Ａｕ層６）を介して半球状に半田をコートすれば
よい。又バンプの形成は、内部配線を形成したウェハに
ガラス膜あるいにＳｉｎ、膜を被覆し、ホトレジスト技
術で電極用窓をあけ、次いで、ＣｒあるいはＴｉを接着
用金属として薄く蒸着し。
は半田（Ｐｂ−８ｕ）パッド、６は金（Ａｕ）メッキ層
、７は銅（Ｃｕ）メッキ層、８はクロム（Ｃｒ）層、９
はガラス膜で例示されるデバイス表面保護膜、１０はア
ルミニウム（Ａｌ）■極配線、１１はＳ ｉｏ２膜など
の熱酸化膜で例示される絶縁膜、１２は半導体基板であ
る。このバンプの形成は、例えば第２図に示すように、
Ａｌ電極配線１０上に、バリア金属（ＣｒＪｉ８−Ｃｕ
層７−Ａｕ層６）を介して半球状に半田をコートすれば
よい。又バンプの形成は、内部配線を形成したウェハに
ガラス膜あるいにＳｉｎ、膜を被覆し、ホトレジスト技
術で電極用窓をあけ、次いで、ＣｒあるいはＴｉを接着
用金属として薄く蒸着し。
た後、バンプ金属を付着し、バンプ部分を残してエツチ
ング除去して形成してもよく、その他各種方法が可能で
ある。
ング除去して形成してもよく、その他各種方法が可能で
ある。
第１図にて、半田バンプ３は図示していないが前述のご
とくＡｌ電極配線１０と電気的に接続され、さらに、上
面の半田バンプ３は図示していないがチップ内部で、下
面の半田バンプ４と電気的に接続することができる。本
発明では半田バンプなチップの上面及び下面のみならず
、側面にも有していてもよい。第３図はこの実施例を示
す平面図、第４図は半田バングを上面、下向及び仙１面
にイ６Ｎえて成る本発明半導体チップの一例を示す拡大
側面図である、これら図において、１３は側面に形成さ
れた半田バンプであり、金属膜１４により上面半田バン
プ３及び下面半田バンプ４と接続している。第５図は、
本発明半導体チップを複数その半田バンプな介して連結
して、三元的伯成と成したセ１１を示し、三元的に構成
された当該チップを実装基板に実装して成る例を示す。
とくＡｌ電極配線１０と電気的に接続され、さらに、上
面の半田バンプ３は図示していないがチップ内部で、下
面の半田バンプ４と電気的に接続することができる。本
発明では半田バンプなチップの上面及び下面のみならず
、側面にも有していてもよい。第３図はこの実施例を示
す平面図、第４図は半田バングを上面、下向及び仙１面
にイ６Ｎえて成る本発明半導体チップの一例を示す拡大
側面図である、これら図において、１３は側面に形成さ
れた半田バンプであり、金属膜１４により上面半田バン
プ３及び下面半田バンプ４と接続している。第５図は、
本発明半導体チップを複数その半田バンプな介して連結
して、三元的伯成と成したセ１１を示し、三元的に構成
された当該チップを実装基板に実装して成る例を示す。
第５図にて、】５は実装基板で、例えばセラミック基板
やプリント基板により構成され、この実装基板１５上に
形成された金属導体部（図示せず）と半導体チップの半
田バンプとを位置合せして熱溶着させである。実装基板
１５にはその裏面に複数の外部ビン１６が突出形成され
ており、半導体チップの内部配線は前記導体部を介し５
て外部ビン１６に電気的に接続している。実装基板１５
上に搭載された半導体チップは、四個の当該チップによ
りサイコロ状に連結されたチップ部１７と、該チップ部
１７と連結したＬ字形状のチップｓ１８と前記チップ部
と連結したチップ部１９と該チップ部と連結したチップ
部２０とから成っている例を示す。
やプリント基板により構成され、この実装基板１５上に
形成された金属導体部（図示せず）と半導体チップの半
田バンプとを位置合せして熱溶着させである。実装基板
１５にはその裏面に複数の外部ビン１６が突出形成され
ており、半導体チップの内部配線は前記導体部を介し５
て外部ビン１６に電気的に接続している。実装基板１５
上に搭載された半導体チップは、四個の当該チップによ
りサイコロ状に連結されたチップ部１７と、該チップ部
１７と連結したＬ字形状のチップｓ１８と前記チップ部
と連結したチップ部１９と該チップ部と連結したチップ
部２０とから成っている例を示す。
本発明半導体チップを構成するデバイス１２は、例えば
シリコン単結晶基板より、周知の技術によって、このデ
バイス内には多数の回路素子が形成され、１つの回路機
能を与えている、回路素子は、例えばＣＭＯ８から成り
、これらの回路素子によって、例えば論理回路やメモリ
回路などの回路機能が形成される。
シリコン単結晶基板より、周知の技術によって、このデ
バイス内には多数の回路素子が形成され、１つの回路機
能を与えている、回路素子は、例えばＣＭＯ８から成り
、これらの回路素子によって、例えば論理回路やメモリ
回路などの回路機能が形成される。
半導体チップにその上面のみならず他の面にも半田バン
プが形成されているので、半田バンプを介して複数の半
導体チップ同志を自由に連結することが可能であり、又
、半導体チップの三次元的な実装、畠密度実装が可能で
ある。
プが形成されているので、半田バンプを介して複数の半
導体チップ同志を自由に連結することが可能であり、又
、半導体チップの三次元的な実装、畠密度実装が可能で
ある。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例圧限定される
ものではなく、その要旨を逸脱しない範囲で種々変史Ｌ
ＩＩＴ能であることはいう丈でもない。たとえば半田バ
ンプはチップ側面あるいは下面にのみ、設けてもよい。
具体的に説明したが、本発明は上記実施例圧限定される
ものではなく、その要旨を逸脱しない範囲で種々変史Ｌ
ＩＩＴ能であることはいう丈でもない。たとえば半田バ
ンプはチップ側面あるいは下面にのみ、設けてもよい。
チップの側面九のみ奴け、これを周知のセラミックパッ
ケージのキャビティ内に固着し、側面のバンプとキャビ
ティ内側壁のインナーリードとを接続し、ワイヤボンデ
ィングを省略することもできる。また、前記実施例では
半田バンプを形成する例を示したが、チップ面から突出
した導電体であれば、他の金属ボールのごときものでも
よく、上面及び下面に半田バンプを形成し、側面にＡｇ
ペーストのごとき導電性接着剤により導電体を形成して
もよい。又、本発明においては半導体チップを半田バン
プを介して積層し、立体的に構成することができる。
ケージのキャビティ内に固着し、側面のバンプとキャビ
ティ内側壁のインナーリードとを接続し、ワイヤボンデ
ィングを省略することもできる。また、前記実施例では
半田バンプを形成する例を示したが、チップ面から突出
した導電体であれば、他の金属ボールのごときものでも
よく、上面及び下面に半田バンプを形成し、側面にＡｇ
ペーストのごとき導電性接着剤により導電体を形成して
もよい。又、本発明においては半導体チップを半田バン
プを介して積層し、立体的に構成することができる。
本発明半導体チップは、広くマルチチップ実装分野に応
用することができる、
用することができる、
図面は本発明の実施例を示し、
第１図は本発明の実施例を示す断面図、第２図は第１図
Ａ部の詳細を示す拡大断面図、第３図は本発明の他の実
施例を示す平面図、第４図は本発明の他の実施例を示す
側面図、第５図は本発明半導体チップを実装して成る半
導体装置の斜視図である。 −１・・・半導体チップ、２・・・ペレット、３・・・
半田バンプ（上面）、４・・・半田パンダ（下面）、５
・・・半田パッド、６７Ａｕ 層、７−Ｃｕ１ｆｌｔ、
８−Ｃｒ１ｆ！、９・・・デバイス表面保眼膜、１０・
・・ｉ電極配線、Ｊｌ・・・絶縁ＩｉＱ、】２・・・半
導体デバイス、１３・・・半田バンプ（側面）、１４・
・・金属膜、１５・・・実装淋板、１６・・・外部ピン
、１７・・・チップ部、１８・・・チップ部、１９・・
・チップ部、２０・・・チップ部。 第 １ 図 ブ 第 ２ 図 ？
Ａ部の詳細を示す拡大断面図、第３図は本発明の他の実
施例を示す平面図、第４図は本発明の他の実施例を示す
側面図、第５図は本発明半導体チップを実装して成る半
導体装置の斜視図である。 −１・・・半導体チップ、２・・・ペレット、３・・・
半田バンプ（上面）、４・・・半田パンダ（下面）、５
・・・半田パッド、６７Ａｕ 層、７−Ｃｕ１ｆｌｔ、
８−Ｃｒ１ｆ！、９・・・デバイス表面保眼膜、１０・
・・ｉ電極配線、Ｊｌ・・・絶縁ＩｉＱ、】２・・・半
導体デバイス、１３・・・半田バンプ（側面）、１４・
・・金属膜、１５・・・実装淋板、１６・・・外部ピン
、１７・・・チップ部、１８・・・チップ部、１９・・
・チップ部、２０・・・チップ部。 第 １ 図 ブ 第 ２ 図 ？
Claims (1)
- 【特許請求の範囲】 １、上面、下面及び側面を有する半導体チップのこれら
の面のうち少なくとも二面に、突出した導電体を形成し
て成る、二以上の半導体チップ同志を立体的に連結する
ことのできる半導体チップ。 ２゜突出した導体部がバンプである、特許請求の範囲第
１項記載の半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096552A JPS60241228A (ja) | 1984-05-16 | 1984-05-16 | 半導体チツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096552A JPS60241228A (ja) | 1984-05-16 | 1984-05-16 | 半導体チツプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60241228A true JPS60241228A (ja) | 1985-11-30 |
Family
ID=14168235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096552A Pending JPS60241228A (ja) | 1984-05-16 | 1984-05-16 | 半導体チツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60241228A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5533664A (en) * | 1993-09-07 | 1996-07-09 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| US5606198A (en) * | 1993-10-13 | 1997-02-25 | Yamaha Corporation | Semiconductor chip with electrodes on side surface |
| US5636104A (en) * | 1995-05-31 | 1997-06-03 | Samsung Electronics Co., Ltd. | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board |
| US5907786A (en) * | 1992-11-11 | 1999-05-25 | Mitsubishi Denki Kabushiki Kaisha | Process for manufacturing a flip-chip integrated circuit |
| JP2009200173A (ja) * | 2008-02-20 | 2009-09-03 | Nec Access Technica Ltd | 半導体パッケージ |
| US8227700B2 (en) | 2008-06-13 | 2012-07-24 | Samsung Electronics Co., Ltd. | Chip having side protection terminal and package using the chip |
-
1984
- 1984-05-16 JP JP59096552A patent/JPS60241228A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907786A (en) * | 1992-11-11 | 1999-05-25 | Mitsubishi Denki Kabushiki Kaisha | Process for manufacturing a flip-chip integrated circuit |
| US6204566B1 (en) | 1992-11-11 | 2001-03-20 | Mitsubishi Denki Kabushiki Kaisha | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures |
| US6284554B1 (en) | 1992-11-11 | 2001-09-04 | Mitsubishi Denki Kabushiki Kaisha | Process for manufacturing a flip-chip integrated circuit |
| US6469397B2 (en) | 1992-11-11 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures |
| US5533664A (en) * | 1993-09-07 | 1996-07-09 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| US5606198A (en) * | 1993-10-13 | 1997-02-25 | Yamaha Corporation | Semiconductor chip with electrodes on side surface |
| US5636104A (en) * | 1995-05-31 | 1997-06-03 | Samsung Electronics Co., Ltd. | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board |
| JP2009200173A (ja) * | 2008-02-20 | 2009-09-03 | Nec Access Technica Ltd | 半導体パッケージ |
| US8227700B2 (en) | 2008-06-13 | 2012-07-24 | Samsung Electronics Co., Ltd. | Chip having side protection terminal and package using the chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5227661A (en) | Integrated circuit device having an aminopropyltriethoxysilane coating | |
| US5381039A (en) | Hermetic semiconductor device having jumper leads | |
| KR100574947B1 (ko) | Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US20020041026A1 (en) | Method and apparatus for routing die interconnections using intermediate connection elements secured to the die face | |
| JPH08250653A (ja) | マルチチップモジュールパッケージ | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| JPS6355213B2 (ja) | ||
| JPH0445981B2 (ja) | ||
| JP2002305282A (ja) | 半導体素子とその接続構造及び半導体素子を積層した半導体装置 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JP3818359B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| TW200421587A (en) | Multi-chip module | |
| JPS60241228A (ja) | 半導体チツプ | |
| CN1145211C (zh) | 一种多晶片半导体封装结构 | |
| JP2003218316A (ja) | マルチチップパッケージ構造及び製造方法 | |
| JPH0358537B2 (ja) | ||
| JPH05211257A (ja) | 半導体集積回路の実装方法 | |
| JPH065778A (ja) | 半導体装置 | |
| JPS5923531A (ja) | 半導体装置 | |
| JP2001118954A (ja) | 半導体装置 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JPH0525182B2 (ja) | ||
| JPS60160146A (ja) | 半導体装置 |