JPS60241311A - オフセツト自動補償回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は正弦波信号のオフセット補償に係り、特に、位
相遅れ、ゲイン誤差なくオフセット電圧゛を自動補償す
る、オフセット自動補償回路に関する。

〔発明の背景〕

第１図はキャパシタｌと抵抗２により構成するオフセッ
ト補償回路（高域通過回路）を示す。また３は汎用の電
子回路？示す。このようなキャパシタｌと抵抗２による
受動形の回路では、次式の伝達関数ケ持つ。

Ｇ＝□　・・・・・・・・・・・・・・・・・・・・・
・・・（２）Ｓ＋− τ 但し、τ＝ｃ−ａ、ｓ＝ｊω また、第１図のＡ点とＢ点には位相差θが生じる。

第２図の４に第１図のＡ点の電圧波形例、５に第１図の
Ｂ点の電圧波形例？示す。また、Ｂ点の電圧波形は第２
図の５及び６１し明らかなように、Ａ点の電圧波形とゲ
インが一対一に対応しない。

すなわち、オフセット電圧のみをしゃ断することは不可
能である。特に、低周波数帯域では、第１図のオフセッ
ト補償回路による周波数−ゲイン特性の影響が大きいこ
とが明らかである。また、第１図の３の部分に周波数特
性ケ持つ回路、例えば、第３図で示す積分回路などに、
悪影響を及ぼすことは明らかである。図中８は抵抗、９
，１３゜１４はコンデンサ、１０．１５Ｖｉオペアンプ
、１１．１２はスイッチである。

さらに、第２図の７及び式（２）より明らかなように、
第１図のＢ点に着目すると、位相が遅れていることがわ
かる。

従って、第１図のオフセット補償回路では、位相遅れ及
びゲイン誤差なしに、オフセット電圧のみケしゃ断する
ことができない欠点がある。

〔発明の目的〕

本発明の目的は、オフセットされた周期Ｔの正弦波信号
に対して、ゲイン及び位相の誤差が全く生じないオフセ
ット自動補償回路を提供するにある。

〔発明の概要〕

本発明の第一の要点は、オフセットした周期Ｔの正弦波
信号に対して、周期Ｔでサンプルホールドした値と、こ
の値工りＴ／２遅れた値倉周期Ｔでサンプルホールドし
た値を加算し、そのｑＭｔ−半分にしてオフセット電圧
ケ求め、この値を上記正弦波信号より差し引くようにし
てオフセット電圧を自動補償するようにしたことにある
。

本発明の第二の要点は、サンプルホールド値より任意の
時間遅れた周期Ｔでサンプルホールドした複数のサンプ
ルホールド値とこのサンプルホールド値ニジそれぞれＴ
／２遅れた値を周期Ｔでサンプルホールドした複数のサ
ンプルホールド値をそれぞれ加算し、それぞれめたオフ
セット電圧により、前述のオフセット補償を補間するよ
うにして、信号及びオフセットの変動に対して高速応答
できるようにしたことにある。

〔発明の実施例〕

以下、本発明の実施例について図面？用いて説明する。

第４図に本発明の一実施例七本す。１６は第５図（ａ）
のクロックφＩＩｃエリ動作するサンプルホールド回路
、１７は第５図中）のクロックφ２にニジ動作、するサ
ンプルホールド回路、１８は反転形加算減衰回路、１９
Ｆｉ正転形加算爵路でめる。Ｈ５図（ａ）及び（ｂ）に
示すクロックφｌ及びφ２は周期がＴテア！ｌ）、カ）
、φ２はφｌより、”りｆｆ（１８０ｃ）遅れている。

さらに、クロックφｌ及びφ２の周期Ｔは、入力信号と
同じ周期である。

第６図は第４図の回路の電圧波形を示す。

第４図の回路のＡに、第６図（ａ）に示すオフセット電
圧ケ含む正弦波電圧（Ｖａｉｎωを十Ｖ。２２）が常時
印加されている。

まず、クロックφｌがｔ１時に”Ｈ″となるＴＩ　（Ｎ
）時刻に、第４図１６のサンプルホールド回路により、
第４図のＡ点の電圧、すなわち、第６図（ａ）に示す電
圧（Ｖｓｉｎωｔ＋Ｖｏｒｒ）のｔ１時の電圧Ｖ＋にサ
ンプルホールドする。このときの第４図の電圧１６、す
なわち、ａ点の電圧を次式で示す。

Ｖａ＝″Ｖｓｉｎωｔｌ＋Ｖ）ｓｔｙ　・・・・・・・
・・・・・（１）第６図（ｄ）に、ＴＩ　（Ｎ）時刻の
第４図の電圧１６に示す。また、このときの電圧は次式
で示される。

Ｖａ　（Ｔｌ　（Ｎ））＝Ｖａ　・・・・・・・・・・
・・・・・（匂次に、クロックφ２が°Ｈ′となるＴ２
　（Ｎ）時刻に、第４図のサンプルホールド回路１７に
より、第４図のＡ点の電圧のｔ２時の電圧Ｖｔｋサング
ルホールドする。このときの第４図の電圧１７、すなわ
ちｂ点の電圧ｖｂは、 Ｖ　ｂ＝＝Ｖｓｉｎωｔ２　＋Ｖ　ｏｔｙ　・・・−”
”（３）第６図（ｅ）に、Ｔ２（Ｎ）時刻の第４図の電
圧１１−示す。また、このときの電圧は、Ｖｂ（Ｔ２（
Ｎン　ン　＝＝Ｖｂ　・・・・・・・・・・・・・・・
（４）さらに、このとき第４図の電圧１６は、Ｔｌ（Ｎ
）　時刻の値をホールドしている。

次に、Ｔ２時刻に第４図のａ及びｂの電圧を第４図１８
に示す反転形加算減衰回路により加算し、半分に減衰す
る。第６図（０は第４図の電圧１８である６点の電圧を
示す。すなわち、ｔ２時はｔ１時より里だけ遅れている
ので、１８０°の位相差がある。よって、Ｔ２（Ｎ）時
刻のｂ点の電圧と、ＴＩ（Ｎ）時刻のａ点の電圧を加算
すると、正弦波電圧は０となり、オフセット電圧のみが
加算される。さらに、半分に減衰することにより、極性
が反転したオフセット電圧（−ＶＯＦＦ）が抽出される
ことが明らかである。

次に、第４図の正転形加算回路１９で、第４図の０点の
電圧、すなわち、極性反転したオフセット電圧（Ｖａｒ
ｙ）と第４図のＡ点ケ加算することにより、Ｂ点にオフ
セット電圧がない電圧ケ得ることができる。第６１１（
ｇ）にＢ点の電圧波形を示す。

ＴｌｔＮ＋１）時刻に第６図（ｂ）に示すクロックφ１
が′Ｈ″となり第４図の１６は、第６図（ａ）のｖ３が
サンダルホールドでれる。この時、第４図の１７はＴ２
〜時刻の電圧ｔホールドしている。

よって第４図の０点にはＴ２＠時刻と同様に、極性反転
したオフセット電圧が抽出され、Ｂ点にオフセット電圧
のない電圧？得ることができる。

以上の動作、Ｔごとに繰り返すことにエリ、第４図のＢ
点には、Ａ点の電圧から、常時、オフセット電圧ｔ−取
り除いた電圧ケ得ることができ、オフセット電圧ケ自動
補償していることが明らかである。

第７図の２０及び２１に、第４図のＡ点の電圧及びＢ点
の電圧？示す。

第８図に本発明の変形例ケ示す。第８図の２２の回路は
第４図の１８の回路と同じ機能を持つ、反転形加算減衰
回路ｔ１スイッチ、キャパシタ及びオペアンプで構成し
たものでるる。すなわち、第８図の回路２２のスイッチ
８３，８４．８６及び８７は、第９図（Ｃ）に示す、ク
ロックφ３により動作し、スイッチＳ５は、第９図（ｄ
）に示すクロックφ３により動作する。

第８図の回路２２は、第４図の回路１８でａ点とｂ点の
電圧を加算し、半分にした機能？、キャパシタＣｒｔ二
倍にすることにより、同様の機能？もつ。

第１Ｏ図に本発明の応用例を示す。第１Ｏ図は第４（８
）の回路に、二つのサンプルホールド回路１６及び反転
形加算減衰回路１７に回路１８に並列接続し、さらに、
回路２３の出力電圧である、ｅ点及びｆ点の電圧？切シ
換えるセレクタ２４を付加した構成である。

第１θ図の１６及び１７は、ｆｐｘｘ図（ａ）及び（ｂ
）゛に示す周期Ｔのクロックパルスφｌ及びφ２により
動作し、第１Ｏ図の１６’及び１７’は、第１１図（Ｃ
）及び（ｄ）に示す周期Ｔのクロックパルスφ３及びφ
４により動作する。第１１図のクロックφｌとφ２及び
φ３とφ４のそれぞれの間隔はの間隔はｉである。

すなわち、ＴＩ軸時刻に第１θ図の１６によりＡ点の電
圧ｒサンプルホールドし、Ｔ３（へ）時刻に第］、０１
ｉＱの１７によりＡ点の電圧？サンプルホールドし、こ
れら二つの電圧を第１０図の１８により加算し、さらに
半分に減衰し、オフセット電圧を抽出する。Ｔ２１Ｎ１
時刻に第１０図の１６’により、Ａ点の電圧全サンプル
ホールドし、Ｔ４（へ）時刻に第４０図の１７’によシ
へ点の電圧をサンダルホールドし、これら二つの電圧を
加算し、さらに半分に減衰し、オフセット電圧を抽出す
る。

以上の動作？繰り返すことによ！ｔ、’ｒｔ（〜及びＴ
３（へ）時刻には第１Ｏ図の１７′によりオフセット電
圧が抽出でき、Ｔ２軸及びＴ４（Ｎ時刻には第１Ｏ図の
２３′によりオフセット電圧がそれぞれ独立九抽出でき
る。この２３及び２３′の出力電圧を第１１図（ｅ）及
び（ｆ）のクロックパルスで動作するセレクタにエリ切
り換えて、第１Ｏ図の１９に入力し、Ａ点の電圧と加算
することにエリオフセット補償を行なう。従って、第４
図の回路では百間隔でオフセット補償したものが、第１
Ｏ図の回路では半分の間隔、すなわち、■間隔でオフセ
ラト補償が行なえ、補間することができる。よって、信
号及びオフセット電圧の変動に対して高速応答できる。

さらに、第１θ図の回路２３′金複数個並列接続し、第
１１図（ａ）のクロックパルスエリ任意の時刻離れた、
周期Ｔの複数のクロックパルス及びこのクロックパルス
からＴ−離れた複数のクロックパルスで動作させること
にエリ、さらく高速にオフセット補償できることが容易
に推測される。

〔発明の効果〕

本発明によれば、 （１）　オフセット電圧？含んだ正弦波電圧から、オフ
セット電圧のみ？取り除き、オフセット自動補償できる
。

＠）正弦波電圧は忠実に伝達し、遅延は全くない。

（３）オフセット補償回路は、周波数特性？持っておら
ず、ゲイン誤差、位相遅れは全く発生しない。

【図面の簡単な説明】

第１図は従来のオフセット補償回路図、第２図は第１図
の入力及び出力電圧波形図、第３図は第１図の汎用電子
回路図、第４図は本発明の一実施例の回路図、第５図は
第４図のサンプルホールド回路ケ動作させるクロックパ
ルス波形図、第６図は第４図の各電圧波形図、第７図は
第４図の入力及び出力電圧波形図、第８図は本発明の他
の実施例の回路図、第９図は第８図の回路？動作させる
“クロックパルス波形図、第１θ図は本発明の他の実施
例のブロック図、第１１図は第１θ図の回路上動作させ
るクロックパルス波形図である。 １６．１７・・・サンプルホールド回路、１８・・・反
転形加算減衰回路、１９・・・正転形加算回路。 恰１凹 橘３０ （σ、ン　ＣＣ） 橘４飼

Claims (1)

【特許請求の範囲】
1. １、　オフセットした周期Ｔの正弦波信号Ｖ！に対し、
   前記周期Ｔでサンプルホールドした値Ｖ丁とこのサンプ
   ルホールド値ｖＴより工遅れた値を前記周期Ｔでサンプ
   ルホールドした値Ｖ’ｔ　と？加算することにより、オ
   フセット電圧を導出し、前記オフセット電圧全前記正弦
   波信号Ｖｔより差し引いて前記正弦波信号Ｖｔのオフセ
   ラ）Ｔｈ自動補償すること？特徴とするオフセット自動
   補償回路。