JPS60243743A - Multiplex microprogram control system - Google Patents
Multiplex microprogram control systemInfo
- Publication number
- JPS60243743A JPS60243743A JP9867884A JP9867884A JPS60243743A JP S60243743 A JPS60243743 A JP S60243743A JP 9867884 A JP9867884 A JP 9867884A JP 9867884 A JP9867884 A JP 9867884A JP S60243743 A JPS60243743 A JP S60243743A
- Authority
- JP
- Japan
- Prior art keywords
- control
- microprogram
- memory
- control memory
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
r Mt etl M 子+I mΔ1lK)本発明は
複数のマイクロプログラムにより並列制御を行う多重マ
イクロプログラム制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multiple microprogram control system that performs parallel control using a plurality of microprograms.
マイクロプログラム制御方式の装置において、装置の性
能向上を図る方法の一つに、制御メモリと制御部からな
るマイクロプログラム制御機構を複数組備え、各マイク
ロプログラム制御機構を同時動作せしめて並列制御する
方式がある。第1図はこれの従来方式を示したもので、
こぎでは装置1が4台のマイクロプログラム制御機構2
.3.4.5を有するとしている。マイクロプログラム
制御機構2.3.4.5は、各々制御メモリ10と制御
部20、同じく11と21.12と22.13と23で
構成されている。例えばマイクロプログラム制御機構2
では、制御部20が線30を介して制御メモリ10に格
納されているマイクロプログラムを読み出して装置1で
必要とする処理を実行する。他のマイクロプログラム制
御機構3.4.5についても同様である。この時、各マ
イクロブログラム制御機構2,3.4.5は各々独立に
マイクロプログラムを実行し、装!1で処理する内容を
並列処理している。One of the methods for improving the performance of microprogram control devices is to provide multiple sets of microprogram control mechanisms each consisting of a control memory and a control unit, and to operate each microprogram control mechanism simultaneously for parallel control. There is. Figure 1 shows the conventional method for this.
In the case of a rower, the device 1 consists of four microprogram control mechanisms 2.
.. 3.4.5. The microprogram control mechanisms 2.3.4.5 each consist of a control memory 10 and a control section 20, also 11, 21.12, 22.13, and 23. For example, microprogram control mechanism 2
Then, the control section 20 reads out the microprogram stored in the control memory 10 via the line 30 and executes the processing required by the device 1. The same applies to other microprogram control mechanisms 3.4.5. At this time, each microprogram control mechanism 2, 3, 4, 5 independently executes a microprogram and installs! The contents processed in step 1 are processed in parallel.
ところで、従来は並列処理による性能向上を最大限に図
るため、各マイクロプログラム制御機構の制御メモリに
それぞれ独自に、同一マイクロプログラムも一様に格納
しており、その為、必要とするマイクロプログラムが多
いと、各マイクロプログラム制御機構の制御メモリの必
要容量も一様↓;膨大なものとなり、装置全体の小型化
、経済化が図れないという欠点があった。By the way, in the past, in order to maximize performance improvement through parallel processing, the same microprograms were uniformly stored in the control memory of each microprogram control mechanism. If the number of microprogram control mechanisms is large, the required capacity of the control memory for each microprogram control mechanism becomes uniformly large; this has the disadvantage that the entire device cannot be made smaller or more economical.
本発明の目的は、多重マイクロプログラム制御方式にお
いて、処理性能を低下させることなく制御メモリの必要
容量を軽減し、装置の小型化、経済化を図ることにある
。SUMMARY OF THE INVENTION An object of the present invention is to reduce the required capacity of a control memory in a multiple microprogram control system without reducing processing performance, thereby making the device more compact and economical.
本発明の要点は、各マイクロプログラム制御機構に専有
の制御メモリの他に各マイクロプログラム制御機構で共
有する制御メモリを設け、装置の性能に影響するマイク
ロプログラムは同一内容のものでも各マイクロプログラ
ム制御機構に専有の制御メモリに格納するが、性能にあ
まり影響しない例えばエラー処理等のマイクロプログラ
ムは各マイクロプログラム制御機構で共有する制御メモ
リに格納して、各÷イクロプログラム制御機構の制御メ
モリの必要容量を減らし、ひいては装置全体で必要とす
る制御メモリの総容量を軽減したことである。The key point of the present invention is that each microprogram control mechanism is provided with a control memory that is shared by each microprogram control mechanism in addition to a dedicated control memory. Microprograms such as error handling, which are stored in the control memory exclusive to the mechanism, but do not significantly affect performance, are stored in the control memory shared by each microprogram control mechanism. This reduces the capacity and, in turn, reduces the total capacity of control memory required for the entire device.
第2図は本発明の一実施例であり、第1図と同様に、装
置1が4台のマイクロプログラム制御機構2.3.4.
5を有する例を示す。マイクロプログラム制御機構2.
3.4.5は、各々制御メモリ10と制御部20、同じ
く11と21.12と22.13と23で構成されてい
る。第1図と異なる点は、各マイクロプログラム制御機
構2〜5が専有している制御メモリ10〜13の他に。FIG. 2 shows an embodiment of the present invention, in which, like FIG. 1, the device 1 includes four microprogram control mechanisms 2.3.4.
An example with 5 is shown. Microprogram control mechanism 2.
3.4.5 is composed of a control memory 10 and a control section 20, respectively 11, 21.12, 22.13, and 23. The difference from FIG. 1 is in addition to the control memories 10 to 13 exclusively occupied by each microprogram control mechanism 2 to 5.
装置1内に独立に制御メモリ14を設け、この制御メモ
リ14のマイクロプログラムを各マイクロプログラム制
御機構2〜5が線34を介して読みみ出せるようにした
ことである。こぎで、制御メモリ10〜13は1例えば
小容量で高速のICメモリを用い、装置1の処理性能に
影響する使用頻度の高いマイクロプログラムをそれが各
マイクロプログラム制御機構2〜5に共通する内容のも
のであっても、各制御メモリ10〜13に個別に格納す
る。一方、制御メモリ14は、例えば大容量で低速の安
価なメモリを用い、使用頻度が低く、各マイクロプログ
ラム制御機構2〜5に共通なエラー処理、例外処理等、
装置1の処理性能にあまり影響を与えないマイクロプロ
グラムを格納する。A control memory 14 is independently provided in the device 1, and the microprograms in the control memory 14 can be read out by each of the microprogram control mechanisms 2 to 5 via a line 34. In this case, the control memories 10 to 13 use, for example, small-capacity, high-speed IC memories, and frequently used microprograms that affect the processing performance of the device 1 are stored in common to each microprogram control mechanism 2 to 5. Even if it is, it is stored individually in each control memory 10-13. On the other hand, the control memory 14 uses, for example, a large-capacity, low-speed, and inexpensive memory, is used infrequently, and handles error processing, exception processing, etc. common to each of the microprogram control mechanisms 2 to 5.
A microprogram that does not significantly affect the processing performance of the device 1 is stored.
各マイクロプログラム制御機構2〜5では、各々独立に
、制御部20〜23別線30〜33を介して制御メモリ
10〜13のマイクロプログラムを読み出して実行する
と共に、必要に応じて、制御メモリ14に格納されてい
るマイクロプログラムを読み出して実行する。制御メモ
リ10〜13と制御メモリ14には異なったアドレスが
割り当てられており、各制御部20〜23はマイクロプ
ログラムの実行アドレスによって制御メモリ10〜13
と制御メモリ14を区別する。Each of the microprogram control mechanisms 2 to 5 independently reads and executes the microprograms in the control memories 10 to 13 via separate lines 30 to 33 of the control units 20 to 23, and also reads out and executes the microprograms in the control memories 10 to 13 as necessary. Reads and executes the microprogram stored in the . Different addresses are assigned to the control memories 10 to 13 and the control memory 14, and each control unit 20 to 23 is assigned a different address to the control memories 10 to 13 depending on the execution address of the microprogram.
and control memory 14.
各マイクロプログラム制御機構2〜5の制御部20〜2
3が制御メモリ10〜13からマイクロプログラムを読
み出すときは時間待ちが発生せず、並列処理が遂行され
るが、制御メモリ14からマイクロプログラムを読み出
すときは、該制御メモリ14に対して同時に複数のアク
セス要求があると、時間待ちが発生する。しかし、制御
メモリ14に格納されているマイクロプログラムは使用
頻度の低いものであるため、複数のアクセス要求が競合
することはまれであり、装置1の処理性能はあまり影響
を受けない。なお、制御メモリ14のアクセス要求に対
しては、例えば時分割制御方式あるいは優先制御方式に
よって制御部20〜23からのアクセス要求の一つを選
択するようにすればよい。Control units 20 to 2 of each microprogram control mechanism 2 to 5
3 reads microprograms from the control memories 10 to 13, no time wait occurs and parallel processing is performed; however, when reading microprograms from the control memory 14, multiple When an access request is made, a wait occurs. However, since the microprograms stored in the control memory 14 are used infrequently, multiple access requests rarely conflict with each other, and the processing performance of the device 1 is not affected much. Note that in response to an access request to the control memory 14, one of the access requests from the control units 20 to 23 may be selected by, for example, a time division control method or a priority control method.
本実施例によれば、制御メモリ14のマイクロプログラ
ムを各々制御メモリ10〜13に個別に持つ第1図の従
来例に比較して、各制御メモリ10〜13が必要とする
記憶容量は勿論のこと、制御メモリ10〜13及び制御
メモリ14の総記憶容量の軽減がもたらされる。According to this embodiment, compared to the conventional example shown in FIG. 1 in which the microprogram of the control memory 14 is individually stored in each of the control memories 10 to 13, the storage capacity required by each control memory 10 to 13 is of course reduced. This results in a reduction in the total storage capacity of control memories 10-13 and control memory 14.
以上の説明から明らかであるように、本発明によれば、
複数のマイクロプログラムにより並列制御する多重マイ
クロプログラム制御方式において、並列制御の性能を低
下させることなく、各マイクロプログラムを格納する制
御メモリの必要容量を従来方式に比較して減らすことが
可能であり、かぎるマイクロプログラム制御方式を用い
る装置の小型化、経済化がもたらされる。As is clear from the above description, according to the present invention,
In a multiple microprogram control method that performs parallel control using multiple microprograms, the required capacity of the control memory to store each microprogram can be reduced compared to conventional methods without degrading parallel control performance. This results in miniaturization and economicalization of devices using microprogram control methods.
第1図は従来の多重マイクロプログラム制御方式の構成
例を示す図、第2図は本発明の一実施例を示す図である
。
1・・・装置、2〜5・・・マイクロプログラム制御機
構、10〜14・・・制御メモリ、20〜23・・・制
御部。FIG. 1 is a diagram showing an example of the configuration of a conventional multiple microprogram control system, and FIG. 2 is a diagram showing an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Device, 2-5... Microprogram control mechanism, 10-14... Control memory, 20-23... Control unit.
Claims (1)
御メモリからマイクロプログラムを読み出して実行する
制御部とからなるマイクロプログラム制御機構を複数組
備え、各マイクロプログラム制御機構を各々独立に並列
動作せしめる多重マイクロプログラム制御方式において
、前記各マイクロプログラム制御機構に専有の制御メモ
リ(以下、専有制御メモリという)とは別に各マイクロ
プログラム制御機構で共有する制御メモリ(以下、共有
制御メモリという)を設け、使用負度の高いマイクロプ
ログラムは各専有制御メモリに個別に格納し、使用頻度
の低いマイクロプログラムは共有制御メモリに格納して
使用することを特徴とする多重マイクロプログラム制御
方式。(1) Multiple microcontrollers equipped with multiple sets of microprogram control mechanisms each consisting of a control memory that stores a microprogram and a control unit that reads and executes the microprogram from the control memory, and that allows each microprogram control mechanism to operate independently and in parallel. In the program control method, a control memory shared by each microprogram control mechanism (hereinafter referred to as shared control memory) is provided in addition to a control memory exclusive to each microprogram control mechanism (hereinafter referred to as exclusive control memory). This multiple microprogram control method is characterized in that highly used microprograms are stored individually in each dedicated control memory, and less frequently used microprograms are stored in a shared control memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9867884A JPS60243743A (en) | 1984-05-18 | 1984-05-18 | Multiplex microprogram control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9867884A JPS60243743A (en) | 1984-05-18 | 1984-05-18 | Multiplex microprogram control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60243743A true JPS60243743A (en) | 1985-12-03 |
Family
ID=14226168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9867884A Pending JPS60243743A (en) | 1984-05-18 | 1984-05-18 | Multiplex microprogram control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60243743A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492448A (en) * | 1972-04-19 | 1974-01-10 | ||
| JPS52153352A (en) * | 1976-06-15 | 1977-12-20 | Fujitsu Ltd | Control system adopting microprogram system |
| JPS5362939A (en) * | 1976-11-18 | 1978-06-05 | Nippon Telegr & Teleph Corp <Ntt> | Common information control system |
| JPS57164335A (en) * | 1981-03-31 | 1982-10-08 | Matsushita Electric Works Ltd | Computer controlling system |
| JPS598056A (en) * | 1982-07-05 | 1984-01-17 | Nippon Telegr & Teleph Corp <Ntt> | Microprogram controlling system |
-
1984
- 1984-05-18 JP JP9867884A patent/JPS60243743A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492448A (en) * | 1972-04-19 | 1974-01-10 | ||
| JPS52153352A (en) * | 1976-06-15 | 1977-12-20 | Fujitsu Ltd | Control system adopting microprogram system |
| JPS5362939A (en) * | 1976-11-18 | 1978-06-05 | Nippon Telegr & Teleph Corp <Ntt> | Common information control system |
| JPS57164335A (en) * | 1981-03-31 | 1982-10-08 | Matsushita Electric Works Ltd | Computer controlling system |
| JPS598056A (en) * | 1982-07-05 | 1984-01-17 | Nippon Telegr & Teleph Corp <Ntt> | Microprogram controlling system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027964A (en) | Memory access control circuit | |
| JPS6113629B2 (en) | ||
| US6349370B1 (en) | Multiple bus shared memory parallel processor and processing method | |
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| JPH0552539B2 (en) | ||
| JPS5847784B2 (en) | key storage system | |
| JP2687679B2 (en) | Program development equipment | |
| JPH05334233A (en) | Data transferring device | |
| JPS60134956A (en) | Information processing system | |
| KR880000995B1 (en) | An improved memory unit | |
| JPS6269321A (en) | Process switching system | |
| JPS6314242A (en) | Memory expansion method | |
| JPH04291642A (en) | Cache control system | |
| JPS6243737A (en) | Interrupt control method | |
| JPH0447344B2 (en) | ||
| JPH01156863A (en) | Computer system | |
| JPH0865497A (en) | Image processing system | |
| JPH04340143A (en) | Digital computer | |
| JPS6047613B2 (en) | Microprogram control method | |
| JPS5817587A (en) | Blank area controller for main memory | |
| JPH0319570B2 (en) | ||
| JPH06337847A (en) | Multiprocessor equipment | |
| JPS6115452B2 (en) | ||
| JPH0563827B2 (en) | ||
| JPS6019267A (en) | Data processing system |