JPS60243762A - デ−タ入力方式 - Google Patents
デ−タ入力方式Info
- Publication number
- JPS60243762A JPS60243762A JP9962184A JP9962184A JPS60243762A JP S60243762 A JPS60243762 A JP S60243762A JP 9962184 A JP9962184 A JP 9962184A JP 9962184 A JP9962184 A JP 9962184A JP S60243762 A JPS60243762 A JP S60243762A
- Authority
- JP
- Japan
- Prior art keywords
- variable
- flag
- program
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はプログラム演算機能を備えた小型電子式計算
機のデータ入力方式に関する。
機のデータ入力方式に関する。
プログラム演算機能を有する小型電子式計算機において
、例えば変数Ａ、Ｂ、Ｃを用いて、１０Ａ十〇”虐Ｂ のような代数式を実行する場合、従来の機種には、プロ
グラム書き込み時に、 ｆ（ＡＢＣ）＝１０ＸＡ十５ｉｎＢ ｘｃ’とするよう
に、変数Ａ、Ｂ、Ｃ指定するだめの設定式ｆ（ＡＢＣ）
を予め請求める代数式の左辺に設定しなければならない
ものが知られている。
、例えば変数Ａ、Ｂ、Ｃを用いて、１０Ａ十〇”虐Ｂ のような代数式を実行する場合、従来の機種には、プロ
グラム書き込み時に、 ｆ（ＡＢＣ）＝１０ＸＡ十５ｉｎＢ ｘｃ’とするよう
に、変数Ａ、Ｂ、Ｃ指定するだめの設定式ｆ（ＡＢＣ）
を予め請求める代数式の左辺に設定しなければならない
ものが知られている。
しかしながら上記のような計算機にあっては、特に変数
を多数用いる代数式の場合、設定式がｆ（ＡＢＣ・・・
）と長大なものとなってしまい、限られた表示部内に演
算式を表示させることができない。また、代数式を変更
して変数を増加させたりする場合には、左辺のｆ（ＡＢ
Ｃ）も変更させなければならず煩雑なキー操作となる欠
点があった。
を多数用いる代数式の場合、設定式がｆ（ＡＢＣ・・・
）と長大なものとなってしまい、限られた表示部内に演
算式を表示させることができない。また、代数式を変更
して変数を増加させたりする場合には、左辺のｆ（ＡＢ
Ｃ）も変更させなければならず煩雑なキー操作となる欠
点があった。
この発明は上記の実情に鑑みてなされたもので、データ
入力のキー操作が簡単なプログラム演算機能を備えた小
型電子式計算機のデータ入力方式を提供することを目的
とする。
入力のキー操作が簡単なプログラム演算機能を備えた小
型電子式計算機のデータ入力方式を提供することを目的
とする。
すなわちこの発明は、変数を入力するレジスタに対応し
てフラグを設け、レジスタに変数データが入力された場
合にフラグをセット状態にし、その変数がプログラム中
で２回以上使用される場合には、フラグの状態によって
既にデータ入力されていることを検知し・入力されたデ
ータをレジスタから読出して演算を行なうことｋより、
データ入力操作を藺略化するものである。
てフラグを設け、レジスタに変数データが入力された場
合にフラグをセット状態にし、その変数がプログラム中
で２回以上使用される場合には、フラグの状態によって
既にデータ入力されていることを検知し・入力されたデ
ータをレジスタから読出して演算を行なうことｋより、
データ入力操作を藺略化するものである。
以下図面を参照してこの発明の一実施例を説明する。第
１図はこの発明のデータ入力方式の回路構成を示すもの
で、プログ２ム演算に必要なデータは、キー入力部１１
内の数値キー、ファンクションキーを操作することによ
り、制御部１２へ入力される。制御部ノ２は、上記キー
人力部１１から入力されるデータに従って制御動作を行
うもので、演算用レジスタ部１３、演算部１４、アドレ
ス、フラグ制御部Ｚ５及びプログラムデータ１６にそれ
ぞれ接続される〇プログラムカウンタ１６け制御部１２
からの信号によってカウントアツプするもので、そのカ
ウント内容は、キー人力部１１から入力されたプログラ
ム演算のためのグログ２ムデータが記憶されたプログラ
ムＲＡＭ７７に送られる。これにより、このプログラム
ＲＡＭ７７ａ、プログラムデータ１６から入力されるカ
ウントデー・夕によって、書き込み及び読み出し時のプ
ログラムデータのアドレスが指定されるもので、ここで
読み出されたプログラムデータは、上記演算用レジスタ
部１３に送られる。演算用レジスタ部Ｉ３は、プログラ
ムＲＡＭ７７からのプログラムデータに基づいて、上記
演算部１４と種々の演算動作を行うもので、演算に用い
られる変数データ及び演算結果の変数データは、変数用
ＲＡＭ７８に記憶される。この変数用ＲＡＭ１８は、内
部の指定されるアドレスＮ、、Ｎ、。
１図はこの発明のデータ入力方式の回路構成を示すもの
で、プログ２ム演算に必要なデータは、キー入力部１１
内の数値キー、ファンクションキーを操作することによ
り、制御部１２へ入力される。制御部ノ２は、上記キー
人力部１１から入力されるデータに従って制御動作を行
うもので、演算用レジスタ部１３、演算部１４、アドレ
ス、フラグ制御部Ｚ５及びプログラムデータ１６にそれ
ぞれ接続される〇プログラムカウンタ１６け制御部１２
からの信号によってカウントアツプするもので、そのカ
ウント内容は、キー人力部１１から入力されたプログラ
ム演算のためのグログ２ムデータが記憶されたプログラ
ムＲＡＭ７７に送られる。これにより、このプログラム
ＲＡＭ７７ａ、プログラムデータ１６から入力されるカ
ウントデー・夕によって、書き込み及び読み出し時のプ
ログラムデータのアドレスが指定されるもので、ここで
読み出されたプログラムデータは、上記演算用レジスタ
部１３に送られる。演算用レジスタ部Ｉ３は、プログラ
ムＲＡＭ７７からのプログラムデータに基づいて、上記
演算部１４と種々の演算動作を行うもので、演算に用い
られる変数データ及び演算結果の変数データは、変数用
ＲＡＭ７８に記憶される。この変数用ＲＡＭ１８は、内
部の指定されるアドレスＮ、、Ｎ、。
・・・に変数データが書き込まれるもので、このアドレ
スＮ、、Ｎ、、・・・に対応する変数７ラグＦ１ ｍ
Ｆｔ ｅ・・・とイコールフラグＦｅｑが設けられる。
スＮ、、Ｎ、、・・・に対応する変数７ラグＦ１ ｍ
Ｆｔ ｅ・・・とイコールフラグＦｅｑが設けられる。
なお、上記アドレスＮｔ −Ｎｚ −Ｎｓ・・・は各々
変数Ａ、Ｂ、Ｃ・・・に対応するレジスタに相当してお
り、さらに変数Ａ、Ｂ、Ｃ・・・の各文字コードは上記
アドレスＮ、、Ｎ、、Ｎ、・・・に対応している。これ
ら変数フラグＦＩｅＦＩＬｙ・・・及びイコールフラグ
Ｆ＠ｑの状態は、フラグ判別部１９によって判別され、
その判別結果は上記アドレス、ン２グ制御部１５−１送
られる。また、上記プログ２ムＲＡＭ７７から読み出さ
れるプログラムデータは、バッファ２０を介して上記ア
ドレス、フラグ制御部１５及び変数判断部２ノへ送られ
る。変数判断部２ノは、バッファ２０を介してプログラ
ムＲＡＭ７７より入力されるプログラムデータが変数で
あるか、イコールであるか、またはその他のものである
かを判断し１、その判断結果を上記アトし、・ス、フラ
グ制御部１５へ入力する。このアドレス、フラグ制御部
１５は、上記フラグ制御部１９、バッファ２０衾介して
プログラムＲＡＭＪ ７、変数判断部２ノのそれぞれか
ら送られてくるデータ、信号などを、上記制御部ノ２か
ら入力される制御データにより適宜選択して、上記変数
用ＲＡＭ１８のアドレスＮ、、Ｎ、、・・やフラグＦｌ
。
変数Ａ、Ｂ、Ｃ・・・に対応するレジスタに相当してお
り、さらに変数Ａ、Ｂ、Ｃ・・・の各文字コードは上記
アドレスＮ、、Ｎ、、Ｎ、・・・に対応している。これ
ら変数フラグＦＩｅＦＩＬｙ・・・及びイコールフラグ
Ｆ＠ｑの状態は、フラグ判別部１９によって判別され、
その判別結果は上記アドレス、ン２グ制御部１５−１送
られる。また、上記プログ２ムＲＡＭ７７から読み出さ
れるプログラムデータは、バッファ２０を介して上記ア
ドレス、フラグ制御部１５及び変数判断部２ノへ送られ
る。変数判断部２ノは、バッファ２０を介してプログラ
ムＲＡＭ７７より入力されるプログラムデータが変数で
あるか、イコールであるか、またはその他のものである
かを判断し１、その判断結果を上記アトし、・ス、フラ
グ制御部１５へ入力する。このアドレス、フラグ制御部
１５は、上記フラグ制御部１９、バッファ２０衾介して
プログラムＲＡＭＪ ７、変数判断部２ノのそれぞれか
ら送られてくるデータ、信号などを、上記制御部ノ２か
ら入力される制御データにより適宜選択して、上記変数
用ＲＡＭ１８のアドレスＮ、、Ｎ、、・・やフラグＦｌ
。
Ｆｔ 、・・・、 Ｆｅｑを制御するものである。
次に上記実施例の動作を第２図のフローチャー１を参照
して説明する。第２区はプログラノ・演舞を実行する一
際の動作制御を示すもので、ここでは例えば次のような
演算を行なう。すなわち、 なる代数式をプログラム大刀し、変数Ａ、Ｂ。
して説明する。第２区はプログラノ・演舞を実行する一
際の動作制御を示すもので、ここでは例えば次のような
演算を行なう。すなわち、 なる代数式をプログラム大刀し、変数Ａ、Ｂ。
Ｄに数値入力することにより演算結果Ｃ，Ｅをめるもの
である。
である。
プログラムデータを上記（ａ） 、 （ｂ）式に従って
キー人力をした後に、キー人力部１ノに設けられるｌ’
−ＲＵＮＪキー、又はこれに相当するキーを操作し、プ
ログラムを実行させると、まず初め。
キー人力をした後に、キー人力部１ノに設けられるｌ’
−ＲＵＮＪキー、又はこれに相当するキーを操作し、プ
ログラムを実行させると、まず初め。
にステップＳ１．に示すように、変数用ＲＡＭ１８内の
変数フラグＦ１．Ｆ２ 、・・・及びイコールフラグＦ
ｅｑがクリアされる。そして、ステップＳ＋ｚにおいて
、プログラムＲＡＭ１７の最初のアドレスのプログラム
としての変数ｒＡＪが読み出される。このｒＡＪは、ス
テップｓｌｓにおいて、変数判断部２ノにより、変数で
あるがどうか判断される。この場合、「Ａ」は変数であ
るので、ステップＳ ｍに進み、変数ｒＡＪの文字コー
ドにより、変数用ＲＡＭ７ ＢのアドレスＮ、が指定さ
れる。そして、ステップＳＩ５において、イコールフラ
グＦｅｑの内容が“０″であるかどうか、つまり、既に
「＝」が読み出されたか否かが、フラグ制御部１９によ
り判断される。ここでは“０”であるので、ステップ８
Ｉｌｌに進み、上記指定されたアドレスＮ、に対応す
る変数フラグＦ、の内容が′４０″であるかどうか判断
される。ここで変数７ラグＦ、はパ０”であるので、ア
ドレス・フラグ制御部１５により、ステップ８１？にお
いて、変数フラグＦ、が“１″に設定されると共に、ス
テップＳいにおいて、インプット命令が送られ、変数ｒ
ＡＪの数値入力待機状態となる。キー入力部１ノによっ
て数値が入力され、さらに実行キー［Ｆ） Ｘ Ｅ Ｊ
キーが操作されると、ステップＳ１９に示すように、入
力された数値データを、変数用ＲＡＭ７ Ｂのアドレス
Ｎ、の場所及び演算用レジスタに書き込む。以上で変数
ｒＡＪの入力処理を終了し、次のプログラム処理のため
に、ステップＳ２０においてプログラムカウンタノロに
信号を入力する。プログラムデータク１６は入力し、た
信号によりカウント内容をインクリメントして、ステッ
プＳ７．に進み、プログラムＲＡＭ７７に対し、次に読
み出すべきプログラムのアト１／スを指示する。
変数フラグＦ１．Ｆ２ 、・・・及びイコールフラグＦ
ｅｑがクリアされる。そして、ステップＳ＋ｚにおいて
、プログラムＲＡＭ１７の最初のアドレスのプログラム
としての変数ｒＡＪが読み出される。このｒＡＪは、ス
テップｓｌｓにおいて、変数判断部２ノにより、変数で
あるがどうか判断される。この場合、「Ａ」は変数であ
るので、ステップＳ ｍに進み、変数ｒＡＪの文字コー
ドにより、変数用ＲＡＭ７ ＢのアドレスＮ、が指定さ
れる。そして、ステップＳＩ５において、イコールフラ
グＦｅｑの内容が“０″であるかどうか、つまり、既に
「＝」が読み出されたか否かが、フラグ制御部１９によ
り判断される。ここでは“０”であるので、ステップ８
Ｉｌｌに進み、上記指定されたアドレスＮ、に対応す
る変数フラグＦ、の内容が′４０″であるかどうか判断
される。ここで変数７ラグＦ、はパ０”であるので、ア
ドレス・フラグ制御部１５により、ステップ８１？にお
いて、変数フラグＦ、が“１″に設定されると共に、ス
テップＳいにおいて、インプット命令が送られ、変数ｒ
ＡＪの数値入力待機状態となる。キー入力部１ノによっ
て数値が入力され、さらに実行キー［Ｆ） Ｘ Ｅ Ｊ
キーが操作されると、ステップＳ１９に示すように、入
力された数値データを、変数用ＲＡＭ７ Ｂのアドレス
Ｎ、の場所及び演算用レジスタに書き込む。以上で変数
ｒＡＪの入力処理を終了し、次のプログラム処理のため
に、ステップＳ２０においてプログラムカウンタノロに
信号を入力する。プログラムデータク１６は入力し、た
信号によりカウント内容をインクリメントして、ステッ
プＳ７．に進み、プログラムＲＡＭ７７に対し、次に読
み出すべきプログラムのアト１／スを指示する。
ステップ８１２において、「Ａ」の次のプログラノ、で
ある「＋」が読み出される。この「＋」は、ステップＳ
１３において変数ではないと判断され、ステップ８ｎ
ＶＣ進む。ステップＳ ２１においては、この「＋」が
イコールであるがどうが判断されるもので、「十」（ｄ
「−」ではないと判断されて、ステップＳＢに進む。そ
して、ステップ８２３において、演算部１４で演算処理
「人士」が行なわれた後に、ステップｓ２゜に進み、次
のプログラムを読み出すために、プログラム力ウノタ１
６の内容がカウントアツプされ、ステップＳ、２に進む
。
ある「＋」が読み出される。この「＋」は、ステップＳ
１３において変数ではないと判断され、ステップ８ｎ
ＶＣ進む。ステップＳ ２１においては、この「＋」が
イコールであるがどうが判断されるもので、「十」（ｄ
「−」ではないと判断されて、ステップＳＢに進む。そ
して、ステップ８２３において、演算部１４で演算処理
「人士」が行なわれた後に、ステップｓ２゜に進み、次
のプログラムを読み出すために、プログラム力ウノタ１
６の内容がカウントアツプされ、ステップＳ、２に進む
。
ステップＳ １２にお１、へて、上記と同様にして、プ
ログラムＲＡＭ７７より変数ｒＢＪが読み出される。こ
のｒＢＪに対して上記「Ａ」の場合と同様にステップ８
１４〜Ｓ ＩＡが実行される。そして、ステップＳ１．
で変数ｒＢＪの数値入力待機状態で数値が入力されると
、次のステップＳ ＋ａにおいて、変数用ＲＡＭのアド
レスＮ２の場所及び演算用レジスタ１３に変数ｒＢＪに
対する数値が入力さｈる。
ログラムＲＡＭ７７より変数ｒＢＪが読み出される。こ
のｒＢＪに対して上記「Ａ」の場合と同様にステップ８
１４〜Ｓ ＩＡが実行される。そして、ステップＳ１．
で変数ｒＢＪの数値入力待機状態で数値が入力されると
、次のステップＳ ＋ａにおいて、変数用ＲＡＭのアド
レスＮ２の場所及び演算用レジスタ１３に変数ｒＢＪに
対する数値が入力さｈる。
次に１＝」すなわち、イコールが読み出される。このイ
コールは、ステップＳ １３において変数ではないと判
断されてステップ８２１へ進み、このステップＳ２．で
はイコールであると判断されてステップＳ４−＼進む。
コールは、ステップＳ １３において変数ではないと判
断されてステップ８２１へ進み、このステップＳ２．で
はイコールであると判断されてステップＳ４−＼進む。
ステップＳ ２２において、イコールフラグＦｒｑの内
容を１１ 、 ＃ｌに設定した後に、ステップＳ ２１
１において、演算部１４により入力された数値を用いて
ＪＡ＋ＢＪの演算が行なわれる。
容を１１ 、 ＃ｌに設定した後に、ステップＳ ２１
１において、演算部１４により入力された数値を用いて
ＪＡ＋ＢＪの演算が行なわれる。
次にステップＳ９を経°だ徐ステップＳ １２において
ｒＣＪが読み出されると、この「Ｃ」は、ステップＳ１
３において変数であると判断された後１（、ステップＳ
１４において、変数Ｃの数値データを入力するための
変数用ＲＡＭ１８のアドレスＮ３が指定される。次にス
テップＳ １５に示すように、イコールフラグＦｅｑの
内容が判断される。この場合、イコールフラグＦｅｑの
内容は、−上記ステップ８２２においてｔＬ Ｉｌｌに
設定されているので、ステップＳあに進む。ステップＳ
ｕにおいては、イコールフラグＦＦ、ｑが“０″′にさ
れると共に、上記指定されたアドレスＮ、に対応する変
数フラグＦ、が′１″に設定される。
ｒＣＪが読み出されると、この「Ｃ」は、ステップＳ１
３において変数であると判断された後１（、ステップＳ
１４において、変数Ｃの数値データを入力するための
変数用ＲＡＭ１８のアドレスＮ３が指定される。次にス
テップＳ １５に示すように、イコールフラグＦｅｑの
内容が判断される。この場合、イコールフラグＦｅｑの
内容は、−上記ステップ８２２においてｔＬ Ｉｌｌに
設定されているので、ステップＳあに進む。ステップＳ
ｕにおいては、イコールフラグＦＦ、ｑが“０″′にさ
れると共に、上記指定されたアドレスＮ、に対応する変
数フラグＦ、が′１″に設定される。
そしてステップＳ２５において、上記プログラム「＝」
の場合のステップ８２３において演算されたｆ−Ａ −
１−Ｂ Ｊの演算結果のデータが、演算用レジスタ部１
３から、変数用ＲＡＭ１Ｂに於ける指定さ九たアドレス
Ｎ、の場所に書き込まれる。
の場合のステップ８２３において演算されたｆ−Ａ −
１−Ｂ Ｊの演算結果のデータが、演算用レジスタ部１
３から、変数用ＲＡＭ１Ｂに於ける指定さ九たアドレス
Ｎ、の場所に書き込まれる。
次に、上記（ｂ）式の実行のためにプログラムＲＡＭ７
７から「Ｃ」が再び読み出される。ステップＳ １３に
おいて、この「Ｃ」は変数と判断され、ステップＳ１４
において変数用ＲＡ、Ｍ１８のアドレスＮ、が指定さね
、る。ここで上記ステップＳ２４において、イコールフ
ラグＦｅｑは“Ｏ”に、まだ変数フラグＦ、はＩＩ Ｉ
ＩＩに設定されているので、ステップＳ １４の後に
、ステップＳ ＩｌｌからステップＳ １６を経て、ス
テップ８２Ｂへ進む。
７から「Ｃ」が再び読み出される。ステップＳ １３に
おいて、この「Ｃ」は変数と判断され、ステップＳ１４
において変数用ＲＡ、Ｍ１８のアドレスＮ、が指定さね
、る。ここで上記ステップＳ２４において、イコールフ
ラグＦｅｑは“Ｏ”に、まだ変数フラグＦ、はＩＩ Ｉ
ＩＩに設定されているので、ステップＳ １４の後に
、ステップＳ ＩｌｌからステップＳ １６を経て、ス
テップ８２Ｂへ進む。
ステップＳ２６においては、すでに算出されている「Ｃ
」の数値データを変数用ＲＡＭ７８のアドレスＮ３から
読み出して、演算用レジスタ部１３へ入力させ、ステッ
プＳ ｔＯへ進む。
」の数値データを変数用ＲＡＭ７８のアドレスＮ３から
読み出して、演算用レジスタ部１３へ入力させ、ステッ
プＳ ｔＯへ進む。
以下プログラム用ＲＡＭ７７より順次読み出されるｒＸ
Ｊ、ｒＤＪ、ｒ−Ｊ’、ｒＡＪ、ｒ−Ｊ及びｒＥＪは、
上記同様のステップを進み、演算動作が実行される。
Ｊ、ｒＤＪ、ｒ−Ｊ’、ｒＡＪ、ｒ−Ｊ及びｒＥＪは、
上記同様のステップを進み、演算動作が実行される。
第３図は上記実施例においての演算の操作を説明するも
ので、第２図に示した演算プログラムを入力した後に、
演算動作を実行する。
ので、第２図に示した演算プログラムを入力した後に、
演算動作を実行する。
まず第３図（１）に示すように、プログラム演算の実行
を開始させるために、キー人力部１ノに設けられる［Ｒ
ＵＮＪキー１１）を操作すると、初めのプログラムｒＡ
Ｊが読み出される。ここで、変数用ＲＡＭ７７内の変数
Ａの数値が入力されるアドレスＮ、に対応する変数７ラ
グＦ。
を開始させるために、キー人力部１ノに設けられる［Ｒ
ＵＮＪキー１１）を操作すると、初めのプログラムｒＡ
Ｊが読み出される。ここで、変数用ＲＡＭ７７内の変数
Ａの数値が入力されるアドレスＮ、に対応する変数７ラ
グＦ。
は、ステップＳ Ｉ？において１１１１Ｉに設定される
と共に、表示部３０に変数ｒＡＪの数値入力を促す「Ａ
？」の文字が表示される。
と共に、表示部３０に変数ｒＡＪの数値入力を促す「Ａ
？」の文字が表示される。
次に第３図（２）において、変数Ａに代入する数値「１
０」をキー人力すると、演算用レジスタ部１３の一部は
表示レジスタとして用いられるため、入力された数値デ
ータ「１０」は表示部３０に表示される。
０」をキー人力すると、演算用レジスタ部１３の一部は
表示レジスタとして用いられるため、入力された数値デ
ータ「１０」は表示部３０に表示される。
そして、第３図（３）に示すように［ＥＸＥ Ｊキー１
１２を操作すると、ステップＳ１．に示すように変数用
ＲＡＭＪ８のアドレスＮ、及び演算用レジスタ部１３に
書き込まれ、ステップＳ２０゜８１２〜８１６が上述し
たように実行される。
１２を操作すると、ステップＳ１．に示すように変数用
ＲＡＭＪ８のアドレスＮ、及び演算用レジスタ部１３に
書き込まれ、ステップＳ２０゜８１２〜８１６が上述し
たように実行される。
さらに、ステップＳ１７では変数用ＲＡＭ１Ｂ内の変数
フラグＦ２に１”が設定され、ステップ８＋１１に進ん
で、変数Ｂの数値データの入力待期状態となると共に、
変数ｒＢＪの入力を促す「Ｂ？」の文字が表示部３０に
表示される。
フラグＦ２に１”が設定され、ステップ８＋１１に進ん
で、変数Ｂの数値データの入力待期状態となると共に、
変数ｒＢＪの入力を促す「Ｂ？」の文字が表示部３０に
表示される。
次に、第３図（４）に示すように、数値データ「５」を
キー人力すると、演算用ニア・ジスタ部Ｊ３の表示Ｌ／
レジスタ数値データ「５」が書き込まれ、数値データ「
５」が表示される。
キー人力すると、演算用ニア・ジスタ部Ｊ３の表示Ｌ／
レジスタ数値データ「５」が書き込まれ、数値データ「
５」が表示される。
そし、て第３図（５）において、−［−記「ＥＸＥ」キ
ー１１２を操作すると、変数用ＲＡ Ｐ、ｉ Ｉ ８の
アドレスＮ、及び演算用レジスタ１３に数値データ「５
」が書き込まれてステップ５２１１ ＊ Ｓ１２ ＋Ｓ
Ｉ！ ｔ ”’！ｌ ＋ Ｓ２２ ＋ Ｓ２３ ＊ Ｓ
加、“ＳＩｌ ＋ ８１３ ＋ Ｓツ４＋ＪＲ＋８ｔ４
へ進み、ステップＳｕでは変数Ｃに対応する変数フラグ
Ｆｓに１１１ ＩＩが設定される。また、ステップＳ２
へでは、変数用ＲＡＭ７．’？のアドレスＮ、に変数Ｃ
の数値データとして、演算「Ａ十Ｂ」の演算結果「１５
」が入力される。
ー１１２を操作すると、変数用ＲＡ Ｐ、ｉ Ｉ ８の
アドレスＮ、及び演算用レジスタ１３に数値データ「５
」が書き込まれてステップ５２１１ ＊ Ｓ１２ ＋Ｓ
Ｉ！ ｔ ”’！ｌ ＋ Ｓ２２ ＋ Ｓ２３ ＊ Ｓ
加、“ＳＩｌ ＋ ８１３ ＋ Ｓツ４＋ＪＲ＋８ｔ４
へ進み、ステップＳｕでは変数Ｃに対応する変数フラグ
Ｆｓに１１１ ＩＩが設定される。また、ステップＳ２
へでは、変数用ＲＡＭ７．’？のアドレスＮ、に変数Ｃ
の数値データとして、演算「Ａ十Ｂ」の演算結果「１５
」が入力される。
さらに、ステップＳｔｏ ｌ ５１２−８ ＋＊が実行
され、次の変数「Ｄ」の数値データの入力を促す「Ｄ？
」の文字が表示部３θに表示される。この場合、変数用
ＲＡＭ１８の変数りに対応する変数フラグＦ４には′１
′″が設定される。
され、次の変数「Ｄ」の数値データの入力を促す「Ｄ？
」の文字が表示部３θに表示される。この場合、変数用
ＲＡＭ１８の変数りに対応する変数フラグＦ４には′１
′″が設定される。
次に第３図（６）において、変数りに数値データ「２」
を入力し、さらに第３図（力に示すように１’−ＥＸ’
ＥＪキー１１２を操作すると、この数値データ「２」は
、演算用レジスタ部１３及び変数用ＲＡＭ１Ｂの変数ｒ
ＤＪに対応するアドレスＮ、の位置に入力さ札る。
を入力し、さらに第３図（力に示すように１’−ＥＸ’
ＥＪキー１１２を操作すると、この数値データ「２」は
、演算用レジスタ部１３及び変数用ＲＡＭ１Ｂの変数ｒ
ＤＪに対応するアドレスＮ、の位置に入力さ札る。
そして、入力した数値データにより演算「ＣｘＤ−Ａｊ
が行なわれ、その演算結果「２０」が変数用ＲＡＭＪ＆
のアドレスＮ、の位置に書き込まれると共に、演算用レ
ジヌタ部１３に入力され、表示部３０に表示される。こ
こで、変数用ＲＡＭＪ８のアドレスＮ、に対応する変数
フラグＦ、には、変数Ｅに数値データが入力されたこと
を示す“１″′が設定され、演算が終了する。
が行なわれ、その演算結果「２０」が変数用ＲＡＭＪ＆
のアドレスＮ、の位置に書き込まれると共に、演算用レ
ジヌタ部１３に入力され、表示部３０に表示される。こ
こで、変数用ＲＡＭＪ８のアドレスＮ、に対応する変数
フラグＦ、には、変数Ｅに数値データが入力されたこと
を示す“１″′が設定され、演算が終了する。
なお、上記実施例にあっては、プログラム演算に用いた
式を、 とするように、左辺に変数データを入力して演算を行な
い、その演′Ｗ−結果を右辺に算出するように設定１−
たが、これは とするように請求める演算結果を左辺にし、変数データ
を入力する部分を右辺に設定してもよい。
式を、 とするように、左辺に変数データを入力して演算を行な
い、その演′Ｗ−結果を右辺に算出するように設定１−
たが、これは とするように請求める演算結果を左辺にし、変数データ
を入力する部分を右辺に設定してもよい。
また、上記実施例では変数フラグＦｌ 、Ｆ、。
・・・を変数データ記憶用レジスタ毎に設けたが、変数
フラグ”ＩｍＦｔ・・・を別個に設けるようにしてもよ
い。
フラグ”ＩｍＦｔ・・・を別個に設けるようにしてもよ
い。
以上のようにこの発明によれば、データ入力の操作が簡
単で、表示部を有効に使用できるプログラム演算機能會
備えた小型電子式計算機のデータ入力方式を提供するこ
とができる。
単で、表示部を有効に使用できるプログラム演算機能會
備えた小型電子式計算機のデータ入力方式を提供するこ
とができる。
図面はこの発明の一実施例を示すもので、第１図は回路
構成を示すブロック図、第２図は動作制御を示すフロー
チャート、第３図はキー操作に対応する表示部及びレジ
スタの状態を示す図である。 １ノ・・・キー人力部、１１１・・・ＲＵＮキー、１１
２・・・ＥＸＥキー、１２・・・制御部、１３・・・演
算用レジスタ部、１４・・・演算部、１５・・・アドレ
ス・フラグ制御部、１７・・・プロクラムＲＡＰＩｉ、
１８・・・変数用ＲＡＭ、Ｆ、ｐ Ｆｚ ＋・・・変数
フラグ、Ｆｅｑ・・・イコールフラグ、１９・・・フラ
グ判別部、２１・・・変数判断部。
構成を示すブロック図、第２図は動作制御を示すフロー
チャート、第３図はキー操作に対応する表示部及びレジ
スタの状態を示す図である。 １ノ・・・キー人力部、１１１・・・ＲＵＮキー、１１
２・・・ＥＸＥキー、１２・・・制御部、１３・・・演
算用レジスタ部、１４・・・演算部、１５・・・アドレ
ス・フラグ制御部、１７・・・プロクラムＲＡＰＩｉ、
１８・・・変数用ＲＡＭ、Ｆ、ｐ Ｆｚ ＋・・・変数
フラグ、Ｆｅｑ・・・イコールフラグ、１９・・・フラ
グ判別部、２１・・・変数判断部。
Claims (1)
- プログラム演算機能を備えた小型電子式計算機において
、プログラムを記憶するプログラム記憶手段と、上記プ
ログラムにおける変数に対して数値入力された変数デー
タを記憶する変数用記憶手段と、上記変数毎に設けられ
、当該変数に対し数値データが入力された場合に第１の
状態に設定されたフラグを記憶するフラグ記憶手段と、
このフラグ記憶手段のフラグの状態を判別するフラグ判
別手段と、このフラグ判別手段で当該変数に対応するフ
ラグが第１の状態でないと判別された際には上記変数用
記憶手段の当該変数に対応するエリアに数値データを入
力せしめ、上記フラグが第１の状態であると判別された
際には上記記憶手段の当該変数に対応するエリアから記
憶されている数値データを出力せしめるよう制御する制
御手段とを具備したごとを特許とするデータ入力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9962184A JPS60243762A (ja) | 1984-05-17 | 1984-05-17 | デ−タ入力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9962184A JPS60243762A (ja) | 1984-05-17 | 1984-05-17 | デ−タ入力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60243762A true JPS60243762A (ja) | 1985-12-03 |
Family
ID=14252159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9962184A Pending JPS60243762A (ja) | 1984-05-17 | 1984-05-17 | デ−タ入力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60243762A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63183652U (ja) * | 1987-05-19 | 1988-11-25 | ||
| JPS63183656U (ja) * | 1987-05-18 | 1988-11-25 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58155468A (ja) * | 1982-03-10 | 1983-09-16 | Casio Comput Co Ltd | 電子公式辞典 |
-
1984
- 1984-05-17 JP JP9962184A patent/JPS60243762A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58155468A (ja) * | 1982-03-10 | 1983-09-16 | Casio Comput Co Ltd | 電子公式辞典 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63183656U (ja) * | 1987-05-18 | 1988-11-25 | ||
| JPS63183652U (ja) * | 1987-05-19 | 1988-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4301511A (en) | Programmable calculator with a device for controlling the reading of program data | |
| JPH0228830A (ja) | 整数除算回路 | |
| JPS623461B2 (ja) | ||
| JPS60243762A (ja) | デ−タ入力方式 | |
| JPS5660965A (en) | Calculator | |
| JPS6057435A (ja) | マイクロプロセツサ | |
| JPH064331A (ja) | １０進チェック回路 | |
| JPS5828275Y2 (ja) | 日付情報表示装置 | |
| JPS6315958Y2 (ja) | ||
| JPS5940665Y2 (ja) | べき乗演算制御装置 | |
| JPS6239466Y2 (ja) | ||
| JPS6027417B2 (ja) | デ−タ処理装置 | |
| JPH0610434Y2 (ja) | 小型電子式計算機 | |
| JPS642179Y2 (ja) | ||
| JPH0537314Y2 (ja) | ||
| JP2629359B2 (ja) | 論理シミュレータ | |
| JPH021627Y2 (ja) | ||
| JPS6217782B2 (ja) | ||
| JP2835753B2 (ja) | データ入力方式 | |
| JPS6145550Y2 (ja) | ||
| JPH0720769Y2 (ja) | プログラム機能を備えた小型電子式計算機 | |
| JPS6343776B2 (ja) | ||
| JPH0749767A (ja) | 飽和処理機能を備えた演算処理装置 | |
| JPH0122657B2 (ja) | ||
| JPS59866B2 (ja) | 電子式翻訳装置 |