JPS60244062A - 光センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 肢庸全１ 本発明は、光情報の等倍読取りをなす光導電形の光セン
サに関する。

鼠米肢−権 一般に、ファクシミリなどにあっては、製造が容易で製
品の小滴りが高いとの理由がら、入射光に応じた抵抗値
の変化を電気信号としてとり出す光導電形の光センサ素
子をドラ１一単位でアレイ状に一次元配列させ、原稿面
を順次ライン状に照明して得られる光情報を光センサ素
子アレイによって逐次読み取らせるようにしているが、
各光センサ素子における感度のバラツキが大きな問題と
なっている。

第６図は光センサ素子アレイによって１ライン分の光情
報を読み取らせるための基本的な回路構成を示すもので
、スイッチ素子Ｓｔ、Ｓ２．Ｓ３゜・・・を順次スイッ
チングさせることにより各光センサ素子の出力電圧Ｖｏ
ｕｔが印加電圧Ｅを各センサ抵抗Ｒｓ　１．Ｒｓ２．Ｒ
ｓ３．−とリード抵抗Ｒｄとにより抵抗分割した値とな
って順次得られるようになっている。しかしこのような
構成では、各光センサ素子に感度のバラツキがあると、
その影響が出力電圧Ｖｏｕｔにそのまま現れてしまうこ
とになる。

通常、光センサにあってはその光導電体としてａ−８ｉ
　：　Ｈ膜により形成されるが、その場合印加電圧Ｅど
して５ｖ、照射光としてＩ　ＯＯＬ　ｘ、５０Ｗ／（ｉ
の条件下で光導電体（センサ抵抗）に流れる電；４ε値
としてはｌ００ｎＡ程度のオーダが限界である。したが
って、第６図の回路構成ではスイッチ素子Ｓ＋、Ｓ２．
ｓ：ｓ、・・・における各スイッチングノイズの成分が
信号成分よりも大きくなってしまう。そのため各スイッ
チ素子Ｓｌ、Ｓ２、ｓ３．　・・の前段で信号電流を増
幅する手段をとることが考えられるが、バイポーラ型の
１−ランジスタを入力段に用いた増幅手段をとるとその
入力抵抗が小さいので適用できず、その場合には第７図
に示すような高抵抗のＦＥＴ入力段をもった演算増幅器
ｎｐ＋、ｏＰ２．ＯＰ３．・・を用いて電流電圧変換さ
せなければならないものになっている（ＦＥＴは電圧制
御形なので演算増幅器を用いないと信号電流を増幅させ
ろことができない）。

しかし演算増幅器は回路構成が複雑で焦積度が低く、ま
た帰還抵抗を必要とするなどの理由から各ドラ１−ごと
にそれを設けるのは実用的でない。実際には、第８図に
示すように、】ライン分の光センサ素子を複数ブロック
に分割するとともに１ブロック分の演算増幅器ＯＰ　１
　、　ｒ）Ｐ　２＋　・、ＯＰｎを設けて各ブロックの
光センサ素子を７１へりクス接続し、スイッチ素子Ｓ　
］’　、Ｓ２’　、”’Ｓｎ’のスイッチングによりブ
ロック順次にダイナミック駆動させるようにしているが
、各光センサ素子における光導電体の光応答速度が遅い
ために出力電圧Ｖｏｕｔの立」ニリ特性が悪く（普通２
０μｓ以上を要す）１通常要求される１１ット当りＩ　
Ｉｔ　Ｓの選択時間をとうてい達することができず、読
取速度の遅いものになっている。

このように従来の光センサを用いたものでは、演算増幅
器を用いて電流電圧変換させるのでは実装密度、読取速
度の点などで満足することができないため、いきおい光
導電体に流れる信号電流をそのままとり出すのでは前述
のようにドツトごとにおける各光センサ素子の感度のバ
ラツキがそのまま出力に現れてしまうことになる。

また一般に、ファクシミリなどにあっては、予め白基準
面を照明したときの各光センサ素子にお３− ける出力信号のバラツキを４ピッ１−のデジタル情報と
して記憶させておき、実際に原稿の画情報の読取りを行
なわせるときに既に記憶させているバラツキ情報と各光
センサ素子の出力信号とを乗算させてその出力信号のバ
ラツキを補正させるいわゆるシェーディング補正をなす
ようにしている。

その際、４ビットのバラツキ情報を使用する場合。

量子化誤差を考慮して各光センサ素子の出力信号のバラ
ツキを補正することのできる範囲を１００〜５０％とし
ている。各光センサ素子の出力信号のバラツキの原因と
しては、光センサ素子自体の感度のバラツキによるもの
と、原稿面を照明する光源および原稿面からの光情報を
各光センサ素子に結像させるレンズなどからなる光学系
のバラツキによるものとがある。したがって、光学系の
バラツキを考えて、各光センサ素子の白基準面に対する
出力信号のバラツキを１００〜８０％（±ｌＯ％）の範
囲内に抑えるように光センサ素子アレイを作る必要があ
る。もしその範囲におさまらない場合には、バラツキ情
報を６ビツ１−１８ピッ１−４− とそのビット数を増大させなければならず、シェーディ
ング補正回路の構成が複雑化されてしまうことになる。

しかして、各光センサ素子自体のバラツキを１００〜８
０％の範囲内におさめることは重要な課題となっている
が、実際には１００〜５０％（±２５％）程度しか達成
されておＩ）ず、従来の光センサ素子自体のバラツキを
抑えることは困短なものとなっている。

１酊 本発明は以上の点を考慮してなされたもので、光センサ
素子アレイを構成する際、各光センサ素子自体のバラツ
キを有効に抑制することができるようにした光センサを
提供するものである。

鼾 以下、本発明の一実施例について詳述する。

一般に、光センサ素子自体のバラツキの主な原因として
は、同一基板上に集積技術により一次元状に形成される
各光センサ素子の製造プロセスからくる光導電体におけ
ろ比抵抗の不均一性である。

しかしこのような光センサ素子自体のバラツキは、ｌｉ
ｔ各られた微少部分（１００〜２００　／Ｚ　ＩＴＩ’
程度）内であればバラツギを支配する要因となる光導電
体の条イ′１がほぼ同しとなってバラツキをほとんど生
ずることがない。

本発明はこのような点に着目し、光センサ素子の同一チ
ツブ−１−に入射光を受光する第１の光導電体と入射光
を受光しないようにじゃ光層が設けられた第２の）１６
導電体とをそれぞれ形成し、両者間を導体により電気的
に接続させて直列的に電圧を印加し、たときの各）■６
６導電の接続点におｌ′ｊる電位を４１部にとり出して
光センサ素子の出力信号とすることによｌ）、ドラ１−
ごとの各光センサ素子における光導電体の不均一性は大
きいが、１つの光セン廿素子における第１および第２の
各光導電体にあってはそれが微小部分内に形成されるた
めに両者間に才言する不均一性がほとんどなく、そのた
め両者の抵抗比が名ドツトについてほぼ等しくなり（各
ソロセンサ素子における第１．第２の光導電体は同しよ
うにバラツキを生ずる）、それによりドツト間にネ；け
る各光センサ素子の出力電圧のバラツキを有効に軽減さ
せることができるようにしたものである。

第１図は本発明による光センサの一構成例を示すもので
、沖積技術により、ガラスなどからなる基板１」二にア
ース電位に保持されるシールド層２を、さらにその」二
から絶縁性を有するアルカリイオンブロッキング層３を
それぞれ形成し、そのアルカリイオンブロッキング層３
上の一部に絶縁層４を介して第１の光導電体５を形成し
、またアルカリイオンブロッキング層３」−の残りの一
部に導体６を、さらにその上から絶縁層７をそれぞ才し
介して第２の光導電体８を形成し、それら第１および第
２の各光導電体５，８を導体９により接続させるととも
に、絶縁層４上に第１の光導電体５の一端と接続して電
圧Ｅが印加される導体１０を、また絶縁層７上に第２の
光導電体８の一端と接続してアース電位に保持される導
体１１をそれぞｔ＋。

形成し、さらにその上から透光性および絶縁性をもった
透明な保護層Ｉ２を形成するとともに、その保護層１２
上に第２の光導電体８に光が入射す７− るのをｔｉ１１止するじゃ光層１３を形成することによ
って構成されている。なお、導体９と導体１０との間に
は第１の光導電体５の面上において所定の間［ｄが空け
られており、その間隔ｄを通して光情報Ｐが第１の光導
電体５面に照射されるようになっている。また、導体６
と第１．第２の各光導電体５，８間に設けられた導体９
とを電気的に接続するようにしている。

このように構成された光センサにあっては、しゃ光層１
３により第２の光導電体８に光情報Ｐが照射されない構
造となっているためにそれが常にダーク状態となって一
定の抵抗値Ｒｄをもつようになる。すなわち、第２の光
導電体８は単なる抵抗体として作用することになる。ま
た各導体９゜１０．１１を通して第１．第２の各光導電
体５゜８に直列に電圧Ｅが印加されることになり、それ
ら各光導電体５，８によって抵抗分割された接続点の電
位が導体６を通して外部に出力電圧■０として取り出さ
れることになる６さらに、外部に出力電圧Ｖｏをとり出
すための導体６はともにアー８− スミ位に保持さｉｚたシールド層２および導体１１によ
って電気的１；シや蔽され、誘導ノイズが導体６に混入
するのを有効に防止している。

しかしてこのような光センサでは、光情報Ｐの入射に応
じて抵抗値が変化する第１の光導電体５と抵抗値が一定
の第２の光導電体８とにより抵抗分割された電圧信号Ｖ
ｏとしてセンサ出力をとり出すことができるため、その
出力電圧Ｖｏを高入力抵抗をもったＭＯＳ型のＦＥＴに
よる増幅１（Ｋを用いて直接電圧増幅を行なわせること
ができろようになる。第２図に、本発明による光センサ
の等価回路および増幅器ＡＭＰの回路構成例を示してい
る。図中、Ｒｓは第１の光導電体５の抵抗値を、Ｓはピ
ッ１−選択用のスイッチ素子をそれぞれ示している。

いま第２図の回路構成において、光情報Ｐが入射するホ
ト状態時における光センサの出力電圧ＶＯをＶｏｐ、同
じく第１の光導電体５の抵抗値ＲｓをＲｓｐとし、また
光情報Ｐが入射しないダーク状態時における光センサの
出力電圧ＶｏをＶｏｄ、同じく第１の光導電体５の抵抗
値ＲｓをＲｓｄとすると、Ｖ　ｏｐ　、　Ｖ　ａｄはそ
れぞれ次式によって与えられることになる。

Ｒｄ ｖｏｐ””　”　Ｒｄ　十Ｒｓｐ Ｒｄ ＝　Ｅ　（Ａ＝Ｒｓｐ／Ｒｓｄ）−（１）Ｒｄ　＋　Ａ
−Ｒｓｄ Ｒｄ Ｖｏｄ　＝　Ｅ□　・・・（２） Ｒｄ＋Ｒｓｄ またＲｓｄとＲｄとの抵抗比は前述したように各ドツト
についてほぼ等しくなるため、Ｒｓｄ　／　Ｒｄ＝Ｂ　
（Ｔ’ｌは定数）どおくと、Ｖｏｐ、　Ｖｏｄは次式の
ように書き換えられる。

Ｖｏｐ＝□　・・・（３） １＋Ａ−Ｂ Ｖｏｄ＝□　・・・（４） １＋Ｂ したがって、（３）、（４）式の関係から、ホｌ−状態
時における光センサの出力電圧Ｖｏｐが第１の光導電体
５におけるＡの値すなわち抵抗比Ｒ，ｓｐ／Ｒｓｄのみ
に依存し、ダーク状態時における光センサの出力電圧Ｖ
ｏｄがほぼ一定となるため、各ｌヘット間における光セ
ンサの出力電圧■０のバラツキが有効に抑制されること
がわかる。

また、第１の光導電体５における抵抗比Ｒｓｐ／Ｒｓｄ
にあっても、第２の光導電体８との抵抗分割をとること
により各ドツト間におけるバラツキを小さくすることが
できるようになる。すなオ〕ち、具体的な数値をあげて
それを示すと、例えば２つのドツトａ、ｂにおいて、そ
れぞれＲ，ｓｄ＝　５０００ＭΩ、Ｒｄ＝５００ＭΩ（
Ｔ３＝ＩＯ：定数）のほぼ一定の条件下で、ドツトａに
おける’Ｒｓｐが５０？Ｉ４Ω、ドツト１）におけるＲ
ｓｐが１００λ４Ωとバラツキを生じた場合、ドツトａ
におけるＡの値が１／１００．ドツトｂにおけるＡの値
が１７５０となる。この場合、ドツトａとドラｌ−ｈと
では電流値にして１００〜５０％のバラツキがあるが、
Ｅ＝５Ｖとしたとき、各ドツトａ、ｂのホト状態時にお
ける光センサの出力電圧Ｖｏｐ、ａ、　ＶＯｐ、ｂは（
３）、（４）式の関係からＶｏｐ、ａ＝４．５５Ｖ。

Ｖｏｐ、ｂ　＝　４　、１７　Ｖとしてそれぞれ与えら
れる。

１１− したがって、ドツトａ、ｈ間におけるホｌ−状態時にお
ける出力電圧の比が４．１７／４．５５＝０゜５］２と
なり、各出力電圧のバラツキが１００〜９２％の非常に
狭い範囲内にとどまることになる。

このように本発明による光センサにあっては、各ドラ１
へ間での第１の光導電体５におけろ抵抗値Ｒｓｐとダー
ク状態時における抵抗値Ｒ，ｄとの比である感度のバラ
ツキに対して、自らそれを補償することができるように
なる。例えば第１の光導電体５の感度が１００〜５０％
の範囲でバラツキを生じても、第２の光導電体８との相
互作用によりそのバラツギが１００〜８０％の仕様範囲
内に自己抑制される。したがって、光センサ素子をドツ
ト単位でアレイ状に一次元配列させてＩライ２分の光情
報の読み取りを行なわせ、各光センサ素子の出力電圧を
それぞれ増幅器により増幅した電圧（１号をトン１−選
釈用のアナログマルチプレクサを介して順次シェーディ
ング補正回路に与える場合、そのシェープインク回路の
負担を有効に軽減させることができるようになる。

１２− 第３ｔ８！ｌに、本発明による光センサ素子アレイによ
って１ライン分の光情報を読み取らせるための回路構成
を示している。この場合、各ドツトごとに設けられる各
増幅器ＡＭＰＩ、ＡＭＰ２．ＡＭＰ：３．・・・として
は、その構成が簡単なために高い集積度をもってＩＣ化
することが容易に可能なものとなる。また特に増幅器の
直線性が要求される場合には、第４図に示すように、各
増幅器ＡＭＰ１’　、ＡＭＰ２’　、ＡＭＰ３’　、・
・・とじてボルテージフォロアの演算増幅器を使用すれ
ばよい。この場合、各ドツトごとにその演算増幅器を設
けるようにしても帰還抵抗を必要としないので実装密度
を高くすることができるようになる。さらに各光センサ
素子におけるセンサ抵抗の値が低く、電流値が大きくて
その出力電圧を増幅する必要がない場合には、第５図に
示すように、各センサ素子の出力電圧をそのままｖｏｕ
ｔとして直接マルチプレクサに与えるようにすることが
可能となる。

茨困 以上、本発明による光センサにあっては、同一チップ」
二に入射光を受光する第１の光導電体と入射光を受光し
ないようにしや光層が設けら引また第２の光導電体とを
それぞれ形成し、両者間を導体により電気的に接続させ
て直列的に電圧詮印加したときの各光導電体の接続点に
おける電位を出力電圧として外部にとり出すようにした
もので、光センサ素子アレイを構成する際、各光センサ
素子の感度のバラツキが自己抑制されてほぼ均一な出力
電圧を得ろことができるとともに−その光センサの出力
電圧を簡単な増幅手段により増幅させることができるよ
うになり、駆動回路の筒素化および高密度による実装化
を容易に図ることができるという優れた利点を有してい
る。

【図面の簡単な説明】

第１図は本発明による光センサの一実施例を示す断面図
、第２図は同実施例による光センサの等価回路およびそ
の駆動回路の一例を示す電気的結線図、第３図ないし第
５図は本発明による光センサ素子アレイおよびその駆動
回路の一例をそれぞれ示す電気的結線図、第６図ないし
第８図は従来の光センサ素子アレイおよびその駆動回路
の一例をそれぞれ示す電気的結線図である。 ■・・・共板　２・・シールド層　３・・アルカリイオ
ンブロッキング層　４，７・・・絶縁層　５・・第１の
光導電体　６．９，１０．１１・・導体　８・・・第２
の光導電体　１２・・・保護層　１３・・・しや光層出
願人代理人　鳥井　清 第１図 第３図

Claims (1)

【特許請求の範囲】
1. 同一・チップ」二に入射光を受光する第１の光導電体と
   入射光を受光しないようにじゃ光層が設けられた第２の
   光導電体とをそれぞれ形成し、両者間を導体により電気
   的に接続させて直列的に電圧を印加したときの各光導電
   体の接続点における電位を出力電圧として外部にとり出
   すように構成された光センサ。