JPS6148971A - イメ−ジセンサチツプ - Google Patents
イメ−ジセンサチツプInfo
- Publication number
- JPS6148971A JPS6148971A JP59170911A JP17091184A JPS6148971A JP S6148971 A JPS6148971 A JP S6148971A JP 59170911 A JP59170911 A JP 59170911A JP 17091184 A JP17091184 A JP 17091184A JP S6148971 A JPS6148971 A JP S6148971A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- sensor chip
- output signal
- line
- bias power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000003491 array Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 235000006693 Cassia laevigata Nutrition 0.000 description 1
- 241000735631 Senna pendula Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229940124513 senna glycoside Drugs 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は近年大型化を続ける密着型イメージセンナ装置
に用いられるイメージセンサチップの性能向上に関する
。
に用いられるイメージセンサチップの性能向上に関する
。
第１＠に半導体基板上に構成した従来のＭＯ３形イメー
ジセンナの回路図を示す。１はシフトレジスタであり、
２のＭＯＳスイッチ素子を順次オンオフ制御し石、３の
光電変換素子の信号電荷を取り出す。４は出力信号線で
あり、５は負荷抵抗、６は光電変換素子へのバイアス電
源である。従来のイメージセンサチップの基準電位は半
導体基板上から与えられており充分低インピーダンスで
ある。また、イメージセンサチップの長さもせいぜい数
十ミリメートル止まりなので、４の出力信号線のライン
抵抗もそれほど問題とならず、読出経路に起因する、出
力信号のバラツキはほとんどなかった。
ジセンナの回路図を示す。１はシフトレジスタであり、
２のＭＯＳスイッチ素子を順次オンオフ制御し石、３の
光電変換素子の信号電荷を取り出す。４は出力信号線で
あり、５は負荷抵抗、６は光電変換素子へのバイアス電
源である。従来のイメージセンサチップの基準電位は半
導体基板上から与えられており充分低インピーダンスで
ある。また、イメージセンサチップの長さもせいぜい数
十ミリメートル止まりなので、４の出力信号線のライン
抵抗もそれほど問題とならず、読出経路に起因する、出
力信号のバラツキはほとんどなかった。
ところが近年密着型イメージセンサ装置の開発が盛んに
なるにつれイメージセンサチップが大型化し、イメージ
センサチップ内の出力信号線のライン抵抗に起因する出
力信号のバラツキが大きくなり、装置の性能が低下もし
くは、バラツキの補正のために装置の信号処理が複雑化
し、装置のコスト上昇につながるという問題があった。
なるにつれイメージセンサチップが大型化し、イメージ
センサチップ内の出力信号線のライン抵抗に起因する出
力信号のバラツキが大きくなり、装置の性能が低下もし
くは、バラツキの補正のために装置の信号処理が複雑化
し、装置のコスト上昇につながるという問題があった。
本発明の目的は、イメージセンサチップ内の素子及び配
線レイアウトを工夫することにより、信号読出経路の相
異に起因する、出力信号のバラツキを減少させようとい
うものである。
線レイアウトを工夫することにより、信号読出経路の相
異に起因する、出力信号のバラツキを減少させようとい
うものである。
本発明は、絶縁基板上’に辿膜技術をもって構成したイ
メージセンサチップを例として説明する。
メージセンサチップを例として説明する。
第２因は本発明のイメージセンナの回路例である。１２
の帰還抵抗と１１の差動増幅器から成るプリアンプと６
のバイアス電源は外付としである。１０はバイアス電源
端子、９は出力信号端子、１３はプリアンプ出力端子、
８はバイアス電源ライン、７は出力信号ラインである。
の帰還抵抗と１１の差動増幅器から成るプリアンプと６
のバイアス電源は外付としである。１０はバイアス電源
端子、９は出力信号端子、１３はプリアンプ出力端子、
８はバイアス電源ライン、７は出力信号ラインである。
イメージセンサチップ内の素子及び配線レイアウトはこ
の回路１１Ｋｊ［じたものとする。プリアンプの入力イ
ンピーダンスはきわめて低い。（基準電位に対してンな
ぜなら帰還抵抗により負帰還がほどこされているからで
ある。２のＭＯ＋スイッチ素子がオンすると６のバイア
ス＊ｆｉ、 ａのバイアス電源ライン、２のスイッチ素
子、５の光電変換素子、７の出力信号ライン、プリアン
プの経路で信号電流が流れる。本発明においては、８の
バイアス電源ライン及び７の出力信号ラインの単位長さ
あたりの抵抗を等しくすることにより、どの光電変換素
子を選択してもバイアス電源からプリアンプまでのライ
ン抵抗が等しくなり、出力信号のバラツキの原因となら
ないようにしている。第３１ｉＵはイメージセンサチッ
プのレイアウト図である。１４はイメージセンサチップ
であり、１０のバイアス電源端子、８のバイアス電源ラ
イン、９の出力信号端子、７の出力信号ラインのみに注
目したレイアウト図である。もし８のバイアス電源ライ
ンと７の出力信号ラインの配線材料が異なるのであれば
、材料の比抵抗に応じて配線幅を変えて、単位長さあた
りの抵抗を等しくする必要がある。
の回路１１Ｋｊ［じたものとする。プリアンプの入力イ
ンピーダンスはきわめて低い。（基準電位に対してンな
ぜなら帰還抵抗により負帰還がほどこされているからで
ある。２のＭＯ＋スイッチ素子がオンすると６のバイア
ス＊ｆｉ、 ａのバイアス電源ライン、２のスイッチ素
子、５の光電変換素子、７の出力信号ライン、プリアン
プの経路で信号電流が流れる。本発明においては、８の
バイアス電源ライン及び７の出力信号ラインの単位長さ
あたりの抵抗を等しくすることにより、どの光電変換素
子を選択してもバイアス電源からプリアンプまでのライ
ン抵抗が等しくなり、出力信号のバラツキの原因となら
ないようにしている。第３１ｉＵはイメージセンサチッ
プのレイアウト図である。１４はイメージセンサチップ
であり、１０のバイアス電源端子、８のバイアス電源ラ
イン、９の出力信号端子、７の出力信号ラインのみに注
目したレイアウト図である。もし８のバイアス電源ライ
ンと７の出力信号ラインの配線材料が異なるのであれば
、材料の比抵抗に応じて配線幅を変えて、単位長さあた
りの抵抗を等しくする必要がある。
第４図は別の応用例について示した回路図である。１５
はブロッキングダイオード、１６．１７はＰｃｈ、Ｎｃ
ｈＭＯ８）ランジスタ、１８はオフバイアスラインであ
る。イメージセンサチップ内において通常は１７のＰｃ
ｈＭＯ８）ランジスタがオン状態となるように１のシフ
トレジスタに制御され、１５のブロッキングダイオード
は逆バイアスとなるので３の光電変換素子は光蓄積状態
となる。ある光電変換素子から信号を読み出す方法は、
１７の’Ｆ’ｃｈＭＯ８）ランジスタをオフ、１６のＮ
ｃｈＭＯ３）ランジスタをオンに１のシフトレジスタに
より制御し、６のバイアス電源を１６のＮｃｈＭＯ３）
ランジスタ、１５のブロッキングダイオードを経て３の
光電変換素子に印加する。ブロッキングダイオードに順
方向電圧を与える電源ラインを第４図に示すように独立
した別ラインで植成し、前記本発明の概要に記したイメ
ージセンサ内チップレイアウトを行なうことにより、ブ
ロッキングダイオードを用いてマトリクスを組んだイメ
ージセンサチップにも応用できる。
はブロッキングダイオード、１６．１７はＰｃｈ、Ｎｃ
ｈＭＯ８）ランジスタ、１８はオフバイアスラインであ
る。イメージセンサチップ内において通常は１７のＰｃ
ｈＭＯ８）ランジスタがオン状態となるように１のシフ
トレジスタに制御され、１５のブロッキングダイオード
は逆バイアスとなるので３の光電変換素子は光蓄積状態
となる。ある光電変換素子から信号を読み出す方法は、
１７の’Ｆ’ｃｈＭＯ８）ランジスタをオフ、１６のＮ
ｃｈＭＯ３）ランジスタをオンに１のシフトレジスタに
より制御し、６のバイアス電源を１６のＮｃｈＭＯ３）
ランジスタ、１５のブロッキングダイオードを経て３の
光電変換素子に印加する。ブロッキングダイオードに順
方向電圧を与える電源ラインを第４図に示すように独立
した別ラインで植成し、前記本発明の概要に記したイメ
ージセンサ内チップレイアウトを行なうことにより、ブ
ロッキングダイオードを用いてマトリクスを組んだイメ
ージセンサチップにも応用できる。
本発明により、イメージセンサチップに起因する出力信
号のバラツキの要因がひとつなくなった。これにより、
イメージセンサチップを大型化した場合にさけることが
できない、出力信号の補正がより容易となり、密着性イ
メージセンサ装置の高性能化及び、低価格化にもたらす
効果は大きいさらに本発明は、各種方式のイメージセン
ナチップに応用可能なものである。
号のバラツキの要因がひとつなくなった。これにより、
イメージセンサチップを大型化した場合にさけることが
できない、出力信号の補正がより容易となり、密着性イ
メージセンサ装置の高性能化及び、低価格化にもたらす
効果は大きいさらに本発明は、各種方式のイメージセン
ナチップに応用可能なものである。
第１図は従来のＭＯＩｉ型イメージセンサの回路図であ
る。 第２図は本発明のイメージセンサチップの回路図例であ
る。 第３図は本発明のイメージセンサチップのレイアウト図
である。 第４図は本発明のイメージセンサチップの他の回路図例
であ仝。 １・・・・・・・・・シフトレジスタ ２・・・・・・・・・ＭＯＳスイッチ素子３・・・・・
・・・・光電変換前子 ４・・・・・・・・・出力信号線 ５・・・・・・・・・負荷抵抗 ６・・・・・・・・・バイアス電源 ７・・・・・・・・・出力信号ライン ８・・・・・・・・・バイアス電源ライン９・・・・・
・・・・出力信号端子 １０・・・・・・バイアス電源端子 １１・・・・・・差動増幅器 １２・・・・・・帰還抵抗 １５・・・・・・プリアンプ出力端子 １４・・・・・・イメージセンサチップ１５・・・・・
・ブロッキングダイオード１６＝−−−・Ｐｃ ｈＭｏ
Ｓ トランジスタ１７・・・・・・ＮｃｉＭＯ８）ラ
ンジスタ１日・・・・・・オフバイアスライン 以 上
る。 第２図は本発明のイメージセンサチップの回路図例であ
る。 第３図は本発明のイメージセンサチップのレイアウト図
である。 第４図は本発明のイメージセンサチップの他の回路図例
であ仝。 １・・・・・・・・・シフトレジスタ ２・・・・・・・・・ＭＯＳスイッチ素子３・・・・・
・・・・光電変換前子 ４・・・・・・・・・出力信号線 ５・・・・・・・・・負荷抵抗 ６・・・・・・・・・バイアス電源 ７・・・・・・・・・出力信号ライン ８・・・・・・・・・バイアス電源ライン９・・・・・
・・・・出力信号端子 １０・・・・・・バイアス電源端子 １１・・・・・・差動増幅器 １２・・・・・・帰還抵抗 １５・・・・・・プリアンプ出力端子 １４・・・・・・イメージセンサチップ１５・・・・・
・ブロッキングダイオード１６＝−−−・Ｐｃ ｈＭｏ
Ｓ トランジスタ１７・・・・・・ＮｃｉＭＯ８）ラ
ンジスタ１日・・・・・・オフバイアスライン 以 上
Claims (1)
- （１）半導体もしくは絶縁基板の一表面内に一次元的に
配列された一列以上の感光画素配列と、この感光画素配
列の配列方向（ｘ方向）に沿う片側もしくは両側に設け
られた上記感光画素配列からの信号電荷を読み出すため
の信号読み出し手段と信号読み出し手段を駆動するため
の駆動手段とから成るイメージセンサチップにおいて、
前記感光画素配列にバイアスを与える端子の一端子をイ
メージセンサチップのｘ方向の一端に、他の一端子をイ
メージセンサチップのｘ方向の他の一端に設けたことを
特徴とするイメージセンサチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170911A JPH0624235B2 (ja) | 1984-08-16 | 1984-08-16 | イメ−ジセンサチツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170911A JPH0624235B2 (ja) | 1984-08-16 | 1984-08-16 | イメ−ジセンサチツプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148971A true JPS6148971A (ja) | 1986-03-10 |
| JPH0624235B2 JPH0624235B2 (ja) | 1994-03-30 |
Family
ID=15913622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170911A Expired - Lifetime JPH0624235B2 (ja) | 1984-08-16 | 1984-08-16 | イメ−ジセンサチツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624235B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189278A (ja) * | 1988-01-23 | 1989-07-28 | Sony Corp | イメージセンサ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7380586B2 (en) | 2004-05-10 | 2008-06-03 | Bsst Llc | Climate control system for hybrid vehicles using thermoelectric devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961067A (ja) * | 1982-09-29 | 1984-04-07 | Toshiba Corp | イメ−ジセンサ |
| JPS5986379A (ja) * | 1982-11-08 | 1984-05-18 | Toshiba Corp | 光電変換装置 |
-
1984
- 1984-08-16 JP JP59170911A patent/JPH0624235B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961067A (ja) * | 1982-09-29 | 1984-04-07 | Toshiba Corp | イメ−ジセンサ |
| JPS5986379A (ja) * | 1982-11-08 | 1984-05-18 | Toshiba Corp | 光電変換装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189278A (ja) * | 1988-01-23 | 1989-07-28 | Sony Corp | イメージセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0624235B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5335094A (en) | Photoelectric converting device having matrix wiring and read-out of parallel signals as a serial signal | |
| EP0653881B1 (en) | Solid-state image pickup device | |
| US8218048B2 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| US5317406A (en) | Image reading device and image information processing apparatus utilizing the same | |
| US4728802A (en) | Balanced drive photosensitive pixel and method of operating the same | |
| US4495409A (en) | Photosensor with diode array | |
| US4763007A (en) | Image sensor driving circuit | |
| US4808834A (en) | Solid-state image sensor | |
| US4742239A (en) | Line photosensor with crosstalk suppression | |
| JPS6148971A (ja) | イメ−ジセンサチツプ | |
| US5572255A (en) | Image reading apparatus and method for driving appropriate photoelectric energy converting elements when first and second driving voltages are applied simultaneously | |
| KR19980701945A (ko) | 멀티플렉서 회로 | |
| KR940006933B1 (ko) | 콘택 영상 센서 | |
| JPS59108460A (ja) | 固体撮像装置 | |
| JP3548244B2 (ja) | 光電変換装置 | |
| JPH05232907A (ja) | リセット回路及びそれを有する装置 | |
| US3668408A (en) | Light sensor matrix device consisting of photo-conductive elements | |
| US5569908A (en) | Charge storage device having shared conductors | |
| JPS6035869A (ja) | イメ−ジセンサ | |
| JP3053721B2 (ja) | 固体撮像装置 | |
| JP3116550B2 (ja) | 固体撮像素子 | |
| JPS60244062A (ja) | 光センサ | |
| JPS5880865A (ja) | 原稿読取装置 | |
| JPS63128666A (ja) | 光電変換装置 | |
| KR0176749B1 (ko) | 2차원 화상 감지회로 |