JPS60245423A - 比率差動リレ− - Google Patents
比率差動リレ−Info
- Publication number
- JPS60245423A JPS60245423A JP59098761A JP9876184A JPS60245423A JP S60245423 A JPS60245423 A JP S60245423A JP 59098761 A JP59098761 A JP 59098761A JP 9876184 A JP9876184 A JP 9876184A JP S60245423 A JPS60245423 A JP S60245423A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- force
- terminal
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は比率差動リレーの改良に係シ、特に信号入力回
路における交流器が過渡的に飽和する現象下においてリ
レーが誤動作することを防止し、内部事故を高速度、高
感度にて検出するに好適な比率差動リレーに関する。
路における交流器が過渡的に飽和する現象下においてリ
レーが誤動作することを防止し、内部事故を高速度、高
感度にて検出するに好適な比率差動リレーに関する。
この種の比率差動リレーは、第６図に示すように用いら
れている。以下、第６図を参照しながら説明する。
れている。以下、第６図を参照しながら説明する。
１は保護対象線路区間でおって、母線、あるいは送電線
等に相鴨し、２端子以上、３端子、４端子など多端子分
岐構成も考えられるが、ここでは、２端子構成を代表例
に選び説明することにする。
等に相鴨し、２端子以上、３端子、４端子など多端子分
岐構成も考えられるが、ここでは、２端子構成を代表例
に選び説明することにする。
２Ａ、２Ｂは遮断器、３Ａ、３Ｂは変流器である。４は
比率差動リレー（以下単に「リレー」ということもある
）である。
比率差動リレー（以下単に「リレー」ということもある
）である。
上記リレー４で１の事故を判定したとき、リレ−出力に
よって遮断器２Ａ、２Ｂが開路され、事故線路を系統か
ら切り離すものである。
よって遮断器２Ａ、２Ｂが開路され、事故線路を系統か
ら切り離すものである。
変流器３Ａ、３ＢはそれぞれＡ端子及びＢ端子から母線
１に通電されている電流信号ｓ Ａ ｒ ｉ Ｂを該リ
レー４に入力する。その極性は同位相の電流がＡ、Ｂ端
子からそれぞれ流入している条件で、変流器３Ａ、３Ｂ
の出力がｓ Ａ ’ ＋ ｔ Ｂ ’が同位相になるよ
うに設置する。すなわち、外部事故時の通過電流に対し
て理想的には Σｉ ＝ ｉ Ａ’ ＋ ｉ Ｂ’ −０・・・・・・
（１）となる。
１に通電されている電流信号ｓ Ａ ｒ ｉ Ｂを該リ
レー４に入力する。その極性は同位相の電流がＡ、Ｂ端
子からそれぞれ流入している条件で、変流器３Ａ、３Ｂ
の出力がｓ Ａ ’ ＋ ｔ Ｂ ’が同位相になるよ
うに設置する。すなわち、外部事故時の通過電流に対し
て理想的には Σｉ ＝ ｉ Ａ’ ＋ ｉ Ｂ’ −０・・・・・・
（１）となる。
ところで、かかる比率差動リレー４は、動作力及び抑制
力の双方に交流信号の平均値を用いて内部事故の検出を
している。
力の双方に交流信号の平均値を用いて内部事故の検出を
している。
すなわち、動作力としては保護対象線路１の各端子の電
流信号ｒＡ、ｔＢを変流器３Ａ、３Ｂからの出力ｉＡ’
、ｉＢ’のベクトル和の平均値１Σ１１を、抑制力とし
ては同様に各端子電流信号のスカラ和の平均値Σ１１（
を、それぞれ用い、１Σｌ１−Ｋｉ・ΣＩＩＩ ＞Ｐｏ
”−（２）上記式が成立したときに内部事故と判定す
る。
流信号ｒＡ、ｔＢを変流器３Ａ、３Ｂからの出力ｉＡ’
、ｉＢ’のベクトル和の平均値１Σ１１を、抑制力とし
ては同様に各端子電流信号のスカラ和の平均値Σ１１（
を、それぞれ用い、１Σｌ１−Ｋｉ・ΣＩＩＩ ＞Ｐｏ
”−（２）上記式が成立したときに内部事故と判定す
る。
ただし、ＫＲ１ｄ抑制係数、Ｐｏは判定レベルの整定定
数である。
数である。
しかしながら、外部事故が発生して大電流が保護区間を
通過すると、リレーに信号を入力する変流器は、通過電
流に含まれる過渡直流分の影響によって電流通過時間が
延びると途中から飽和することがある。
通過すると、リレーに信号を入力する変流器は、通過電
流に含まれる過渡直流分の影響によって電流通過時間が
延びると途中から飽和することがある。
このように変流器が飽和すると、外部事故時でおっても
動作力が発生してしまうために、リレーは誤動作してし
まうことがある。したがって、リレーの誤動作防止対策
が必要となるのである。このため、従来のリレーの誤動
作防止対策としては、（１）式のＫＲを大きくして、動
作領域を抑制すること、Ｐｏを太きくして検出感度を下
げること、あるいは動作判定の確認を時間をかけて行う
ことなどの処置がなされていた。しかしながら、いずれ
の対策をとったにしても、高速度動作、高感度動作を抑
制する方向の対処であったため、リレーの高性能化を図
れないという問題があった。
動作力が発生してしまうために、リレーは誤動作してし
まうことがある。したがって、リレーの誤動作防止対策
が必要となるのである。このため、従来のリレーの誤動
作防止対策としては、（１）式のＫＲを大きくして、動
作領域を抑制すること、Ｐｏを太きくして検出感度を下
げること、あるいは動作判定の確認を時間をかけて行う
ことなどの処置がなされていた。しかしながら、いずれ
の対策をとったにしても、高速度動作、高感度動作を抑
制する方向の対処であったため、リレーの高性能化を図
れないという問題があった。
本発明の目的は、高感度、高速度判定形の比率差動リレ
ーを提供することにある。
ーを提供することにある。
上記目的を達成するため、本発明は、変流器の過渡的な
飽和現象が過大な電流の発生後のある程度時間の経過し
た後に発生することと、飽和になっている時間帯が数サ
イクル程度であって再び定常状態にもどって過渡飽和が
消滅することに着目して、過大電流通電初期の変流器不
飽和時間帯の信号を記憶しこれを一定時間抑制力に使用
するものである。
飽和現象が過大な電流の発生後のある程度時間の経過し
た後に発生することと、飽和になっている時間帯が数サ
イクル程度であって再び定常状態にもどって過渡飽和が
消滅することに着目して、過大電流通電初期の変流器不
飽和時間帯の信号を記憶しこれを一定時間抑制力に使用
するものである。
本発明は、このようにしたので、比率差動リレーの高性
能化が図れるものである。 −〔発明の実施例〕 以下、本発明の実施例を図面に基づいて説明する。
能化が図れるものである。 −〔発明の実施例〕 以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明に係る比率差動継電器の実施例を示すブ
ロック図である。以下、ｓ６図と同一記号は同一内容の
ものを示すものとする。
ロック図である。以下、ｓ６図と同一記号は同一内容の
ものを示すものとする。
第１図において、１１は電流の瞬時値差動出力導出部で
アシ、この差動出力導出部１１はΣｉ＝ｉ Ａ’ ＋ｉ
Ｂ ’の信号を得る。
アシ、この差動出力導出部１１はΣｉ＝ｉ Ａ’ ＋ｉ
Ｂ ’の信号を得る。
１２は電流ｉ Ａ’ 、ｉ Ｂ’の瞬時値スカラ和導出
部であって、このスカラ和導出部１２は、下記（３）式
によるスカラ和出力Σｆｉｌを出力する。
部であって、このスカラ和導出部１２は、下記（３）式
によるスカラ和出力Σｆｉｌを出力する。
Σｌ ｉ ｌ ＝ ｌ ｉＡ’ｌ＋ｌ ｉＢ’ｌ ・・
・・・・（３）１３は交流信号Σｉの絶対値平均化回路
であシ、この絶対値平均化回路１３は基本値において、
Σｉの実効値に等価な値１Σ工１を得ることができる。
・・・・（３）１３は交流信号Σｉの絶対値平均化回路
であシ、この絶対値平均化回路１３は基本値において、
Σｉの実効値に等価な値１Σ工１を得ることができる。
１４は絶対値平均化回路でオシ、この絶対値平均化回路
１４はΣｆｉｌについて、その実効値に等価な値ΣＩＩ
＋を得るものである。１５はメモリ回路であυ、メモリ
回路１５はΣＩＩＩを記憶するものである。メモリ回路
１５の出力はメモリ時間Ｔ１程をＩＩ＋の遅れ出力でこ
れをΣ１工１１とする。
１４はΣｆｉｌについて、その実効値に等価な値ΣＩＩ
＋を得るものである。１５はメモリ回路であυ、メモリ
回路１５はΣＩＩＩを記憶するものである。メモリ回路
１５の出力はメモリ時間Ｔ１程をＩＩ＋の遅れ出力でこ
れをΣ１工１１とする。
Ｔ１は変流器の過渡飽和の状況によシ設定する必要がち
シ、飽和時間の長い程長くする。１６は最大値検出回路
であシ、この最大値検出回路１６はΣＩＩ＋とΣ１工１
．の入力の大きい方を出力する。
シ、飽和時間の長い程長くする。１６は最大値検出回路
であシ、この最大値検出回路１６はΣＩＩ＋とΣ１工１
．の入力の大きい方を出力する。
この最大値検出回路１６からの出力をΣＩＩＩＢとする
。
。
１７は定数乗算器であり、この定数乗算器１７は抑制係
数ＫＲをΣＩＩＩ ｎに掛算し、その出力をＫＲＸΣ１
Ｉｌａとする。
数ＫＲをΣＩＩＩ ｎに掛算し、その出力をＫＲＸΣ１
Ｉｌａとする。
１８は比率差動演算部であり、比率差動演算部１８はそ
の出力をＩＲとすると、 Ｉ Ｒ＝ ｌΣＩＩＫＲＸΣＩＩＩＲ・・・（４）の算
出をする。
の出力をＩＲとすると、 Ｉ Ｒ＝ ｌΣＩＩＫＲＸΣＩＩＩＲ・・・（４）の算
出をする。
１９はレベル判定器であシ、このレベル判定器１９は、
工Ｒ＞ＰＧ ・・・・・・・・・・・・（５）のとき、
リレー出力を発生する。このリレー出力により保護区間
内に事故があったものと判定する。
リレー出力を発生する。このリレー出力により保護区間
内に事故があったものと判定する。
上述の如き構成になるリレー４によシ変流器３Ａ、３Ｂ
の過渡飽和に対して誤動作が防止できることを第２図を
用いて説明する。
の過渡飽和に対して誤動作が防止できることを第２図を
用いて説明する。
同図（Ｈ）に示すように、従来、のリレーでは事故発生
後３〜５サイクル目に、変流器３が過渡飽和（Ｂ端子の
変流器３Ｂのみ飽和したと仮定）したことによシ誤動作
に至る。しかしながら、本実施例によれば、抑制力とな
るΣ１工１（同図（Ｅ）参照）が、メモリ回路１５によ
シ同図（Ｄ）に示すように時間Ｔ１遅れて出力されるた
め、大きくなっているので、リレー４の誤動作を防止で
きることがわかる。
後３〜５サイクル目に、変流器３が過渡飽和（Ｂ端子の
変流器３Ｂのみ飽和したと仮定）したことによシ誤動作
に至る。しかしながら、本実施例によれば、抑制力とな
るΣ１工１（同図（Ｅ）参照）が、メモリ回路１５によ
シ同図（Ｄ）に示すように時間Ｔ１遅れて出力されるた
め、大きくなっているので、リレー４の誤動作を防止で
きることがわかる。
つまバ差動出力導出部１１より第２図（Ｂ）に示すよう
な信号が出力され、上の信号（同図（Ｂ）参照）を絶対
値平均化回路１３に取シ込み、該回路１３から図（Ｃ）
の如き出力される。該スカラ和導出部１２からの信号を
平均化回路１４で計算し、同図（Ｄ）の実線に示すよう
な信号を出力する。これを出力をメモリ回路１５で時間
Ｔ、だけ遅らせて、同図（Ｄ）点線で示す如く出力する
。しかして、回路１６にてΣＩＩ＋とΣ１工１．のいず
れか大きい方を第２図（Ｅ）の如く出力する。しかして
、これを回路１７を介して回路１．８で第２図（Ｆ）に
示すように出力される。したがって、第２図（Ｇ）に示
すようにリレー出力がされず、誤動作が防止されるもの
である。
な信号が出力され、上の信号（同図（Ｂ）参照）を絶対
値平均化回路１３に取シ込み、該回路１３から図（Ｃ）
の如き出力される。該スカラ和導出部１２からの信号を
平均化回路１４で計算し、同図（Ｄ）の実線に示すよう
な信号を出力する。これを出力をメモリ回路１５で時間
Ｔ、だけ遅らせて、同図（Ｄ）点線で示す如く出力する
。しかして、回路１６にてΣＩＩ＋とΣ１工１．のいず
れか大きい方を第２図（Ｅ）の如く出力する。しかして
、これを回路１７を介して回路１．８で第２図（Ｆ）に
示すように出力される。したがって、第２図（Ｇ）に示
すようにリレー出力がされず、誤動作が防止されるもの
である。
第３図には本発明をデジタルコンピューターなどを用い
て、デジタル的に処理する場合の実施例を示すフローチ
ャートである。同図の動作が第２図に示す説明と同様で
あるが、その異なるとき３は各信号が一定間隔でサンプ
リングされた値を対象にしている点にある。
て、デジタル的に処理する場合の実施例を示すフローチ
ャートである。同図の動作が第２図に示す説明と同様で
あるが、その異なるとき３は各信号が一定間隔でサンプ
リングされた値を対象にしている点にある。
第４図には、本発明の変形例を示すブロック図である。
この変形例が前記実施例と異なるところは、第１図で示
したＩａがマイナス（抑制力側）の出力のときのみ、こ
れを記憶して、変流器の過渡飽和におけるリレーの誤動
作防止を強化する点にある。すなわち、この変形例は、
次のように構成されている。２０はメモリ回路であり、
メモリ回路２０はレベル判定機能を有してお、！ｌ）、
ＩＲ−１ΣＩＩＫＲΣ１１１ｍ＜ＯのときにはＩＲの値
のままで、工０≧０のときＫはＩＲ＝０にセットしてこ
れを１４時間記憶する。
したＩａがマイナス（抑制力側）の出力のときのみ、こ
れを記憶して、変流器の過渡飽和におけるリレーの誤動
作防止を強化する点にある。すなわち、この変形例は、
次のように構成されている。２０はメモリ回路であり、
メモリ回路２０はレベル判定機能を有してお、！ｌ）、
ＩＲ−１ΣＩＩＫＲΣ１１１ｍ＜ＯのときにはＩＲの値
のままで、工０≧０のときＫはＩＲ＝０にセットしてこ
れを１４時間記憶する。
ここに、Ｔｆｉは、リレーの誤動作を防止するために、
変流器の過渡飽和が継続している間とすることが必要で
ある。
変流器の過渡飽和が継続している間とすることが必要で
ある。
メモリ回路２０の出力をＩＲＫ８とする。
２１は加減算回路であシ、この加減算回路２１からの出
力を ＩＲＲ＝ＩＲＩＲＫ［＋ ・・・・・・（６）とおく。
力を ＩＲＲ＝ＩＲＩＲＫ［＋ ・・・・・・（６）とおく。
２２はレベル判定器であし、レベル判定器２２は、
ＩＲＲ＞ＰＧ ・・・・・・・・・・・・・・・（０）
のとき、リレーは動作出力を発生する。
のとき、リレーは動作出力を発生する。
本変形例によれば、抑制側の信号をメモリ回路２０で記
憶して Ｔ１時間ずらして再利用できるので、変流器３
Ａ、３Ｂが過渡飽和に至る以前の信号を有効に用いて、
誤動作を防止でき、しかも、内部事故時にはＩＲ＞０と
なるので不要の抑制力がかからない。したがって、動作
が安定に継続できる利点がある。
憶して Ｔ１時間ずらして再利用できるので、変流器３
Ａ、３Ｂが過渡飽和に至る以前の信号を有効に用いて、
誤動作を防止でき、しかも、内部事故時にはＩＲ＞０と
なるので不要の抑制力がかからない。したがって、動作
が安定に継続できる利点がある。
第５図に第４図の応答例を信号の波形によシ示す。
また、第４図に示したメモリ回路２０は、これを複数個
設けて、それぞれメモリ時間に差をつけて、その出力を
平均化して、抑制力を強化するための信号ＩＲ口をでき
る限シ長い間効力があるように変形することもできる。
設けて、それぞれメモリ時間に差をつけて、その出力を
平均化して、抑制力を強化するための信号ＩＲ口をでき
る限シ長い間効力があるように変形することもできる。
また、Ｔ１１間メモリしである信号のうちの最大値を保
持し続けて、この信号を抑制力に用いることによっても
抑制力を強化できる。
持し続けて、この信号を抑制力に用いることによっても
抑制力を強化できる。
なお、本変形例は入力信号を表示線を用いて取り込む表
示線リレー、デジタル信号をマイクロ波回線によυ伝送
し合う、デジタル形の電流差動キャリアリレーにも適用
できる。
示線リレー、デジタル信号をマイクロ波回線によυ伝送
し合う、デジタル形の電流差動キャリアリレーにも適用
できる。
また、第６図に示したリレー４は、Ａ端子、Ｂ端子にそ
れぞれ備えて、各端子のリレーは、各端子の電流信号を
各々取シ込み判定する方式であっても本発明は容易に適
用し得る。
れぞれ備えて、各端子のリレーは、各端子の電流信号を
各々取シ込み判定する方式であっても本発明は容易に適
用し得る。
以上述べたように本発明によれば、変流器の飽和による
誤動作を防止でき、高感度、高速度判定の比差変動リレ
ーを提供できる効果がある。
誤動作を防止でき、高感度、高速度判定の比差変動リレ
ーを提供できる効果がある。
第１図は本発明の実施例を詳細に示すブロック図、第２
図は本発明の詳細な説明するために示す波形図、第３図
は本発明のデジタル形実施例の演算処理の例を示すフロ
ーチャート、第４図は本発明の変形例を示すブロック図
、第５図は変形例の動作を説明するために示す波形図、
第６図は比率差動リレーを適用した例を示すブロック図
である。 ３Ａ、３Ｂ・・・変流器、４・・・比率差動リレー、１
１・・・差動出力導出部、１２・・・スカラ和導出部、
１３゜１４・・・絶対値平均化回路、１５・・・メモリ
回路、１６・・・最大値流出回路、１７・・・定数乗算
器、１８・・・比率差動演算部、１９・・・レベル判定
器。 代理人 弁理士 高橋明夫 ｖ Ｉ 図 第 ２ 図 カ ５ 目 關 Δ 図 １几−出力
図は本発明の詳細な説明するために示す波形図、第３図
は本発明のデジタル形実施例の演算処理の例を示すフロ
ーチャート、第４図は本発明の変形例を示すブロック図
、第５図は変形例の動作を説明するために示す波形図、
第６図は比率差動リレーを適用した例を示すブロック図
である。 ３Ａ、３Ｂ・・・変流器、４・・・比率差動リレー、１
１・・・差動出力導出部、１２・・・スカラ和導出部、
１３゜１４・・・絶対値平均化回路、１５・・・メモリ
回路、１６・・・最大値流出回路、１７・・・定数乗算
器、１８・・・比率差動演算部、１９・・・レベル判定
器。 代理人 弁理士 高橋明夫 ｖ Ｉ 図 第 ２ 図 カ ５ 目 關 Δ 図 １几−出力
Claims (1)
- 【特許請求の範囲】 １、保護区間各端子の電流信号を取シ込み上記各端子電
流信号のベクトル和を動作力に用い、各端子電流信号の
ヌカ２和を抑制力として用いて前記保護区間の保護を行
う差動リレーにおいて、前記抑制力を一定時間記憶する
メモリ回路を有し、このメモリ回路からの値と現時点で
の抑制力とを抑制力に用いるように構成したことを特徴
とする比率差動リレー。 ２、保護区間各端子の電流信号を取シ込み上記各端子電
流信号のベクトル和を動作力に用い、各端子電流信号の
スカラ和を抑制力として用いて前記保護区間の保護を行
う差動リレーにおいて、前記抑制力を一定時間記憶する
メモリ回路を有し、このメモリ回路からの値と現時点で
の抑制力とを抑制力に用いると共に、動作力から抑制力
を差引いた信号が抑制側にあるときには、その信号を抑
制力の一部として記憶し使用するようにしたことを特徴
とする比率差動リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098761A JPS60245423A (ja) | 1984-05-18 | 1984-05-18 | 比率差動リレ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098761A JPS60245423A (ja) | 1984-05-18 | 1984-05-18 | 比率差動リレ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60245423A true JPS60245423A (ja) | 1985-12-05 |
Family
ID=14228399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59098761A Expired - Lifetime JPS60245423A (ja) | 1984-05-18 | 1984-05-18 | 比率差動リレ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245423A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310325A (ja) * | 1987-06-09 | 1988-12-19 | Toshiba Corp | 差動継電装置 |
| JPS63316610A (ja) * | 1987-06-19 | 1988-12-23 | Meidensha Electric Mfg Co Ltd | 差動リレ−装置 |
| JPH0530636A (ja) * | 1991-07-16 | 1993-02-05 | Mitsubishi Electric Corp | 比率差動継電装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50113748A (ja) * | 1974-02-20 | 1975-09-06 |
-
1984
- 1984-05-18 JP JP59098761A patent/JPS60245423A/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50113748A (ja) * | 1974-02-20 | 1975-09-06 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310325A (ja) * | 1987-06-09 | 1988-12-19 | Toshiba Corp | 差動継電装置 |
| JPS63316610A (ja) * | 1987-06-19 | 1988-12-23 | Meidensha Electric Mfg Co Ltd | 差動リレ−装置 |
| JPH0530636A (ja) * | 1991-07-16 | 1993-02-05 | Mitsubishi Electric Corp | 比率差動継電装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6341055B1 (en) | Restraint-type differential relay | |
| JPS62293927A (ja) | 差動継電装置 | |
| US4530025A (en) | Current ratio-differential relay | |
| EP0097321B1 (en) | Protective relay with second harmonic suppression | |
| JPS60245423A (ja) | 比率差動リレ− | |
| EP0161403B1 (en) | Protective relay for a power system | |
| JPS6356121A (ja) | 比率差動リレ−装置 | |
| JP3305084B2 (ja) | 比率作動保護継電装置 | |
| JPS6359720A (ja) | デイジタル形電流差動リレ− | |
| JP3833821B2 (ja) | 母線保護継電装置 | |
| JPS6352626A (ja) | 差動継電器 | |
| JPH0210655B2 (ja) | ||
| JPS63121424A (ja) | デイジタル形電流差動リレ− | |
| JPS6352627A (ja) | 差動継電器 | |
| JPS59226666A (ja) | インバ−タ装置の過負荷保護装置 | |
| JPS6359719A (ja) | デイジタル形電流差動リレ− | |
| JP3207643B2 (ja) | 短絡事故高速判定回路 | |
| JP2533186B2 (ja) | 励磁突入電流判定方式 | |
| JPS63121425A (ja) | デイジタル形電流差動リレ− | |
| JPS58154317A (ja) | 保護継電器 | |
| JPS5970129A (ja) | 直流送電用中性線の地絡事故検出装置 | |
| JP2540897B2 (ja) | デジタル形比率差動継電器 | |
| JPS59201631A (ja) | 母線保護継電器 | |
| JPS63121423A (ja) | デイジタル形電流差動リレ− | |
| JPS6359721A (ja) | デイジタル形電流差動リレ− |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |