JPS63121424A - デイジタル形電流差動リレ− - Google Patents
デイジタル形電流差動リレ−Info
- Publication number
- JPS63121424A JPS63121424A JP61267324A JP26732486A JPS63121424A JP S63121424 A JPS63121424 A JP S63121424A JP 61267324 A JP61267324 A JP 61267324A JP 26732486 A JP26732486 A JP 26732486A JP S63121424 A JPS63121424 A JP S63121424A
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential
- terminal
- amount
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はディジタル形電流差動リレーにかかり、詳しく
は外部故障時の差動電流による誤動作を防止するように
したディジタル形電流差動リレーに関する。
は外部故障時の差動電流による誤動作を防止するように
したディジタル形電流差動リレーに関する。
（従来の技術）
従来、この種の電流差動リレーにおいては、変流器の特
性差や外部故障時における一部の変流器の飽和等に起因
する差動電流の発生により、リレーが誤動作するおそれ
がある。このため１例えば第４図に示すような３端子系
統の保護にディジタル形電流差動リレーを適用する場合
、各端子電流のスカラー和電流を抑制量としてリレーの
誤動作を防止する比率差動継電方式が一般的に採用され
ている。この第４図において５１は母線等の保護対象、
５２ａ、 ５２ｂ、 ５２ｃは保護対象５１と端子Ａ、
Ｂ。
性差や外部故障時における一部の変流器の飽和等に起因
する差動電流の発生により、リレーが誤動作するおそれ
がある。このため１例えば第４図に示すような３端子系
統の保護にディジタル形電流差動リレーを適用する場合
、各端子電流のスカラー和電流を抑制量としてリレーの
誤動作を防止する比率差動継電方式が一般的に採用され
ている。この第４図において５１は母線等の保護対象、
５２ａ、 ５２ｂ、 ５２ｃは保護対象５１と端子Ａ、
Ｂ。
Ｃとの間にそれぞれ接続された変流器であり、これらの
２次側は図示されていないリレーに接続されている。
２次側は図示されていないリレーに接続されている。
そして、第５図に示す如く、各変流器５２ａ、 ５２ｂ
。
。
５２ｃから導入されたアナログ量の端子電流Ｉａ、 Ｉ
ｂ、Ｉｃは基本周波数のｎ倍（ｎ＝１，２ｔ・・・・・
・）の周波数にてサンプリングされたうえ図示されてい
ないＡ／Ｄ変換部にてディジタル量に変換され、リレー
内のベクトル和算出回路５３に入力されてベクトル和電
流（差動電流）Ｉｄ（”Ｉａ＋Ｉｂ＋Ｉｃ）が算出され
る。同時にＩａ、Ｉｂ、Ｉｃはスカラー和算出回路５４
に入力されてスカラー和電流ｎ１Ｉｎｌ動判定部５５に
入力され、差動判定部５５では差動電こで、にユは抑制
係数を示す。
ｂ、Ｉｃは基本周波数のｎ倍（ｎ＝１，２ｔ・・・・・
・）の周波数にてサンプリングされたうえ図示されてい
ないＡ／Ｄ変換部にてディジタル量に変換され、リレー
内のベクトル和算出回路５３に入力されてベクトル和電
流（差動電流）Ｉｄ（”Ｉａ＋Ｉｂ＋Ｉｃ）が算出され
る。同時にＩａ、Ｉｂ、Ｉｃはスカラー和算出回路５４
に入力されてスカラー和電流ｎ１Ｉｎｌ動判定部５５に
入力され、差動判定部５５では差動電こで、にユは抑制
係数を示す。
この演算の結果、ｌ１ｄｌ≧に１・ＺｌＩｎｌであれば
内部故障と判定して「１」を出力し、また＋ｉｄ＋＜Ｋ
１・ＺｌＩｎｌであれば外部故障と判定して「０」を出
力する。一方、差動電流ｉｄはレベル検出回路５６に入
力されて所定の定数に、、と比較され、１ｉｄ１≧に２
であればレベル検出回路５６から「１」が出力される。
内部故障と判定して「１」を出力し、また＋ｉｄ＋＜Ｋ
１・ＺｌＩｎｌであれば外部故障と判定して「０」を出
力する。一方、差動電流ｉｄはレベル検出回路５６に入
力されて所定の定数に、、と比較され、１ｉｄ１≧に２
であればレベル検出回路５６から「１」が出力される。
前記差動判定部５５およびレベル検出回路５６の出力は
アンド回路５７に加えられ、これらの２入力が共に「１
」である場合にカウンタを介してリレー出力が得られる
。
アンド回路５７に加えられ、これらの２入力が共に「１
」である場合にカウンタを介してリレー出力が得られる
。
すなわちこの方式は、第４図の保護対象５１から見て外
部にある端子Ｃ側で故障が発生し、その事故点Ｆに近い
変流器５２ｃが電流の集中によって飽和した場合、外部
故障にも拘らず差動電流ｉｄが発生してもこの電流１ｉ
ｄｌより大なるスカラー和電流に１・Ｘ：、１Ｉｎｌを
抑制量とすることでリレーの誤動作を防止するものであ
る。
部にある端子Ｃ側で故障が発生し、その事故点Ｆに近い
変流器５２ｃが電流の集中によって飽和した場合、外部
故障にも拘らず差動電流ｉｄが発生してもこの電流１ｉ
ｄｌより大なるスカラー和電流に１・Ｘ：、１Ｉｎｌを
抑制量とすることでリレーの誤動作を防止するものであ
る。
（発明が解決しようとする問題点）
しかるに、この種のディジタル形電流差動リレーには以
下のような問題がある。
下のような問題がある。
すなわち、第４図のＦ点で故障が発生した場合、Ｉａ、
Ｉｂは保護対象５１に対して流入電流、Ｉｃはこれらの
和としての流出電流となる。いま、ＩａおよびＩｃの波
形を第６図（イ）、（ロ）のとおりとする、ここで、変
流器５２ｃに飽和がなければＩａ十Ｉｂ＝−Ｉｃであり
、同図（ハ）、（ニ）に示すように動作量ｉｄがゼロと
なってリレーは動作せず、問題はない。
Ｉｂは保護対象５１に対して流入電流、Ｉｃはこれらの
和としての流出電流となる。いま、ＩａおよびＩｃの波
形を第６図（イ）、（ロ）のとおりとする、ここで、変
流器５２ｃに飽和がなければＩａ十Ｉｂ＝−Ｉｃであり
、同図（ハ）、（ニ）に示すように動作量ｉｄがゼロと
なってリレーは動作せず、問題はない。
しかしながら、変流器５２ｃが飽和したとするとＩｃの
波形は第７図（ロ）のように歪んだものとなり、Ｉａ＋
Ｉｂ”ｑ−Ｉｃとなって外部故障にも拘らず同図（ハ）
の動作量ｉｄが発生する。この動作量ｉｄが発生した期
間は端子電流が減少して前述の抑制量Σ１Ｉｎｌが急減
するため、差動判定部５５では正確な判定ができず、最
悪の場合にはＩＩｄＤレベルを越えることでレベル検出
回路５６の出力も「１」となり、同図（ニ）の如くリレ
ーが不要動作してしまう可能性がある。特に多端子系統
においては、外部故障時に故障端子（例えば端子Ｃ）に
電流が集中して変流器が飽和し易いため、上述のように
リレーが誤動作する可能性が極めて高いという問題があ
った。
波形は第７図（ロ）のように歪んだものとなり、Ｉａ＋
Ｉｂ”ｑ−Ｉｃとなって外部故障にも拘らず同図（ハ）
の動作量ｉｄが発生する。この動作量ｉｄが発生した期
間は端子電流が減少して前述の抑制量Σ１Ｉｎｌが急減
するため、差動判定部５５では正確な判定ができず、最
悪の場合にはＩＩｄＤレベルを越えることでレベル検出
回路５６の出力も「１」となり、同図（ニ）の如くリレ
ーが不要動作してしまう可能性がある。特に多端子系統
においては、外部故障時に故障端子（例えば端子Ｃ）に
電流が集中して変流器が飽和し易いため、上述のように
リレーが誤動作する可能性が極めて高いという問題があ
った。
本発明は上記の問題点を解決するべく提案されたもので
、その目的とするところは、変流器の飽和に起因する抑
制量の低下および動作量の不要発生を未然に防止して外
部故障時にリレーの誤動作を防ぎ、感度の向上および構
成の簡略化を可能にしたディジタル形電流差動リレーを
提供することにある。
、その目的とするところは、変流器の飽和に起因する抑
制量の低下および動作量の不要発生を未然に防止して外
部故障時にリレーの誤動作を防ぎ、感度の向上および構
成の簡略化を可能にしたディジタル形電流差動リレーを
提供することにある。
（問題点を解決するための手段）
本発明は、電力系統の閉回路網における各端子電流のベ
クトル和としての差動電流を動作量とし。
クトル和としての差動電流を動作量とし。
かつ各端子電流のスカラー和電流を抑制量とするディジ
タル形電流差動リレーにおいて、各端子電流の瞬時値の
うち最大値と最小値について差動無効量（＝ ｌ Ｉ
ｄｌ”ｌ Ｉ ｎｌ−ｓｉｎθｎ、ここでｉｄは差動電
流、■ｎは各端子電流、Ｏｎは各端子電流と差動電流と
の位相差）をそれぞれ演算し、これらの差動無効量のう
ちの最大差動無効量と前記抑制量とを加算したものを新
たな抑制量としたことを特徴とする。
タル形電流差動リレーにおいて、各端子電流の瞬時値の
うち最大値と最小値について差動無効量（＝ ｌ Ｉ
ｄｌ”ｌ Ｉ ｎｌ−ｓｉｎθｎ、ここでｉｄは差動電
流、■ｎは各端子電流、Ｏｎは各端子電流と差動電流と
の位相差）をそれぞれ演算し、これらの差動無効量のう
ちの最大差動無効量と前記抑制量とを加算したものを新
たな抑制量としたことを特徴とする。
（作用）
本発明は、外部故障に伴う変流器の飽和時において、健
全端子電流に比べて飽和端子電流のみが差動電流に対し
てほぼ９０°の進み位相になっていることに着目したも
ので、この飽和端子電流と差動電流との位相関係から発
生する差動無効量を検出して変流器の飽和を判定し、か
かる差動無効量を従前の抑制量に加算して新たな抑制量
を得るものである。
全端子電流に比べて飽和端子電流のみが差動電流に対し
てほぼ９０°の進み位相になっていることに着目したも
ので、この飽和端子電流と差動電流との位相関係から発
生する差動無効量を検出して変流器の飽和を判定し、か
かる差動無効量を従前の抑制量に加算して新たな抑制量
を得るものである。
すなわち、第４図に示したように端子Ｃにて外部故障が
発生した場合を考えると、端子Ｃ側の変流器５２ｃが飽
和していない場合の各端子電流Ｉａ。
発生した場合を考えると、端子Ｃ側の変流器５２ｃが飽
和していない場合の各端子電流Ｉａ。
Ｉｂ、Ｉｃのベクトル図は各変流器５２ａ、５２ｂ、５
２ｃの特性が等しいとすれば第１図のとおりであり、Ｉ
Ｃ＝−（Ｉａ＋Ｉｂ）となって差動電流ｉｄはゼロであ
る。次に、変流器５２ｃが飽和したとするとベクトル図
は第２図のようになる。つまり、飽和端子電流Ｉｃ’は
非飽和時の端子電流Ｉｃに対して位相が遅れることとな
り、差動電流Ｉ ｄ＝ Ｉ ａ＋ Ｉ ｂ＋ Ｉ ｃ’
＝Ｉｃ’−Ｉｃが発生する。また、飽和端子電流Ｉｃ’
は差動電流ｉｄに対してほぼ９０”の進み位相になって
おり、他の健全端子電流Ｉａ、’Ｉｂはｉｄに対して遅
れ位相となっている。
２ｃの特性が等しいとすれば第１図のとおりであり、Ｉ
Ｃ＝−（Ｉａ＋Ｉｂ）となって差動電流ｉｄはゼロであ
る。次に、変流器５２ｃが飽和したとするとベクトル図
は第２図のようになる。つまり、飽和端子電流Ｉｃ’は
非飽和時の端子電流Ｉｃに対して位相が遅れることとな
り、差動電流Ｉ ｄ＝ Ｉ ａ＋ Ｉ ｂ＋ Ｉ ｃ’
＝Ｉｃ’−Ｉｃが発生する。また、飽和端子電流Ｉｃ’
は差動電流ｉｄに対してほぼ９０”の進み位相になって
おり、他の健全端子電流Ｉａ、’Ｉｂはｉｄに対して遅
れ位相となっている。
ここで、差動無効ｉｔ Ｄ ＲＶ （Ｄｉｆｆｅｒｅｎ
ｔｉａｌＲｅａｃｔｉｖｅ Ｖａｒｉａｂｌｅ）につ
いて考察すると、この差動無効量ＤＲＶは、前述の如く
次の０式にて定義される。
ｔｉａｌＲｅａｃｔｉｖｅ Ｖａｒｉａｂｌｅ）につ
いて考察すると、この差動無効量ＤＲＶは、前述の如く
次の０式にて定義される。
ｏＲｖ＝１ｉｄｌ・１Ｉｎｌ・ｓｉｎθｎ ・・・・・
・・・・・・・・・・■ぞれ示し、かかる差動無効量Ｄ
ＲＶはディジタルリレーの内部において次の０式により
求められる。
・・・・・・・・・・■ぞれ示し、かかる差動無効量Ｄ
ＲＶはディジタルリレーの内部において次の０式により
求められる。
・・・・・・・・・・・・・・・・・・・・・■ここで
、例えばＩｄ（ｎ−〇とは、［気角で３０°毎にサンプ
リングした場合の９０°前のデータを示している。
、例えばＩｄ（ｎ−〇とは、［気角で３０°毎にサンプ
リングした場合の９０°前のデータを示している。
上記０式から明らかなように、差動無効量ＤＲＶにはｓ
ｉｎθｎの項が含まれているため、各端子電流毎にＤＲ
Ｖを算出した場合、ＤＲＶの符号としては以下の３つの
ケースが考えられる。
ｉｎθｎの項が含まれているため、各端子電流毎にＤＲ
Ｖを算出した場合、ＤＲＶの符号としては以下の３つの
ケースが考えられる。
ａ、差動電流に対して端子電流が遅れ位相の場合・・・
・・・・・・ＤＲＶ＜Ｏ ｂ、差動電流に対して端子電流が進み位相の場合・・・
・・・・・・ＤＲＶ＞Ｏ Ｃ１差動電流に対して端子電流が同相または逆相の場合
・・・・・・・・・ＤＲＶ＝０すなわち、第４図の何れ
の変流器も飽和していない場合には、すべての端子電流
についてＤＲＶ二〇となる。また、仮りに変流器５２ｃ
が飽和した場合には、飽和端子電流Ｉｃ’が差動電流ｉ
ａに対してほぼ９０°の進み位相になるからｓｉｎθｃ
（ＯｃはＩｃ’とｉｄどの位相差）＃１となり、Ｉｃ
’にかかるＤＲＶは大きな正の値となる。一方、この時
の健全端子電流Ｉａ、ＩｂはＩｄに対して遅れ位相にな
るため、ＤＲＶが負の値となる。
・・・・・・ＤＲＶ＜Ｏ ｂ、差動電流に対して端子電流が進み位相の場合・・・
・・・・・・ＤＲＶ＞Ｏ Ｃ１差動電流に対して端子電流が同相または逆相の場合
・・・・・・・・・ＤＲＶ＝０すなわち、第４図の何れ
の変流器も飽和していない場合には、すべての端子電流
についてＤＲＶ二〇となる。また、仮りに変流器５２ｃ
が飽和した場合には、飽和端子電流Ｉｃ’が差動電流ｉ
ａに対してほぼ９０°の進み位相になるからｓｉｎθｃ
（ＯｃはＩｃ’とｉｄどの位相差）＃１となり、Ｉｃ
’にかかるＤＲＶは大きな正の値となる。一方、この時
の健全端子電流Ｉａ、ＩｂはＩｄに対して遅れ位相にな
るため、ＤＲＶが負の値となる。
このように、変流器の飽和によって得られるＤＲＶは常
に正の値であり、また飽和時の健全端子電流Ｉａ、Ｉｂ
と飽和端子電流Ｉｃ’とは極性が異なっている。ここで
、各端子電流のうち正側の最大値をもって健全端子電流
の最大値とすると、負側の最大値（各端子電流のうち最
小値）は飽和端子電流となる（なお、健全端子電流が負
であれば、飽和端子電流は正となる）。従って、各端子
電流の瞬時値のうち最大値と最小値とを検出し、これら
についての差動無効１ＤＲＶを求めてその最大値をとれ
ば変流器の飽和が生じた場合の飽和端子電流によるＤＲ
Ｖを検出することができる。
に正の値であり、また飽和時の健全端子電流Ｉａ、Ｉｂ
と飽和端子電流Ｉｃ’とは極性が異なっている。ここで
、各端子電流のうち正側の最大値をもって健全端子電流
の最大値とすると、負側の最大値（各端子電流のうち最
小値）は飽和端子電流となる（なお、健全端子電流が負
であれば、飽和端子電流は正となる）。従って、各端子
電流の瞬時値のうち最大値と最小値とを検出し、これら
についての差動無効１ＤＲＶを求めてその最大値をとれ
ば変流器の飽和が生じた場合の飽和端子電流によるＤＲ
Ｖを検出することができる。
すなわち、各端子電流Ｉ ｎの瞬時値のうち最大値と最
小値につき差動無効量Ｄ ＲＶｐ、 Ｄ ＲＶｎを算出
すると共に、これらのうちの最大値を最大差動無効量Ｄ
ＲＶ ｗａｘとして検出し、これを従前の抑制量Σ１
Ｉｎｌと比較して ΣｌＩｎ１＞η・ＤＲＶｍａｘ ・・・・・・・・・
・・・・・・・・・・・・・・・■（ηは定数） であれば正常と判断して従前の抑制量ＺＩＩｎｌを抑制
量Ｒｅ５ｔ、とじ、また、 Σ１Ｉｎｌ≦η・ＤＲＶｍａｘ ・・・・・・・・・
・・・・・・・・・・・・・・・■であれば変流器が飽
和状態にあると判断して、新たに Ｒｅ５ｔ、＝Σｌ Ｉ ｎｌ、＋ η・Ｄ ＲＶｍａｘ
−−■という抑制量を生成し、定数ηを適宜な値に
選ぶことによって従前の抑制量ΣｌＩｎ１よりも十分に
大きい抑制量Ｒｅｓｔ 、を得ることができる。この抑
制量Ｒｅｓｔ、と動作量ｉｄとを差動判定部にて比較す
れば、 ｌ Ｉｄｌ＜Ｒｅ５ｔ、の関係から差動判定部
の出力が「０」となってリレーの誤動作を防止すること
ができる。なお、上述した■、■式による比較および０
式による抑制量Ｒｅｓｔ、の算出に際して、飽和端子電
流にかかるＤＲＶは常に正の値であるからＤＲＶの絶対
値をとる必要がなく、演算処理が容易である。また、端
子電流の最大値および最小値について求めたＤＲＶｐ、
ＤＲＶｎに関してＤＲＶｍａｘを検出するため、端子数
に拘らず２回の演算処理で済むものである。
小値につき差動無効量Ｄ ＲＶｐ、 Ｄ ＲＶｎを算出
すると共に、これらのうちの最大値を最大差動無効量Ｄ
ＲＶ ｗａｘとして検出し、これを従前の抑制量Σ１
Ｉｎｌと比較して ΣｌＩｎ１＞η・ＤＲＶｍａｘ ・・・・・・・・・
・・・・・・・・・・・・・・・■（ηは定数） であれば正常と判断して従前の抑制量ＺＩＩｎｌを抑制
量Ｒｅ５ｔ、とじ、また、 Σ１Ｉｎｌ≦η・ＤＲＶｍａｘ ・・・・・・・・・
・・・・・・・・・・・・・・・■であれば変流器が飽
和状態にあると判断して、新たに Ｒｅ５ｔ、＝Σｌ Ｉ ｎｌ、＋ η・Ｄ ＲＶｍａｘ
−−■という抑制量を生成し、定数ηを適宜な値に
選ぶことによって従前の抑制量ΣｌＩｎ１よりも十分に
大きい抑制量Ｒｅｓｔ 、を得ることができる。この抑
制量Ｒｅｓｔ、と動作量ｉｄとを差動判定部にて比較す
れば、 ｌ Ｉｄｌ＜Ｒｅ５ｔ、の関係から差動判定部
の出力が「０」となってリレーの誤動作を防止すること
ができる。なお、上述した■、■式による比較および０
式による抑制量Ｒｅｓｔ、の算出に際して、飽和端子電
流にかかるＤＲＶは常に正の値であるからＤＲＶの絶対
値をとる必要がなく、演算処理が容易である。また、端
子電流の最大値および最小値について求めたＤＲＶｐ、
ＤＲＶｎに関してＤＲＶｍａｘを検出するため、端子数
に拘らず２回の演算処理で済むものである。
一方、内部故障時における各端子電流および差動電流は
同位相であるため、ＤＲＶ＝Ｏとなり、従前の抑制量Σ
１Ｉｎｌと動作量ｉｄとが差動判定部にて比較されたう
え、必要に応じてリレー出力が得られる。
同位相であるため、ＤＲＶ＝Ｏとなり、従前の抑制量Σ
１Ｉｎｌと動作量ｉｄとが差動判定部にて比較されたう
え、必要に応じてリレー出力が得られる。
（実施例）
以下、図に沿って本発明の一実施例を説明する。
まず、第３図において１はベクトル和算出回路であり、
従来と同様に変流器からの端子電流ｉａ。
従来と同様に変流器からの端子電流ｉａ。
ｉｂ、Ｉｃがそれぞれ入力されてベクトル和としての差
動電流ｉｄが算出される。また−１２はスカラー和算出
回路であり、各端子電流のスカラー和電流Σ１Ｉｎｌが
算出される。更に、端子電流Ｉａ、 Ｉｂ、Ｉｃは最大
値／最小値検出回路３に加えられており、端子電流Ｉａ
、Ｉｂ、Ｉｃの瞬時値のうちの最大値および最小値が検
出されて出力されるものである。
動電流ｉｄが算出される。また−１２はスカラー和算出
回路であり、各端子電流のスカラー和電流Σ１Ｉｎｌが
算出される。更に、端子電流Ｉａ、 Ｉｂ、Ｉｃは最大
値／最小値検出回路３に加えられており、端子電流Ｉａ
、Ｉｂ、Ｉｃの瞬時値のうちの最大値および最小値が検
出されて出力されるものである。
ベクトル和算出回路１の出力側には差動無効量算出回路
４，５が並列的に接続されていると共に、これらの差動
無効量算出回路４，５には差動電流Ｉｄおよび最大値／
最小値検出回路３からの最大値および最小値がそれぞれ
入力されている。更に。
４，５が並列的に接続されていると共に、これらの差動
無効量算出回路４，５には差動電流Ｉｄおよび最大値／
最小値検出回路３からの最大値および最小値がそれぞれ
入力されている。更に。
差動無効量算出回路４，５の出力は最大値検出回路６に
加えられ、その出力はスカラー和算出回路２の出力と共
に加算回路７に加えられている。そして、加算回路７の
出力は差動電流ｉｄと共に差動判定部８に加えられ、こ
の差動判定部８の出力と、１ｉｄｌ≧に２の関係式（ｘ
ｉは定数）から差動電流ｉｄのレベルを検出するレベル
検出回路９の出力とがアンド回路１０に加えられてリレ
ー出力が得られるようになっている。
加えられ、その出力はスカラー和算出回路２の出力と共
に加算回路７に加えられている。そして、加算回路７の
出力は差動電流ｉｄと共に差動判定部８に加えられ、こ
の差動判定部８の出力と、１ｉｄｌ≧に２の関係式（ｘ
ｉは定数）から差動電流ｉｄのレベルを検出するレベル
検出回路９の出力とがアンド回路１０に加えられてリレ
ー出力が得られるようになっている。
次にこの動作を説明する。まず外部故障時に端子電流Ｉ
ｃにかかる変流器が飽和したと仮定すると、前述の如く
飽和端子電流Ｉｃ’の発生に伴ってベクトル和算出回路
１から差動電流ｉｄが発生し、この差動電流ｉｄは差動
無効量算出回路４，５に入力される。一方、各端子電流
Ｉａ、 Ｉｂ、 Ｉｃ’は最大値／最小値検出回路３に
入力されて最大値および最小値がそれぞれ検出されるが
、仮りに各型る。しかして、各算出回路４，５は最大値
Ｉａ（Ｉｂ）および最小値Ｉｃ’について差動無効量Ｄ
ＲＶｐ。
ｃにかかる変流器が飽和したと仮定すると、前述の如く
飽和端子電流Ｉｃ’の発生に伴ってベクトル和算出回路
１から差動電流ｉｄが発生し、この差動電流ｉｄは差動
無効量算出回路４，５に入力される。一方、各端子電流
Ｉａ、 Ｉｂ、 Ｉｃ’は最大値／最小値検出回路３に
入力されて最大値および最小値がそれぞれ検出されるが
、仮りに各型る。しかして、各算出回路４，５は最大値
Ｉａ（Ｉｂ）および最小値Ｉｃ’について差動無効量Ｄ
ＲＶｐ。
ＤＲＶｎを算出する。
この時、ｉｄに対してほぼ９０°の進み位相であるのは
Ｉｃ’のみであるから、差動無効量算出回路５から出力
されたＩｃ″にかかる差動無効量ＤＲＶｎが正側で最大
となり、また差動無効量算出回路４から出力されたＤＲ
Ｖｐは負の値となる。よって、次段の最大値検出回路６
ではＤＲＶの最大値ＤＲＶｍａｘとしてＤＲＶｎを検出
し、加算回路７に出力する。ここで、先の■、■式にお
けるηの値を、Σ１Ｉｎｌに対してη・ＤＲＶｍａｘが
十分に大きくなるように設定しておけば、加算回路７に
おける新たな抑制量Ｒｅ５ｔ、（＝二ｌ Ｉ ｎｌ ＋
η・Ｄ ＲＶｍａｘ）が大きな値となり、次段の差動
判定部８での判定結果がｌ Ｉ ｄｌ ＜ Ｒｅ５ｔ、
となって差動判定部８からは「Ｏ」が出力される。よっ
てレベル検出回路９の出力信号が「１」であっても、ア
ンド回路１０からはリレー出力が得られず、リレーの不
要動作が防止される。
Ｉｃ’のみであるから、差動無効量算出回路５から出力
されたＩｃ″にかかる差動無効量ＤＲＶｎが正側で最大
となり、また差動無効量算出回路４から出力されたＤＲ
Ｖｐは負の値となる。よって、次段の最大値検出回路６
ではＤＲＶの最大値ＤＲＶｍａｘとしてＤＲＶｎを検出
し、加算回路７に出力する。ここで、先の■、■式にお
けるηの値を、Σ１Ｉｎｌに対してη・ＤＲＶｍａｘが
十分に大きくなるように設定しておけば、加算回路７に
おける新たな抑制量Ｒｅ５ｔ、（＝二ｌ Ｉ ｎｌ ＋
η・Ｄ ＲＶｍａｘ）が大きな値となり、次段の差動
判定部８での判定結果がｌ Ｉ ｄｌ ＜ Ｒｅ５ｔ、
となって差動判定部８からは「Ｏ」が出力される。よっ
てレベル検出回路９の出力信号が「１」であっても、ア
ンド回路１０からはリレー出力が得られず、リレーの不
要動作が防止される。
また、変流器が非飽和状態あるいは内部故障時にはＤＲ
Ｖｍａｘ＝ＯであるからＲｅ５ｔ、＝ｎｌ Ｉｎｌとな
り、実質上、第５図と同様の回路によって通常の差動判
定が行なわれる。
Ｖｍａｘ＝ＯであるからＲｅ５ｔ、＝ｎｌ Ｉｎｌとな
り、実質上、第５図と同様の回路によって通常の差動判
定が行なわれる。
なお１以上の実施例においては３端子系統のディジタル
形電流差動リレーについて説明したが、本発明はこれ以
外の複数端子系統に適用可能であり、また、比率差動継
電方式を含む差動継電方式であれば、発電機や変圧器等
を保護対象とする場合でも°よい。更に、差動継電方式
の判定式とじて＋ｉｄ＋−に、・Σ１Ｉｎｌを用いてい
るが、一般的にはこの判定式に限定されるものではない
。加えて、差動無効電算出回路４，５にｉｄを常時取り
込むことなく、ｉｄがあるレベルを超えた場合にのみ取
り込むような構成としてもよい。
形電流差動リレーについて説明したが、本発明はこれ以
外の複数端子系統に適用可能であり、また、比率差動継
電方式を含む差動継電方式であれば、発電機や変圧器等
を保護対象とする場合でも°よい。更に、差動継電方式
の判定式とじて＋ｉｄ＋−に、・Σ１Ｉｎｌを用いてい
るが、一般的にはこの判定式に限定されるものではない
。加えて、差動無効電算出回路４，５にｉｄを常時取り
込むことなく、ｉｄがあるレベルを超えた場合にのみ取
り込むような構成としてもよい。
（発明の効果）
以上のように本発明によれば、最大差動無効量を検出し
て変流器の飽和を判別し、この差動無効量を従前の抑制
量に加算して抑制量を大きくするものであるから、外部
故障時の変流器飽和に伴うリレーの誤動作を確実に防止
して高感度なディジタル形電流差動リレーを得ることが
できる。
て変流器の飽和を判別し、この差動無効量を従前の抑制
量に加算して抑制量を大きくするものであるから、外部
故障時の変流器飽和に伴うリレーの誤動作を確実に防止
して高感度なディジタル形電流差動リレーを得ることが
できる。
また、端子数によらずに端子電流の最大値と最小値につ
いてのみ差動無効量を算出すればよいから、回路構成お
よび演算処理の簡略化が可能である。
いてのみ差動無効量を算出すればよいから、回路構成お
よび演算処理の簡略化が可能である。
第１図は外部故障時における変流器の非飽和状態の電流
ベクトル図、第２図は同じく飽和状態の電流ベクトル図
、第３図は本発明の一実施例を示すブロック図、第４図
は本発明が適用される電力系統の単線結線図、第５図は
従来例を示すブロック図、第６図（イ）〜（ニ）は変流
器の非飽和状態における動作説明図、第７図（イ）〜（
ニ）は同じく飽和状態における動作説明図である。 １・・・ベクトル和算出回路 ２・・・スカラー和算出回路 ３・・・最大値／最小値検出回路 ４．５・・・差動無効電算出回路 ６・・・最大値検出回路 ７・・・加算回路
８・・・差動判定部 ９・・・レベル検出回路
１０・・・アンド回路 第４図 第５図 第７図 ｖ４← ）ニー■々
ベクトル図、第２図は同じく飽和状態の電流ベクトル図
、第３図は本発明の一実施例を示すブロック図、第４図
は本発明が適用される電力系統の単線結線図、第５図は
従来例を示すブロック図、第６図（イ）〜（ニ）は変流
器の非飽和状態における動作説明図、第７図（イ）〜（
ニ）は同じく飽和状態における動作説明図である。 １・・・ベクトル和算出回路 ２・・・スカラー和算出回路 ３・・・最大値／最小値検出回路 ４．５・・・差動無効電算出回路 ６・・・最大値検出回路 ７・・・加算回路
８・・・差動判定部 ９・・・レベル検出回路
１０・・・アンド回路 第４図 第５図 第７図 ｖ４← ）ニー■々
Claims (1)
- 【特許請求の範囲】 電力系統の閉回路網における各端子電流のベクトル和と
しての差動電流を動作量とし、かつ前記各端子電流のス
カラー和電流を抑制量とするディジタル形電流差動リレ
ーにおいて、 前記各端子電流の瞬時値のうち最大値と最小値について
差動無効量（＝｜■ｄ｜・｜■ｎ｜・ｓｉｎθｎ、ここ
で■ｄは差動電流、■ｎは各端子電流、θｎは各端子電
流と差動電流との位相差）をそれぞれ演算し、これらの
差動無効量のうちの最大差動無効量と前記抑制量とを加
算したものを新たな抑制量としたことを特徴とするディ
ジタル形電流差動リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267324A JPS63121424A (ja) | 1986-11-10 | 1986-11-10 | デイジタル形電流差動リレ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267324A JPS63121424A (ja) | 1986-11-10 | 1986-11-10 | デイジタル形電流差動リレ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63121424A true JPS63121424A (ja) | 1988-05-25 |
Family
ID=17443238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61267324A Pending JPS63121424A (ja) | 1986-11-10 | 1986-11-10 | デイジタル形電流差動リレ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63121424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636990B1 (en) | 1997-08-14 | 2003-10-21 | Rolf Wadewitz | Electronic data acquisition method and data processing system |
-
1986
- 1986-11-10 JP JP61267324A patent/JPS63121424A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636990B1 (en) | 1997-08-14 | 2003-10-21 | Rolf Wadewitz | Electronic data acquisition method and data processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885656A (en) | Digital protective relay | |
| EP0109629A1 (en) | Current ratio-differential relay | |
| JPS63121425A (ja) | デイジタル形電流差動リレ− | |
| JPS6359720A (ja) | デイジタル形電流差動リレ− | |
| JPS63121423A (ja) | デイジタル形電流差動リレ− | |
| JPS6359719A (ja) | デイジタル形電流差動リレ− | |
| JPS6359721A (ja) | デイジタル形電流差動リレ− | |
| RU2072604C1 (ru) | Способ подавления дуговых замыканий на земле в обмотках нагрузки и питающих трансформаторов трехфазной сети с незаземленной нейтралью (варианты) | |
| JPS6352626A (ja) | 差動継電器 | |
| JP2004364376A (ja) | 地絡距離リレー | |
| JPS60245423A (ja) | 比率差動リレ− | |
| JP2588414B2 (ja) | 電力系統の事故判定方式 | |
| JP3833821B2 (ja) | 母線保護継電装置 | |
| JPS6352627A (ja) | 差動継電器 | |
| JPS6352625A (ja) | 差動継電器 | |
| JP2688286B2 (ja) | 保護継電器 | |
| JPS6011532B2 (ja) | ２線故障用距離継電装置 | |
| JP2540897B2 (ja) | デジタル形比率差動継電器 | |
| JPH0572237A (ja) | 交流電気量検出装置 | |
| JPS5866528A (ja) | 地絡保護継電装置 | |
| JPH0744777B2 (ja) | 励磁突入電流検出方式 | |
| JPS6115518A (ja) | デイジタル比率差動保護継電装置 | |
| JPH0514502B2 (ja) | ||
| JPH02266817A (ja) | 電力系統保護継電装置 | |
| JPH08126190A (ja) | 電力系統のディジタル保護方法 |