JPS6024620B2 - パルス送受信回路 - Google Patents
パルス送受信回路Info
- Publication number
- JPS6024620B2 JPS6024620B2 JP8683776A JP8683776A JPS6024620B2 JP S6024620 B2 JPS6024620 B2 JP S6024620B2 JP 8683776 A JP8683776 A JP 8683776A JP 8683776 A JP8683776 A JP 8683776A JP S6024620 B2 JPS6024620 B2 JP S6024620B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- level
- circuit
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 58
- 238000001514 detection method Methods 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
- H04L5/04—Channels characterised by the type of signal the signals being represented by different amplitudes or polarities, e.g. quadriplex
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
Description
【発明の詳細な説明】
本発明はパルス伝送線路に接続されるパルス送受信回路
に関する。
に関する。
従来この種のパルス送受信回路では２つの送受信回路間
であれば各々同時に送・受信が可能であるが、その同一
伝送線路上に接続された第三の送受信回燐は受信機とし
てしか働かずしかも受信した情報が他のどちらの送信回
路からのものかを判断することができないという匁点が
あった。
であれば各々同時に送・受信が可能であるが、その同一
伝送線路上に接続された第三の送受信回燐は受信機とし
てしか働かずしかも受信した情報が他のどちらの送信回
路からのものかを判断することができないという匁点が
あった。
従って３つ以上のパルス送受信回礎を同一の伝Ｗ篭線路
上に接続するような伝送回路では送信できる送受信回路
は１つのみであり、他の送受信回路は受信機としてのみ
使わねばならないという制約があった。第１図及び第２
図を参照するに、そこには従釆用いられて来たパルス送
受信回路の基本的思想を表わすブロック図が示されてい
る。
上に接続するような伝送回路では送信できる送受信回路
は１つのみであり、他の送受信回路は受信機としてのみ
使わねばならないという制約があった。第１図及び第２
図を参照するに、そこには従釆用いられて来たパルス送
受信回路の基本的思想を表わすブロック図が示されてい
る。
第１図に於て１及び２はパルス送受信回略であり３は伝
送線路を示す。この場合、パルス送受信回路１で示され
たパルス送受信回路の端子４に印加された入力信号は相
手側送受信回路の端子７に出力され、パルス送受信回路
２で示されたパルス送受信回路の端子６に印加された入
力信号は相手側パルス送受信回路の端子５に出力される
。このことは時間的に同時に伝送できる。次に上記万式
の伝送回路に第三のパルス送受信回路を接続した例とし
て第２図に示すりこの場合パルス送受信回路９と１０間
でパルス信号を同時に送受している時第三のパルス送受
信回路８は受信機としてしか働かずしかも受信した情報
がパルス送受信回路９，１０のどちらの送受信回路から
の信号かを判断することができない。
送線路を示す。この場合、パルス送受信回路１で示され
たパルス送受信回路の端子４に印加された入力信号は相
手側送受信回路の端子７に出力され、パルス送受信回路
２で示されたパルス送受信回路の端子６に印加された入
力信号は相手側パルス送受信回路の端子５に出力される
。このことは時間的に同時に伝送できる。次に上記万式
の伝送回路に第三のパルス送受信回路を接続した例とし
て第２図に示すりこの場合パルス送受信回路９と１０間
でパルス信号を同時に送受している時第三のパルス送受
信回路８は受信機としてしか働かずしかも受信した情報
がパルス送受信回路９，１０のどちらの送受信回路から
の信号かを判断することができない。
つまり、このように同一伝送線鶴に３つ（或はそれ以上
）のパルス送受信回略を接続する伝送回略では送信可能
なパルス送受信回路は常に１つであり他のパルス送受信
回路は受信機としてのみ使用せねばならないと云う匁点
があった。このことはパルス送受信回路そのものに起因
している。第３図に従釆用いられていたパルス送受信回
路の一例を示す。図に於て端子２１，２２はＶｃｃなる
電位（例えばＯＶ）又様子２３にはＶＥＢなる電位（例
えば一５．２Ｖ）を印加する。端子２６，２８，３０は
各々第１図及び第２図で示されたパルス送受信回路の入
力信号印加端子、伝送線路端子、出力端子に相当する。
端子２４，２５，３１は各々基準電圧印加端子であり、
端子２９と２３の閥には適当な抵抗を接続するものとす
る。端子２８は入力端子２６への入力印加状態と相手側
送受信回路の出力状態に応じて約０，一０．８．一１．
６Ｖの３レベルがとり得るように成されている。又基準
電圧端子２７は入力端子２６への印加電圧がＨｉ熱しベ
ル（例えば−０．８Ｖ）の時は約一１．２Ｖ、功ｗレベ
ル（例えば一１．６Ｖ）の時は約−０．４Ｖと成るよう
設計されている。今相手側送信機信号がＨｉ劫で入力端
子２６が山ｗの時は端子８は約一０．８Ｖであり端子２
７が−０．４Ｖのためにトランジスタ３３が導通となり
出力端子３０はＨｉｇｈレベルとなる。相手側送信機信
号も山ｗの時は端子２８は約ＯＶでありトランジスタ３
２が導通となり出力端子３０は山ｗレベルとなる。又相
手側送信機信号及び入力端子２６が共にＨｉｇｈレベル
の時は端子２８は約一０．６Ｖであるが端子２７の電位
が約一１．２Ｖとなるので出力端子３川まＨｉｇｈレベ
ルとなる。このように２つのパルス送受信回路間であれ
ば問題はないのだが、端子２８につながる伝送線路に更
に第三の送受信回路を付加すれば、端子２８のレベルが
どの送受信回路の入力信号によって成されたものかを判
断することができなくなってしまう。従ってこのような
従来の送受信回路を用いたのでは一本の伝送線路に接続
された例えば３つの送受信回路間で独立した各々のパル
ス信号を同時に送受することは不可能であった。すなわ
ち機能フロック内に於けるデータ処理回路は集積回路技
術の進歩によって著しく高密度化、小型化されてきたが
、機能ブロック間に於てはその接続に要する信号本数の
ため物理的に小型化が制約されている。このためそれら
の機能ブロック間のパルス伝送に要する時間によって装
置の性能の向上も制約されているのが現状である。本発
明は一本の伝送線路に接続される３つのパルス送受信回
路に於て、伝送線路へ送られる各々のパルス送信信号の
レベルに差を設け、それらの和信号を受信部まで受信し
その和信号から各々の相手側送信信号を出力する機能を
有するパルス送受信回路を用いることにより上記欠点を
解決し機館ブロック間に必要とされる伝送線路本数を削
減すると共に装置の小型化及び信号伝送時間の短縮を達
成する回路を提供するものである。
）のパルス送受信回略を接続する伝送回略では送信可能
なパルス送受信回路は常に１つであり他のパルス送受信
回路は受信機としてのみ使用せねばならないと云う匁点
があった。このことはパルス送受信回路そのものに起因
している。第３図に従釆用いられていたパルス送受信回
路の一例を示す。図に於て端子２１，２２はＶｃｃなる
電位（例えばＯＶ）又様子２３にはＶＥＢなる電位（例
えば一５．２Ｖ）を印加する。端子２６，２８，３０は
各々第１図及び第２図で示されたパルス送受信回路の入
力信号印加端子、伝送線路端子、出力端子に相当する。
端子２４，２５，３１は各々基準電圧印加端子であり、
端子２９と２３の閥には適当な抵抗を接続するものとす
る。端子２８は入力端子２６への入力印加状態と相手側
送受信回路の出力状態に応じて約０，一０．８．一１．
６Ｖの３レベルがとり得るように成されている。又基準
電圧端子２７は入力端子２６への印加電圧がＨｉ熱しベ
ル（例えば−０．８Ｖ）の時は約一１．２Ｖ、功ｗレベ
ル（例えば一１．６Ｖ）の時は約−０．４Ｖと成るよう
設計されている。今相手側送信機信号がＨｉ劫で入力端
子２６が山ｗの時は端子８は約一０．８Ｖであり端子２
７が−０．４Ｖのためにトランジスタ３３が導通となり
出力端子３０はＨｉｇｈレベルとなる。相手側送信機信
号も山ｗの時は端子２８は約ＯＶでありトランジスタ３
２が導通となり出力端子３０は山ｗレベルとなる。又相
手側送信機信号及び入力端子２６が共にＨｉｇｈレベル
の時は端子２８は約一０．６Ｖであるが端子２７の電位
が約一１．２Ｖとなるので出力端子３川まＨｉｇｈレベ
ルとなる。このように２つのパルス送受信回路間であれ
ば問題はないのだが、端子２８につながる伝送線路に更
に第三の送受信回路を付加すれば、端子２８のレベルが
どの送受信回路の入力信号によって成されたものかを判
断することができなくなってしまう。従ってこのような
従来の送受信回路を用いたのでは一本の伝送線路に接続
された例えば３つの送受信回路間で独立した各々のパル
ス信号を同時に送受することは不可能であった。すなわ
ち機能フロック内に於けるデータ処理回路は集積回路技
術の進歩によって著しく高密度化、小型化されてきたが
、機能ブロック間に於てはその接続に要する信号本数の
ため物理的に小型化が制約されている。このためそれら
の機能ブロック間のパルス伝送に要する時間によって装
置の性能の向上も制約されているのが現状である。本発
明は一本の伝送線路に接続される３つのパルス送受信回
路に於て、伝送線路へ送られる各々のパルス送信信号の
レベルに差を設け、それらの和信号を受信部まで受信し
その和信号から各々の相手側送信信号を出力する機能を
有するパルス送受信回路を用いることにより上記欠点を
解決し機館ブロック間に必要とされる伝送線路本数を削
減すると共に装置の小型化及び信号伝送時間の短縮を達
成する回路を提供するものである。
本発明の構成は、送信すべきパルス信号を入力しその出
力レベルと同一線路に接続される他のパルス送受信回路
が送信すべきパルス信号の出力レベルとを各々異なる２
値状態の全ての組み合わせが異なる電位差として出力さ
れるようにした送信信号を伝送線路に出力する伝送線路
駆動回路と、前記送信すべきパルス信号と受信する少な
くとも２つのパルス信号との和を示す電位と第一の基準
電圧信号の電位とを比較しその比較結果の信号と第二の
基準電圧信号とを比較し前記受信する少なくとも２つの
パルス信号を識別する伝送線路レベル検出回路と、前記
伝送線路駆動回路に接続され前記送信すべきパルス信号
に応じて前記第一の基準電圧信号の電位を切替えうる基
準電圧発生回路とを含むことを特徴とする。
力レベルと同一線路に接続される他のパルス送受信回路
が送信すべきパルス信号の出力レベルとを各々異なる２
値状態の全ての組み合わせが異なる電位差として出力さ
れるようにした送信信号を伝送線路に出力する伝送線路
駆動回路と、前記送信すべきパルス信号と受信する少な
くとも２つのパルス信号との和を示す電位と第一の基準
電圧信号の電位とを比較しその比較結果の信号と第二の
基準電圧信号とを比較し前記受信する少なくとも２つの
パルス信号を識別する伝送線路レベル検出回路と、前記
伝送線路駆動回路に接続され前記送信すべきパルス信号
に応じて前記第一の基準電圧信号の電位を切替えうる基
準電圧発生回路とを含むことを特徴とする。
上記礎成のパルス送受信回路を同一の伝送線路に３つ接
続する伝送回路に於て、伝送線路へ送られる各々の送信
信号レベルに差を設けそれらの和信号を受信部で受信し
その和信号から各々の相手側送信信号を出力する機能を
有するパルス送受信回路を用いることにより機能ブロッ
ク間の伝送線路本数を削減し、装置の小型化及び信号伝
送時間の短縮を達成することができる。
続する伝送回路に於て、伝送線路へ送られる各々の送信
信号レベルに差を設けそれらの和信号を受信部で受信し
その和信号から各々の相手側送信信号を出力する機能を
有するパルス送受信回路を用いることにより機能ブロッ
ク間の伝送線路本数を削減し、装置の小型化及び信号伝
送時間の短縮を達成することができる。
次に本発明の一実施例について図面を参照して説明する
。
。
第４図を参照するにそこには本発明に係るパルス送受信
回路の基本的思想を表わすブロック図が示されている。
図に於て５０，５１，５２はパルス送受信回路でありそ
の中で５４，５６，５８は送信部、５５，５７，５９は
受信部であり５３は伝送線路を示す。これらのパルス送
受信回路と伝送線路とは端子Ａ，Ｂ，Ｃで接続されてお
り送受信回路５０の入力信号Ｚは受信部５７，５９で出
力され、送受信回路５１の入力信号Ｙは受信部５５，５
９で出力され、送受信回路５２の入力信号×は受信部５
５，５７で出力される。これらの送受信を一本の伝送線
路５３で且つ同時に行なおうとするものである。第５図
は本発明の一実施例を示すパルス送受信回路である。
回路の基本的思想を表わすブロック図が示されている。
図に於て５０，５１，５２はパルス送受信回路でありそ
の中で５４，５６，５８は送信部、５５，５７，５９は
受信部であり５３は伝送線路を示す。これらのパルス送
受信回路と伝送線路とは端子Ａ，Ｂ，Ｃで接続されてお
り送受信回路５０の入力信号Ｚは受信部５７，５９で出
力され、送受信回路５１の入力信号Ｙは受信部５５，５
９で出力され、送受信回路５２の入力信号×は受信部５
５，５７で出力される。これらの送受信を一本の伝送線
路５３で且つ同時に行なおうとするものである。第５図
は本発明の一実施例を示すパルス送受信回路である。
第５図に於て６７は伝送線路駆動回賂、６８は基準電圧
発生及び切換え回路、６９は伝送線路レベル検出及び出
力回路であり端子７０はＶｃｃなる電位（例えばＯＶ）
を、端子７１‘まＶＥ８なる電位（例えば一５．２Ｖ）
を印加し又端子８０，８１，８２，８３，８４，８５，
８６，８７には各々基準電圧を印加する。端子７２，７
３，７４，７５は各々第４図に於ける例えばパルス送受
信回路第４図の５０のＺ入力端子、伝送線路のＡ端子、
Ｘ出力端子、Ｙ出力端子に相当する。以下第４図に示さ
れた伝送回路に於てパルス送受信回路５０として第５図
に示された回路を用いた時について、その回路動作を説
明する。パルス送受信回路５０，５１，５２に於てトラ
ンジスタ１２８に流れる電流比を１：１．５：２とする
ように端子７６と７１の間に適当な抵抗を挿入し×，Ｙ
，Ｚの３入力信号のうちＸの信号レベルだけをＬｏｗレ
ベル（例えば一１．６Ｖ）とすると、伝送線路電位は−
０．８Ｖ、Ｙの信号レベルだけＬｏｗレベル（例えば一
１．６Ｖ）とすると−１．２Ｖ，Ｚの信号レベルだけを
功ｗレベル（例えば一１．６Ｖ）とすると−１．６Ｖと
なるよう設計されてる場合、これら３入力の組合せ方に
よって伝送線路の電位がとり得るレベルは８通りとなる
。
発生及び切換え回路、６９は伝送線路レベル検出及び出
力回路であり端子７０はＶｃｃなる電位（例えばＯＶ）
を、端子７１‘まＶＥ８なる電位（例えば一５．２Ｖ）
を印加し又端子８０，８１，８２，８３，８４，８５，
８６，８７には各々基準電圧を印加する。端子７２，７
３，７４，７５は各々第４図に於ける例えばパルス送受
信回路第４図の５０のＺ入力端子、伝送線路のＡ端子、
Ｘ出力端子、Ｙ出力端子に相当する。以下第４図に示さ
れた伝送回路に於てパルス送受信回路５０として第５図
に示された回路を用いた時について、その回路動作を説
明する。パルス送受信回路５０，５１，５２に於てトラ
ンジスタ１２８に流れる電流比を１：１．５：２とする
ように端子７６と７１の間に適当な抵抗を挿入し×，Ｙ
，Ｚの３入力信号のうちＸの信号レベルだけをＬｏｗレ
ベル（例えば一１．６Ｖ）とすると、伝送線路電位は−
０．８Ｖ、Ｙの信号レベルだけＬｏｗレベル（例えば一
１．６Ｖ）とすると−１．２Ｖ，Ｚの信号レベルだけを
功ｗレベル（例えば一１．６Ｖ）とすると−１．６Ｖと
なるよう設計されてる場合、これら３入力の組合せ方に
よって伝送線路の電位がとり得るレベルは８通りとなる
。
これらの関係を示したのが第６図である。第５図と比較
して説明すると３つの基準電圧発生回路の各々の基準電
圧端子９０，９１，９２は端子７２に印加されるＺ入力
の信号レベルがＨｉ熱しベル（例えば一０．８Ｖ）なら
ば各々−０．６Ｖ、一１．０Ｖ、一１．４ Ｖにトラン
ジスタ１００のベース・ェミツタ間電圧、ＶＢＥを加え
た電位となり、山ｗレベル（例えば一１．６Ｖ）ならば
各々−２．２Ｖ、一２．６Ｖ、一３．０Ｖ‘こＶ８８を
加えた電位となる。今、×，Ｙ，Ｚの各入力の信号レベ
ルがＨｉ蝕しベル（例えば一０．８Ｖ）とすると端子７
３は約〇Ｖでありトランジスタ１０１，１０３，１０５
が導通となりコレクタ電位９３，９４，９５の内部電位
レベルは共にＨｉｇｈレベル（約０Ｖ）となりトランジ
スタ１０７，１１１が導通となるためトランジスタ１１
４及び１１６と１１７のどちらかが導適状態となり出力
端子７４，７５の信号レベルは共にＨｉ餌レベル（例え
ば一０．８Ｖ）となり各々×．Ｙ信号を正しく出力端子
している。次のＸの信号レベルだけＬｏｗレベル（例え
ば一１．６Ｖ）とすると端子７３は約一０．８Ｖであり
トランジスタ１ ０２，１ ０ ３，１ ０５は導通と
なりコレクタ電位９３の内部電位しべルはＬｏｗレベル
（約一０．８Ｖ）、９４，９５の内部電位レベルはＨｉ
離しベル（約ＯＶ）となりトランジスタ１０７，１１１
が導通となりトランジスタ１１５と１１６が導適状態と
なるため出力端子７４の信号レベルはＬｏｗレベル（例
えば一１．６Ｖ）、７５の信号レベルはＨｉ亀レベル（
例えば一０．８Ｖ）となる。Ｙの信号レベルだけＬｏｗ
レベル（例えば一１．６Ｖ）とすると端子７３は約一１
．２Ｖでありトランジスタ１０２，１０４，１０５が導
適状態となりコレク夕電位９３，９４の内部電位レベル
が山ｗレベル（（例えば一０．８Ｖ）、９５の内部電位
レベルがＨｉ亀レベル（約ＯＶ）となりトランジスタ１
１０，１１２が導通となるためトランジスタ１１３，１
１８が導通状態となるため出力端子７４の信号レベルは
Ｈｉｇｈレベル（例えば一０．８Ｖ）、７５の信号レベ
ルは山ｗレベル（例えば一１．６Ｖ）となる。ＸとＹ両
信号の信号レベルが山ｗレベル（例えば一１．６Ｖ）と
なる。ＸとＹ両信号が山ｗレベルとする端子７３は約一
２．０Ｖでありトランジスタ１０２，１０４，１０６が
導通となりコレクタ電位９３，９４，９５の内部電位レ
ベルが山ｗレベル（例えば−０．８Ｖ）となりトランジ
スタ１０９，１１２が導通となるためトランジスタ１１
５，１１８が導適状態となるので出力端子７４，７５の
信号レベルは共に山ｗレベル（例えば一１．６Ｖ）とな
る。次にＺ信号自身の信号レベルが山ｗレベル（例えば
−１．６Ｖ）で且つＸ信号の信号レベルがいｗレベル（
例えば一１．６Ｖ）の時は端子７３は約一２．４Ｖとな
るが基準電圧端子９０，９１，９２のレベルも各々約１
．６Ｖ降下するのでトランジスタ１０２，１０３，１０
５が導通となりコレクタ電位９３の内部電位レベルはＬ
ｏｗレベル（約一０．８Ｖ）、９４，９５の内部電位レ
ベルはＨｉ蝕しベル（約ＯＶ）となりトランジスタ１０
７，１１１が導通となるためトランジスタ１１５，１
１６が導適状態となり出力端子７４の信号レベルはＬｏ
ｗレベル（例えば一１．６Ｖ）、７５の信号レベルはＨ
ｉｇｈレベル（例えば一０．８Ｖ）となり、Ｘ，Ｙ両信
号を正しく出力している。他の組合せについても全く同
機の説明が成されるが、以上は伝送線路の８通りのレベ
ルを識別するため最小４０位ｒＶを設けたがこれに限定
する意図はなく上記伝送線路の電位を識別し得る電位差
であれば更に小さい方が有利であることは勿論である。
なお上述の実施例において基準電圧発生回路６８は、伝
送線路駆動回路６７の入力端子７２にＨｉｇｈレベルの
信号を入力した場合に例えば全てＯＦＦの状態で基準電
圧を発生する。すなわちトランジスタ１０２，１０４，
１０６のベース電位は−０．６Ｖ、一１．０Ｖ、一１．
４ Ｖに設定される。また前記入力端子７２に山ｗレベ
ルの信号を入力した場合に例えば全てＯＮの状態で基準
電圧を発生する。すなわちトランジスタ１０２，１０４
，１０６のベース電位は−２．２Ｖ、一２．６Ｖ「 一
３．０ｙに設定される。このように入力端子７２に入力
する送信すべきパルス信号の状態に応じて基準電圧が各
々切換えられることに注意されたい。本発明は以上説明
したように伝送線駆動回路、２通りの電圧レベルを出力
できる基準電圧発生回路、受信レベル検出出力回路から
成るパルス送受信回路を一本の伝送線路のＡ端、Ｂ端、
Ｃ端に各々接続することにより、Ａ端とＢ端、Ｂ端とＣ
端、Ｃ機とＡ端の各パルスの送受信を同時に実行するこ
とができ、機能ブロック間において必要とされる伝送線
路本数を削減するとともに、装置の小型化及び信号伝送
時間の短縮化を達成することができる。
して説明すると３つの基準電圧発生回路の各々の基準電
圧端子９０，９１，９２は端子７２に印加されるＺ入力
の信号レベルがＨｉ熱しベル（例えば一０．８Ｖ）なら
ば各々−０．６Ｖ、一１．０Ｖ、一１．４ Ｖにトラン
ジスタ１００のベース・ェミツタ間電圧、ＶＢＥを加え
た電位となり、山ｗレベル（例えば一１．６Ｖ）ならば
各々−２．２Ｖ、一２．６Ｖ、一３．０Ｖ‘こＶ８８を
加えた電位となる。今、×，Ｙ，Ｚの各入力の信号レベ
ルがＨｉ蝕しベル（例えば一０．８Ｖ）とすると端子７
３は約〇Ｖでありトランジスタ１０１，１０３，１０５
が導通となりコレクタ電位９３，９４，９５の内部電位
レベルは共にＨｉｇｈレベル（約０Ｖ）となりトランジ
スタ１０７，１１１が導通となるためトランジスタ１１
４及び１１６と１１７のどちらかが導適状態となり出力
端子７４，７５の信号レベルは共にＨｉ餌レベル（例え
ば一０．８Ｖ）となり各々×．Ｙ信号を正しく出力端子
している。次のＸの信号レベルだけＬｏｗレベル（例え
ば一１．６Ｖ）とすると端子７３は約一０．８Ｖであり
トランジスタ１ ０２，１ ０ ３，１ ０５は導通と
なりコレクタ電位９３の内部電位しべルはＬｏｗレベル
（約一０．８Ｖ）、９４，９５の内部電位レベルはＨｉ
離しベル（約ＯＶ）となりトランジスタ１０７，１１１
が導通となりトランジスタ１１５と１１６が導適状態と
なるため出力端子７４の信号レベルはＬｏｗレベル（例
えば一１．６Ｖ）、７５の信号レベルはＨｉ亀レベル（
例えば一０．８Ｖ）となる。Ｙの信号レベルだけＬｏｗ
レベル（例えば一１．６Ｖ）とすると端子７３は約一１
．２Ｖでありトランジスタ１０２，１０４，１０５が導
適状態となりコレク夕電位９３，９４の内部電位レベル
が山ｗレベル（（例えば一０．８Ｖ）、９５の内部電位
レベルがＨｉ亀レベル（約ＯＶ）となりトランジスタ１
１０，１１２が導通となるためトランジスタ１１３，１
１８が導通状態となるため出力端子７４の信号レベルは
Ｈｉｇｈレベル（例えば一０．８Ｖ）、７５の信号レベ
ルは山ｗレベル（例えば一１．６Ｖ）となる。ＸとＹ両
信号の信号レベルが山ｗレベル（例えば一１．６Ｖ）と
なる。ＸとＹ両信号が山ｗレベルとする端子７３は約一
２．０Ｖでありトランジスタ１０２，１０４，１０６が
導通となりコレクタ電位９３，９４，９５の内部電位レ
ベルが山ｗレベル（例えば−０．８Ｖ）となりトランジ
スタ１０９，１１２が導通となるためトランジスタ１１
５，１１８が導適状態となるので出力端子７４，７５の
信号レベルは共に山ｗレベル（例えば一１．６Ｖ）とな
る。次にＺ信号自身の信号レベルが山ｗレベル（例えば
−１．６Ｖ）で且つＸ信号の信号レベルがいｗレベル（
例えば一１．６Ｖ）の時は端子７３は約一２．４Ｖとな
るが基準電圧端子９０，９１，９２のレベルも各々約１
．６Ｖ降下するのでトランジスタ１０２，１０３，１０
５が導通となりコレクタ電位９３の内部電位レベルはＬ
ｏｗレベル（約一０．８Ｖ）、９４，９５の内部電位レ
ベルはＨｉ蝕しベル（約ＯＶ）となりトランジスタ１０
７，１１１が導通となるためトランジスタ１１５，１
１６が導適状態となり出力端子７４の信号レベルはＬｏ
ｗレベル（例えば一１．６Ｖ）、７５の信号レベルはＨ
ｉｇｈレベル（例えば一０．８Ｖ）となり、Ｘ，Ｙ両信
号を正しく出力している。他の組合せについても全く同
機の説明が成されるが、以上は伝送線路の８通りのレベ
ルを識別するため最小４０位ｒＶを設けたがこれに限定
する意図はなく上記伝送線路の電位を識別し得る電位差
であれば更に小さい方が有利であることは勿論である。
なお上述の実施例において基準電圧発生回路６８は、伝
送線路駆動回路６７の入力端子７２にＨｉｇｈレベルの
信号を入力した場合に例えば全てＯＦＦの状態で基準電
圧を発生する。すなわちトランジスタ１０２，１０４，
１０６のベース電位は−０．６Ｖ、一１．０Ｖ、一１．
４ Ｖに設定される。また前記入力端子７２に山ｗレベ
ルの信号を入力した場合に例えば全てＯＮの状態で基準
電圧を発生する。すなわちトランジスタ１０２，１０４
，１０６のベース電位は−２．２Ｖ、一２．６Ｖ「 一
３．０ｙに設定される。このように入力端子７２に入力
する送信すべきパルス信号の状態に応じて基準電圧が各
々切換えられることに注意されたい。本発明は以上説明
したように伝送線駆動回路、２通りの電圧レベルを出力
できる基準電圧発生回路、受信レベル検出出力回路から
成るパルス送受信回路を一本の伝送線路のＡ端、Ｂ端、
Ｃ端に各々接続することにより、Ａ端とＢ端、Ｂ端とＣ
端、Ｃ機とＡ端の各パルスの送受信を同時に実行するこ
とができ、機能ブロック間において必要とされる伝送線
路本数を削減するとともに、装置の小型化及び信号伝送
時間の短縮化を達成することができる。
以上の説明は同一伝送線路上に第５図に示されたパルス
送受回路が３つ接続された伝送回路について述べたが、
この回路を使用する伝送回路を以上のような伝送回路に
限定する意図はなく、例えば第７図に示す如く３つ以上
のパルス送受信回路を同一伝送線路に接続することも可
能である。
送受回路が３つ接続された伝送回路について述べたが、
この回路を使用する伝送回路を以上のような伝送回路に
限定する意図はなく、例えば第７図に示す如く３つ以上
のパルス送受信回路を同一伝送線路に接続することも可
能である。
第７図の使用例は１５０，１５５で示されたパルス送受
信回路が各々×，Ｙなる信号を送信する場合、同一線路
上の１６１，１５２，１５３，１５４で示されたパルス
送受信回路では各々×，Ｙ信号を識別できることを表わ
している。この場合、１６１，１６２，１６３，１６４
の入力端子はＬｏｗレベルとし１ ５１，１ ５２，１
５３，１ ５４で示されたパルス送受信回路を受信機
能だけを持たせるものとする。そのため送信機能をも持
つ１５０，１５５の出力端子１６５，１６６にはＬｏｗ
レベルが現われることになる。第８図は同機に多数のパ
ルス送受信回路が同一線路上に接続されており、１５６
，１５７，１５８で示されたパルス送受信回路間で各々
Ｘ，Ｙ，Ｚなる信号を送受している伝送回路を示すもの
だが、この場合も信号送受に関知しない１５９，１６８
，１６０の入力端子１７０，１７３，１７６を山ｗレベ
ルに設定すれば、１５９，１６８，１６０で示されたパ
ルス送受信回路の接続は×，Ｙ，Ｚの信号送受には全く
影響を与えない。本発明は以上説明したようなパルス送
受信回路を３つ同一伝送線路に接続することにより自分
自身パルス信号を送信できると同時に他の２つのパルス
送受信回路からの独立した２つのパルス信号を受信する
ことができ、機能ブロック間の伝送線路本数を削減し装
置の小型化及び信号伝送時間の短縮を達成する効果があ
る。
信回路が各々×，Ｙなる信号を送信する場合、同一線路
上の１６１，１５２，１５３，１５４で示されたパルス
送受信回路では各々×，Ｙ信号を識別できることを表わ
している。この場合、１６１，１６２，１６３，１６４
の入力端子はＬｏｗレベルとし１ ５１，１ ５２，１
５３，１ ５４で示されたパルス送受信回路を受信機
能だけを持たせるものとする。そのため送信機能をも持
つ１５０，１５５の出力端子１６５，１６６にはＬｏｗ
レベルが現われることになる。第８図は同機に多数のパ
ルス送受信回路が同一線路上に接続されており、１５６
，１５７，１５８で示されたパルス送受信回路間で各々
Ｘ，Ｙ，Ｚなる信号を送受している伝送回路を示すもの
だが、この場合も信号送受に関知しない１５９，１６８
，１６０の入力端子１７０，１７３，１７６を山ｗレベ
ルに設定すれば、１５９，１６８，１６０で示されたパ
ルス送受信回路の接続は×，Ｙ，Ｚの信号送受には全く
影響を与えない。本発明は以上説明したようなパルス送
受信回路を３つ同一伝送線路に接続することにより自分
自身パルス信号を送信できると同時に他の２つのパルス
送受信回路からの独立した２つのパルス信号を受信する
ことができ、機能ブロック間の伝送線路本数を削減し装
置の小型化及び信号伝送時間の短縮を達成する効果があ
る。
第１図及び第２図は従釆用いられているパルス送受信回
路の基本的思想を表わすブロック図、第３図は従来用い
られているパルス送受信回路、第４図は本発明のパルス
送受信回路の基本的思想を表わすブロック図、第５図は
本発明のパルス送受信回路の実施例、第６図は本発明の
パルス送受信信号を用いた伝送回路に於ける各点電位の
関係を具体的例で表わしたものである。 第７図及び第８図は本発明のパルス送受信回路の第２、
第３の使用例を表わすブロック図である。１，２，８，
９，１０，５０，５１，５２，１５０〜１６０，１６８
・・・・・・パルス送受信回路、５４，５６，５８・・
・・・・パルス送受信回路の送信部、５５，５７，５９
……パルス送受信回路の受信部、３，１１，５３・…・
・信号伝送線路、２１，２２，２３，７０，７１・・・
…電源端子、４，６，Ｔ２，１４，１６，２６，７２，
１６１〜１６４，１７０，１７３，１７６・・・・・・
入力端子、５，７，１３，１５，１７，３０，７４，１
６５，１６６，１７１，１７２，１７４，１７５，１７
７，１７８・・・・・・出力端子、２４，２５，３１，
８０，８１，８２，８３，８４，８５，８６，８７・・
・・・・基準電圧印加端子、２８，７３・・・・・・伝
送線路接続端子、２９，７６・・・・・・抵抗接続端子
、３２，３３，３４，１００〜１３１……トランジスタ
。 才」図才２図 対ミ図 図 寸 ポ 図 り 桃 希ら図 図 叢 図 袋
路の基本的思想を表わすブロック図、第３図は従来用い
られているパルス送受信回路、第４図は本発明のパルス
送受信回路の基本的思想を表わすブロック図、第５図は
本発明のパルス送受信回路の実施例、第６図は本発明の
パルス送受信信号を用いた伝送回路に於ける各点電位の
関係を具体的例で表わしたものである。 第７図及び第８図は本発明のパルス送受信回路の第２、
第３の使用例を表わすブロック図である。１，２，８，
９，１０，５０，５１，５２，１５０〜１６０，１６８
・・・・・・パルス送受信回路、５４，５６，５８・・
・・・・パルス送受信回路の送信部、５５，５７，５９
……パルス送受信回路の受信部、３，１１，５３・…・
・信号伝送線路、２１，２２，２３，７０，７１・・・
…電源端子、４，６，Ｔ２，１４，１６，２６，７２，
１６１〜１６４，１７０，１７３，１７６・・・・・・
入力端子、５，７，１３，１５，１７，３０，７４，１
６５，１６６，１７１，１７２，１７４，１７５，１７
７，１７８・・・・・・出力端子、２４，２５，３１，
８０，８１，８２，８３，８４，８５，８６，８７・・
・・・・基準電圧印加端子、２８，７３・・・・・・伝
送線路接続端子、２９，７６・・・・・・抵抗接続端子
、３２，３３，３４，１００〜１３１……トランジスタ
。 才」図才２図 対ミ図 図 寸 ポ 図 り 桃 希ら図 図 叢 図 袋
Claims (1)
- １ 送信すべきパルス信号を入力しその出力レベルと同
一線路に接続される他のパルス送受信回路が送信すべき
パルス信号の出力レベルとを各々異なる２値状態の全て
の組み合わせが異なる電位差として出力されるようにし
た送信信号を伝送線路に出力する伝送線路駆動回路と、
前記送信すべきパルス信号と受信する少なくとも２つ
のパルス信号との相を示す電位と第一の基準電圧信号の
電位とを比較しその比較結果の信号と第二の基準電圧信
号とを比較し前記受信する少なくとも２つのパルス信号
を識別する伝送線路レベル検出回路と、 前記伝送線路
駆動回路に接続され前記送信すべきパルス信号に応じて
前記第一の基準電圧信号の電位を切替えうる基準電圧発
生回路とを含むことを特徴とするパルス送受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8683776A JPS6024620B2 (ja) | 1976-07-20 | 1976-07-20 | パルス送受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8683776A JPS6024620B2 (ja) | 1976-07-20 | 1976-07-20 | パルス送受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5312215A JPS5312215A (en) | 1978-02-03 |
| JPS6024620B2 true JPS6024620B2 (ja) | 1985-06-13 |
Family
ID=13897912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8683776A Expired JPS6024620B2 (ja) | 1976-07-20 | 1976-07-20 | パルス送受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024620B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771675B1 (en) | 2000-08-17 | 2004-08-03 | International Business Machines Corporation | Method for facilitating simultaneous multi-directional transmission of multiple signals between multiple circuits using a single transmission line |
| JP2004320530A (ja) | 2003-04-17 | 2004-11-11 | Ricoh Co Ltd | 電源供給システム装置 |
| JP2008125124A (ja) * | 2008-02-01 | 2008-05-29 | Ricoh Co Ltd | 信号伝送装置 |
-
1976
- 1976-07-20 JP JP8683776A patent/JPS6024620B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5312215A (en) | 1978-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5111080A (en) | Complementary signal transmission circuit with impedance matching circuitry | |
| US5781585A (en) | Arrangement for monitoring a two-wire bus line | |
| US5264744A (en) | Complementary signal transmission circuit with impedance matching circuitry | |
| US6346832B1 (en) | Multi-channel signaling | |
| JPH01501275A (ja) | トランシーバ用ターミネータ | |
| US5436887A (en) | Digital full-duplex transceiver | |
| EP0219846B1 (en) | Latch circuit tolerant of undefined control signals | |
| US4167727A (en) | Logic circuits incorporating a dual function input | |
| JPS6024620B2 (ja) | パルス送受信回路 | |
| JPS59501391A (ja) | デイジタル信号送信および受信装置 | |
| US4918329A (en) | Data transmission system | |
| EP0450453B1 (en) | BICMOS input circuit for detecting signals out of ECL range | |
| US6040709A (en) | Ternary signal input circuit | |
| US5748024A (en) | Level convertor | |
| US6181167B1 (en) | Full duplex CMOS communication | |
| EP0865043A2 (en) | Sense amplifier | |
| EP0617429A3 (en) | Semiconductor memory device with a test circuit. | |
| US5304923A (en) | Integrated circuit device having signal discrimination circuit and method of testing the same | |
| US5142222A (en) | Integrated circuit device having signal discrimination circuit and method of testing same | |
| US3983324A (en) | Full duplex driver/receiver | |
| JP2845000B2 (ja) | 双方向性信号線の信号送受信回路 | |
| US6541998B2 (en) | Active termination circuit with an enable/disable | |
| JPH07202863A (ja) | Ｃｍｏｓ同時双方向送受信回路 | |
| JP3344878B2 (ja) | 双方向通信用インターフェイス回路 | |
| JP2000509586A (ja) | ライン受信回路 |