JPS6024744A - 時分割多重通信装置の送信同期回路 - Google Patents
時分割多重通信装置の送信同期回路Info
- Publication number
- JPS6024744A JPS6024744A JP58133920A JP13392083A JPS6024744A JP S6024744 A JPS6024744 A JP S6024744A JP 58133920 A JP58133920 A JP 58133920A JP 13392083 A JP13392083 A JP 13392083A JP S6024744 A JPS6024744 A JP S6024744A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- terminal station
- main signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/12—Arrangements providing for calling or supervisory signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、時分割多重通信装置の送信同期回路に関す
るものである。
るものである。
従来、この種の回路として第１図に示すものがあった。
図において、１は時分割多重通信装置の端局部、２は無
線部の送信同期回路で、この送信同期回路２において、
３はメモリ回路、４は端局部１の主信号からクロックを
抽出するクロック抽出回路、５は抽出されたクロックが
入力される位相検波回路、６は無線系クロックを発振す
る無線系クロック発振回路、２０は上記両回路５．６に
より形成される位相同期ループ、７はこの位相同期ルー
プ２０からの無線系クロックに応した補助信号を発生す
る補助信号発生回路、８はメモリ回路３からの主信号と
補助信号とを合成するオア回路である。
線部の送信同期回路で、この送信同期回路２において、
３はメモリ回路、４は端局部１の主信号からクロックを
抽出するクロック抽出回路、５は抽出されたクロックが
入力される位相検波回路、６は無線系クロックを発振す
る無線系クロック発振回路、２０は上記両回路５．６に
より形成される位相同期ループ、７はこの位相同期ルー
プ２０からの無線系クロックに応した補助信号を発生す
る補助信号発生回路、８はメモリ回路３からの主信号と
補助信号とを合成するオア回路である。
次に動作について説明する。端局部１より主信号がメモ
リ回路３に加えられる。一方クロック抽出回路４によっ
て主信号のクロックが抽出され、位相検波回路５に加え
られる。無線系クロック発振回路６は位相検波回路５と
ともに位相同期ループ２０を形成している。そしてこの
クロック発振回路６で発生した無線系クロックにより端
局部１よりの主信号はメモリ回路３からスピード変換さ
れて読出される。このスピード変換された主信号は、補
助信号発生回路７で発生する補助信号とオア回路８によ
って合成出力される。
リ回路３に加えられる。一方クロック抽出回路４によっ
て主信号のクロックが抽出され、位相検波回路５に加え
られる。無線系クロック発振回路６は位相検波回路５と
ともに位相同期ループ２０を形成している。そしてこの
クロック発振回路６で発生した無線系クロックにより端
局部１よりの主信号はメモリ回路３からスピード変換さ
れて読出される。このスピード変換された主信号は、補
助信号発生回路７で発生する補助信号とオア回路８によ
って合成出力される。
従来の時分割多重通信装置の送信同期回路は以上のよう
に構成されているので、端局からの主信号が無くなった
とき、無線系のクロックは同期はずれをおこし、無線部
の送信同期回路だけで補助信号を送信することができな
いという欠点があった。
に構成されているので、端局からの主信号が無くなった
とき、無線系のクロックは同期はずれをおこし、無線部
の送信同期回路だけで補助信号を送信することができな
いという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、無線部の送信同期回路に端局部か
らの主信号の有無を判定する端局信号検出回路を付加し
、主信号があるときは主信号から抽出したクロックに位
相同期した補助信号を発生し主信号がないときは主信号
がなくなる前のそれ自身の出力に位相同期した補助信号
を出力することにより、主信号がなくなったときにも無
線部の送信同期回路だけで補助信号を送信することを可
能とした時分割多重通信装置の送信同期回路を提供する
ことを目的としている。
めになされたもので、無線部の送信同期回路に端局部か
らの主信号の有無を判定する端局信号検出回路を付加し
、主信号があるときは主信号から抽出したクロックに位
相同期した補助信号を発生し主信号がないときは主信号
がなくなる前のそれ自身の出力に位相同期した補助信号
を出力することにより、主信号がなくなったときにも無
線部の送信同期回路だけで補助信号を送信することを可
能とした時分割多重通信装置の送信同期回路を提供する
ことを目的としている。
以下、この発明の一実施例を図について説明する。第２
図において、第１図と同一符号は同一のものを示す。９
は端局部１からの主信号の有無を検出する端局信号検出
モニタ回路、２１は位相同期ループ２０の入力りロソク
を切換えるクロック切換回路であり、該回路２１におい
て１０．１１はアンド回路、１２はオア回路、１３ばイ
ンバータ回路である。そしてこのクロック切換回路２１
の切換動作により、位相同期ループ２０は主信号がある
ときは主信号から抽出したクロックに位相同期した信号
を、主信号がないときは主信号がなくなる直前のそれ自
身の出力に同期した信号を出力するようになっている。
図において、第１図と同一符号は同一のものを示す。９
は端局部１からの主信号の有無を検出する端局信号検出
モニタ回路、２１は位相同期ループ２０の入力りロソク
を切換えるクロック切換回路であり、該回路２１におい
て１０．１１はアンド回路、１２はオア回路、１３ばイ
ンバータ回路である。そしてこのクロック切換回路２１
の切換動作により、位相同期ループ２０は主信号がある
ときは主信号から抽出したクロックに位相同期した信号
を、主信号がないときは主信号がなくなる直前のそれ自
身の出力に同期した信号を出力するようになっている。
次に動作について説明する。主信号のある場合の動作は
従来と同様であるが、この場合の端局信号検出モニタ回
路９の出力によってクロック切換回路２１のアンド回路
１ｏは開状態となり、クロック抽出回路４からの端局ク
ロック信号は該アンド回路１０．オア回路１２を通って
位相検波回路５に加えられる。この場合、アンド回路１
１はインバータ回路１３により閉状態となり、無線系ク
ロック信号はオア回路１２には供給されない。
従来と同様であるが、この場合の端局信号検出モニタ回
路９の出力によってクロック切換回路２１のアンド回路
１ｏは開状態となり、クロック抽出回路４からの端局ク
ロック信号は該アンド回路１０．オア回路１２を通って
位相検波回路５に加えられる。この場合、アンド回路１
１はインバータ回路１３により閉状態となり、無線系ク
ロック信号はオア回路１２には供給されない。
一方、端局部１からの主信号が無くなったときは、端局
信号検出モニタ回路９の出力によってアンド回路１０は
閉状態となり、逆にアンド回路１１が開状態となって無
線系クロック信号がアンド回路１１．オア回路１２を通
って位相検波回路５に加えられ、主信号がな（でも無線
系クロック信号により位相同期ループが形成され、クロ
ックは同期はずれをおこさなくなる。
信号検出モニタ回路９の出力によってアンド回路１０は
閉状態となり、逆にアンド回路１１が開状態となって無
線系クロック信号がアンド回路１１．オア回路１２を通
って位相検波回路５に加えられ、主信号がな（でも無線
系クロック信号により位相同期ループが形成され、クロ
ックは同期はずれをおこさなくなる。
以上の動作により、本実施例回路は端局信号がなくても
、無線部の送信同期回路２だけで補助信号を送信するこ
とができる。
、無線部の送信同期回路２だけで補助信号を送信するこ
とができる。
なお、上記実施例では時分割多重通信装置の送信同期回
路について説明したが、この発明はこれのみに限定され
るものではなく、クロック信号のスピードを変換して、
補助信号を挿入する回路にも適用でき、上記実施例と同
様の効果を奏する。
路について説明したが、この発明はこれのみに限定され
るものではなく、クロック信号のスピードを変換して、
補助信号を挿入する回路にも適用でき、上記実施例と同
様の効果を奏する。
以上のように、この発明によれば時分割多重通信装置の
送信同期回路に、端局部からの主信号の有無を判定する
端局信号検出回路を付加し、主信号があるときは主信号
から抽出したクロックに位相同期した補助信号を発生し
主信号がないときは主信号がなくなる前のそれ自身の出
力に位相同期した補助信号を出力するように構成したの
で、端局部なしでも無線部の補助信号を伝送できる効果
がある。
送信同期回路に、端局部からの主信号の有無を判定する
端局信号検出回路を付加し、主信号があるときは主信号
から抽出したクロックに位相同期した補助信号を発生し
主信号がないときは主信号がなくなる前のそれ自身の出
力に位相同期した補助信号を出力するように構成したの
で、端局部なしでも無線部の補助信号を伝送できる効果
がある。
第１図は従来の時分割多重通信装置の送信同期回路を示
す図、第２図はこの発明の一実施例による送信同期回路
を示す図である。 図中、１は時分割多重通信装置の端局部、２は無線部の
送信同期回路、４はクロック抽出回路、２０は位相同期
ループ、５は位相検波回路、６は無線系クロック発振回
路、７は補助信号発生回路、８はオア回路（合成回路）
、９は端局信号検出モニタ回路、１０．１１はアンド回
路、１２はオア回路、１３はインバータ回路である。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄
す図、第２図はこの発明の一実施例による送信同期回路
を示す図である。 図中、１は時分割多重通信装置の端局部、２は無線部の
送信同期回路、４はクロック抽出回路、２０は位相同期
ループ、５は位相検波回路、６は無線系クロック発振回
路、７は補助信号発生回路、８はオア回路（合成回路）
、９は端局信号検出モニタ回路、１０．１１はアンド回
路、１２はオア回路、１３はインバータ回路である。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄
Claims (1)
- （１１端局部から入力される主信号からクロックを抽出
するクロック抽出回路と、上記主信号の有無を検出する
端局信号検出回路と、上記主信号があるときは上記クロ
ック社位相同期した補助信号を発生し咳主信号がないと
きは該主信号がなくなる前の上記補助信号出力に位相同
期した補助信号を発生する位相同期ループと、上記主信
号と補助信号とを合成出力する合成回路とを備えたこと
を特徴とする時分割多重通信装置の送信同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58133920A JPS6024744A (ja) | 1983-07-20 | 1983-07-20 | 時分割多重通信装置の送信同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58133920A JPS6024744A (ja) | 1983-07-20 | 1983-07-20 | 時分割多重通信装置の送信同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6024744A true JPS6024744A (ja) | 1985-02-07 |
Family
ID=15116172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58133920A Pending JPS6024744A (ja) | 1983-07-20 | 1983-07-20 | 時分割多重通信装置の送信同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024744A (ja) |
-
1983
- 1983-07-20 JP JP58133920A patent/JPS6024744A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7057430B2 (en) | Clock shaping device and electronic instrument using the same | |
| JPS6024744A (ja) | 時分割多重通信装置の送信同期回路 | |
| JPH03195144A (ja) | リング型ローカルエリアネットワークのクロック同期装置 | |
| KR100188228B1 (ko) | 이중화된 타이밍 동기시스템의 타이밍 공급회로 | |
| JP2929837B2 (ja) | 信号同期回路 | |
| JPH04265016A (ja) | Ｐｌｌ回路 | |
| JP2988410B2 (ja) | クロック同期化システム | |
| JPH0595305A (ja) | 信号中継装置 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| JP2001223683A (ja) | 伝送装置 | |
| JPS6231229A (ja) | 中継装置 | |
| JPH0697922A (ja) | 機器障害検出方式 | |
| JPH07231316A (ja) | 双方向通信装置 | |
| JP2718050B2 (ja) | 中間中継器 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JP2001060942A (ja) | デジタル信号処理装置 | |
| JP2611246B2 (ja) | 無瞬断同期切替装置 | |
| JPH06189348A (ja) | 宅内データ回線終端装置 | |
| KR960007581B1 (ko) | 광수신부에서의 클럭 이중화 회로장치 | |
| KR960010575Y1 (ko) | 교환 시스템의 인터페이스 오류 방지회로 | |
| JPS58119253A (ja) | ビツト同期抽出装置 | |
| JPH05304508A (ja) | クロック供給方式 | |
| JPH058891B2 (ja) | ||
| JPH0411060B2 (ja) | ||
| JPS63296589A (ja) | Ｐｌｌ回路 |