JPS60247926A - テ−パドライエツチング法 - Google Patents

テ−パドライエツチング法

Info

Publication number
JPS60247926A
JPS60247926A JP60070122A JP7012285A JPS60247926A JP S60247926 A JPS60247926 A JP S60247926A JP 60070122 A JP60070122 A JP 60070122A JP 7012285 A JP7012285 A JP 7012285A JP S60247926 A JPS60247926 A JP S60247926A
Authority
JP
Japan
Prior art keywords
substrate
plasma
mask
etching
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60070122A
Other languages
English (en)
Inventor
バーナード・ゴロウイツツ
リチヤード・ジヨセフ・セイア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS60247926A publication Critical patent/JPS60247926A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 上の　野 本発明はドライエツチング法、特に基体上にテーパ孔を
形成するためのドライエツチング法に関する。
＊ｍ　ｉ 基体中に孔を形成するためにホトリソグラフィ及びエツ
チング技術を使用することは既知である。
本導体ウェハ及びチップ上の誘電体層中にか１る孔を形
成することは小型電子回路の製造における重要な操作で
ある。たとえば、ｌｌＷ電体層中にエツチングにより孔
を形成し、その後に該ｉｌｔｉｌｉｌ上１１属層を析着
させることができる。かくして金属は孔を充填してその
下にある導電体又は半導体層との接触を与える。
この型の回路の小型化が進むにつれて、きわめて小さい
孔を形成する方法はきわめて重要になる。
最適の方法はプラズマエツチング及び反応性イオンエツ
チングのようなドライエツチング法を包含し、これらの
方法は１マイクロメ一ター程度の寸法をもつ孔を形成し
得る。
この型の操作におけるエツチング方向は実質的に異方性
であり、実質的に垂直な側壁をもつ孔を形成する。その
結果、金属被膜工程中に段階被膜の問題が生起し、孔の
側壁上の厚みがそれ以外の場所よりも実質的に簿い金属
被膜層が与えられる。
これらの金属層の厚みの不均一性は亀裂及び電気抵抗の
変動を生起し、その結果回路の機能低下又は往々にして
完全な破壊を惹起し得る。
これらの問題を最小限に阻止するために、傾斜した側面
をもつ孔を形成する方法を開発する努力がなされてきた
。この目的を達成する一方法はそれ自体が傾斜した側面
をもつ慣用のくたとえばノボラック型の》ホトレジスト
マスクを形成することであった。基体がエッチング用媒
賀によってある程度まで溶蝕されるのにつれてこのマス
クはある程度まで異方性に浸蝕されるので、その結果基
体中に多少ともマスクの輪郭のレプリカが与えられる。
しかしながら、リソグラフィーの露光条件、表面トポグ
ラフィ−及び孔寸法のような変数は孔の輪郭及び寸法に
影響を及ぼし、この方法による精確な制御を困難又は不
可能にする。
したがって、本発明の主目的は改良されたドライエツチ
ング法を提供するにある。
本が明の別の一目的は傾斜した側面をもつ孔を形成し得
るポジ型ホトレジストを使用するプラズマエツチング法
を提供するにある。
本発明の別の一目的はエツチング工程中に孔の輪郭を厳
密に制御する方法を提供するにある。
本発明のさらに別の一目的はホトレジスト材料の固有の
性質を利用してホトレジストマスクの横方向エツチング
を達成する方法によって上記目的を達成することである
。
その他の目的は一部は当業者には自明でありまた一部は
以下の記載から明らかになるであろう。
明　の　旨 本発明は従来は有利な性質ではなくむしろ不利な性質と
考えられていたある種のホトレジスト物質の性質に基づ
くものである。その性質はか）るホトレジスト物質の浸
蝕に対する感受性である。
該浸蝕は実質的に等方性であり、エツチング工程中に制
御された等方性ホトレジスト浸蝕を使用することによっ
て等方性エツチング結果を達成せしめ得ることが認めら
れた。
したがって、本発明は、つぎの工程： （Ａｌ１体上にプラズマ作用によって等方性に浸蝕され
得る重合体状ホトレジスト物質から実質的に垂直の縁を
もつポジ型マスクを形成させ：（Ｂ）マスクされた基体
を該基体の異方性エツチング及び該マスクの制御された
等方性浸蝕の両方を生起する条件下でプラズマと接触さ
せ；そしてプラズマ接触を所望の終点に達するまで継続
し、それによって該基体中に少なくとも１個のテーパ孔
を形成させる； 工程からなるドライエツチング法を提供するものである
。
及里迎ＩＪ巳目Ｌ１ 本発明の詳細な説明に先立って、いくつかの用珀につい
て定銭す゛ることが必要である。用語孔゛′は基体のエ
ツチングによって形成された溝及びその他の凹状部を包
含する総称的意味で使用され、る。
用語゛等方性″は多方向、すなわち縦方向及び横方向の
両方に進むことを意味する。反対に゛異方性°′は当業
者に認識されている意味で縦方向のみに移動することを
表わすために使用される。エツチングにより形成された
孔のパテーパ度″は側壁の水平方向との角度である。
本発明の方法によってエツチングされ得る基体は無機ｖ
ｔ′ＩＩｔ物質を包含し、それらは一般に二酸化珪素、
窒化珪素、オキシ窒化珪素及びそれらの混合物のような
セラミック物質である。現在のところ、二酸化珪素が群
を抜いてもつとも普通に使用される誘電物質であり、そ
の使用が好ましい。本発明の多くの使用において、誘電
物質は金属、シリコン、ポリシリコン、ヒ化ガリウム又
はゲルマニウムのような誘電体又は半導体ベース上の層
を構成する。
本発明の方法の工程（Δ）にａ３いては、ホトレジスト
物質のポジ型マスクを基体の表面に形成させる。ホトレ
ジスト物質はプラズマ作用によって等方性に２蝕され得
るものである。か−る物質は当業者には既知であり、こ
れらは比較的低い重合熱をもちかつ比較的高いガラス転
移温度をもつ付加重合体を包含する。かする重合体の多
くは式 ％式％ （式中、Ｒ１はＣ１−４アルカリ基であり、Ｒ２はＣＯ
Ｒ３又はｃＯＯＲ’基テアリ、Ｒ３はＣ＋−４アルキル
基であり、Ｒ４はＣ１−４アルキル基又は力いる基と水
素との混合基である）をもつ反復単位を含む。したがっ
て、ホトレジストとして有用な付加重合体はメタルメタ
クリレート、エチルメタクリレート及びメチルイソプロ
ペニルケトンの単独重合体及びそれらとメタクリル酸と
の共重合体を包含する。特に好ましい付加重合体はポリ
（メチルメタクリレート）及びポリ（メチルイソプロペ
ニルケトン）、特に前者である。
ホトレジストマスクは塗布、露光及び現像工程を包含す
る慣用の方法によって基体表面上に形成される。露光及
び現像工程は形成されるマスクの縁が実質的に垂直にな
るような方法で達成される。
これは当業者には既知の方法で、典型的には二層レジス
ト、場合によっては二層間に保護層を有する二層レジス
トを用い、ついで上部層及び保護層を除去する方法によ
って達成され得る。この点に関しての詳細はたとえば米
国特許第４．３６０５８５号及び同第４．３６２９９Ｅ
Ｈ’明細書を参照されたい。はとんどの場合、ホ［−レ
ジストマスクは比較的厚く、典型的には約１〜２ミクロ
ンである。
工程（Ｂ）においては、マスクされた基体表面をエツチ
ング条件下でプラズマと接触させる。広範囲のプラズマ
ガスが本発明における使用に適当である。一般に、プラ
ズマガスは少なくとも一種のフッ素化合物、たとえばト
リフルオルメタン、テトラフルオルメタン、ヘギサフル
オルエタン又は三フッ化窒素を含み、通常はヘリウム又
はアルゴンのような不活性ガスとの混合物からなる。こ
の型のフッ素化合物はプラズマ状態に転化する際励起さ
れた中性種及びイオン種を生成し、これらが誘電体層と
反応して四フッ化珪素のような揮発性物質を形成し、そ
れによって該誘電体層をエツチングして所望の孔を形成
させる。
プラズマガスの選定はまた小トレジストマスクのｌ１ｉ
ｌＪＩＩｌされた浸蝕を達成するようになされる。これ
は一般にプラズマ中に少なくも一種の酸化剤を配合する
ことによって達成される。酸化剤としては酸素がその有
効性及び比較的経済的であるという理由で好ましく使用
される。三フッ化窒素はそれ自体が酸化剤であり、した
がってそれを使用する場合には追加の酸化剤は不必要で
ある。しかしながら、酸素のような補助酸化剤はそれ自
体が浸蝕種であり、さらにラジカルフッ素浸蝕種の形成
を助長するので、かする補助酸化剤の配合が後述するご
とく有利であ払 エツチング条件は慣用・のものである。エツチング条件
は通常のプラズマエツチングの条件であることができる
。すなわち典型的には比較的高い圧力（一般に約１〜１
０トルの範囲）及び比較的高い電力密＊（約１〜１０ワ
ツト／口２）の条件であり、それによって２０００〜５
０００Ａ／分程度のエツチング速度がもたらされる。別
法としては、反応性イオンエツチング条件を使用するこ
とができる。これらは一般により低い圧力（曲型的には
約０．０１〜０．２トル）及びより低い電力密度（約０
．１〜０．５ワット／ｃｍ”　）の条件であり、その結
果エツチング速度は幾分より低いものである。
基体に対でるプラズマの作用は基体の異方性エツチング
を生起せしめることである。同時に、それは主として酸
化剤によって与えられる原子ｒａＩｌＩ素及びフッ素の
ような中性種の作用の結果として小トレジストマスクの
等方性浸蝕を生起せしめる。
マスクの浸蝕３！麿はプラズマ中の酸化剤の割合と正比
例して変動しかつ基体中の孔にデーパを付ける角度を制
御し、したがってテーパ度は酸化剤の割合と反比例的に
変動する。したがって、プラズマの成分の割合を調整す
ることによってテーパ度を予め決定することができる。
エツチング操作は慣用の終点検出法によって示されるご
とく基体中に所望の１個又はそれ以上の孔が形成される
まで継続される。ついで残存するすべてのホトレジスト
は慣用の方法で除去することができそして基体はその後
の加工又は使用に供し得る。
つぎに添付の図面を参照して本発明をさらに説明する。
第１図はポリ（メチルメタクリレート）でマスクされた
二酸化珪素誘電体中に孔を形成するために本発明の方法
用いた場合の効果を示ず概略断面図である。第１Ａ図に
はシリコン導電体１０１とその上に施された典型的には
４０００〜５０００人である厚みの二酸化珪素被覆１０
２とから構成される導電性ウェハが示される。この二酸
化珪素層上に典型的には１５．０００人の厚みをもつポ
リ（メチルメタクリレート）マスク１０３が施され、そ
れはエツチングのための、二酸化珪素層の表面域１０４
を露出するように露光及び現像される。二酸化珪素１１
１０２は酸化剤を含むプラズマに暴露されると垂直の矢
印１０５によって示されるごとく異方性にエツチングさ
れる。同時に、プラズマ中の酸化剤は垂直方向及び水平
方向の矢印１０６によって示されるごとくマスク１０３
の等方性浸蝕を惹起せしめる。
第１Ｂ図は上記のエツチング工程の後段を図示するもの
である。この時点では、マスク１０３は垂直方向及び横
方向にともに実質的に浸蝕され、その結果誘電体１１１
１０２中に傾斜した側壁１０７をもつ孔を与える。マス
クを除去すると、第１Ｃ図に示されるエツチングされた
製品、すなわち誘電体層１０２中にテーパ側壁をもつ完
成された孔を含む製品が得られる。
つぎに本発明を実施例によってさらに説明する。
実施例中、すべてのガスのパーセント及び割合は容儀に
よるものである。
実施例１ ４０００Ａの二酸化珪素層で被覆されるシリコンウェハ
をポリ（メチルメタクリレート）ホトレジストでマスク
し、それをついでプラズマエツチングに際して二酸化珪
素層中に約１．５μｍの寸法の孔を形成するように、慣
用の方法で露光しかつ現像した。このウェハを平行板反
応性イオンエツチング系中でアルゴン７６％、三フッ化
窒素２０％及び酸素４％のガス混合物を用いてエツチン
グ処理した。エツチング条件はつぎのとおりであった。
周波数　１３．５６ｍ　Ｈｚ 電　力　３００ワツト （０，２５ワツト／ＣＴ１１’） カソードカバー　炭　素 カス流ＩＩ　５０５ｃｃＩＩｌ（標準ｃｍ１３／分）圧
　力　１００ミリトル これらの条件下でポリ（メチルメタクリレ−トンの横方
向の浸蝕速度は二酸化珪素の縦方向のエツチング速度（
３３０Ａ／分）とはイ同等であった。
ポリ（メチルメタクリレート）の縦方向のエツチング速
度は１１３〇八／分であった。
第５図はかく形成された孔の走査型電子顕微鏡写真であ
る。テーパ度に約４５°であることが認められる。
実施例１の方法を、ただしアルゴン８０％及び三フッ化
窒素２０％のガス混合物を用い、酸素の不存在で反復し
た。マスクの横方向の浸蝕速度は二酸化珪素の縦方向の
エツチング速度の僅かに約半分であった。テーパ度は約
６５６であった。
ガス混合物中のアルゴン及び三フッ化窒素の割合を種々
変えて上記の方法を反復した。第２図はガス中の三フフ
化窒素のパーセントに応じてのテーパ度の変動を示すグ
ラフである。
実施例３ 実施例１の方法を、ただしアルゴン及び三フッ化窒素を
３：５の比で含有し、さらに酸素を種々の割合で含むガ
ス混合物を用いて反復した。第３図はガス混合中の全酸
素のパーセントとしての含量とテーパ度との関係を示す
グラフである。
実施例４ 実施例１に述べたと同様のかつ同様にマスクされたウェ
ハを、ヘキサフルオルエタン及びヘリウムを１：４比で
含みかつ酸素を種々の割合で含むガス混合物を用い、４
００ワツト、２．７トルの圧力及びヘキサフルオルエタ
ン−ヘリウムの合計ガス流ｍ　５０　ｓｅｃｍの条件で
操作されているプラズマエツチング装置中でエツチング
処理した。これらの結果を第４図に示す。曲線５０１．
５０２及び５０３はそれぞれ酸素含量（ガス混合物のパ
ーセントとして）とマスクの縦方向混触速度、マスクの
横方向浸蝕速度及び二酸化珪素のエツチング速度との関
係を示しそして曲線５０４はｍ素含憬とテーパ度との関
係を示す。
第６図は酸素１０％を含むガス混合物の使用によって形
成された孔の顕微鏡写真である。テーパ度は約５５°で
あることが認められる。
【図面の簡単な説明】
第１図は本発明に従って基体上にホトレジストマスクを
形成し、これをプラズマエツチング処理して基体中にテ
ーパ孔を形成させる工程を説明する概略断面図であり、
第２図はプラズマガス中の三フフ化窒素含量とテーパ度
との関係を示すグラフであり、第３図はプラズマガス中
の酸素含量とテーパ度との関係を示すグラフであり、第
４図は酸素含量とマスクの縦方向浸ｆ１ｆｉ速度、マス
クの横方向浸蝕速度、二酸化珪素の１ツチング速度及び
テーパ度との関係を示す各グラフであり、第５図は実施
例１で１けられた孔の走査型電子顕微鏡写真であり、第
６図は実施例４　’（’　ｌυられた孔の同様の顕微鏡
写真である。 １０１・・・シリコン導電体、 １０２・・・二酸化珪素誘電体、 １０３・・・重合体状ホトレジストマスク、１０４・・
・二酸化珪素の被エツチング域、１０５・・・二酸化珪
素層の■ツブーング方向、１０６・・・マスクの混触方
向、 １０７・・・二酸化珪素層中に形成された孔のテーパ側
壁。 特許出願人

Claims (1)

  1. 【特許請求の範囲】 １、つきの工程： （Ａ）基体上にプラズマ作用によって等方性に浸蝕され
    得る重合体状ホトレジスト物質から実質的に垂直の縁を
    もつポジ型マスクを形成させ；（Ｂ）マスクされた基体
    を該基体の異方性エツチング及び該マスクの！Ｉ１１！
    １１された等方性浸蝕の両方を生起する条件下でプラズ
    マと接触させ；そしてプラズマ接触を所望の終点に達す
    るまで継続し、それによって該基体中に少なくとも１個
    のテーパ孔を形成させる； 工程からなるドライエツチング法。 ２、ホトレジスト物質がポリ（メチルメタクリレート）
    である特許請求の範囲第１項記載の方法。 ３、基体が無機誘電体物質である特許請求の範囲第２項
    記載の方法。 ４、プラズマが少なくとも一種のフッ素化合物及び少な
    くとも一種の酸化剤を含有する特許請求の範囲第２項記
    載の方法。 ５、フッ素化合物がトリフルオルメタン、テトラフルオ
    ルメタン、ヘキサフルオルエタン及び三フッ化窒素の少
    なくとも一種である特許請求の範囲第４項記載の方法。 ６、酸化剤の少なくとも一部が酸素である特許請求の範
    囲第５項記載の方法。 ７、誘電体物質が二酸化珪素である特許請求の範囲第６
    項記載の方法。 ８、二酸化珪素基体上に実質的に垂直の縁をもつポジ形
    のポリ（メチルメタクリレート〉マスクを形成させそし
    てマスクされた基体をプラズマエツチング条件下に酸素
    とトリフルオルメタン、テトラフルオルメタン及びヘキ
    サフルオルエタンからなる群から選んだ少なくとも一種
    のフッ素化合物とからなるプラズマと接触させ、それに
    よって該基体の異方性エツチング及び該マスクの制御さ
    れた等方性浸蝕の両方を生起させそしてプラズマ接触を
    所望の終点に達するまで継続し、それによって該基体中
    に少な（とも１個のテーパ孔を形成させる工程からなる
    二酸化珪素基体のドライエツチング法。 ９、フッ素化合物がヘキサフルオルエタンである特許請
    求の範囲第８項記載の方法。 １０、二酸化珪素基体上に実質的に垂直の縁をもつポジ
    形のポリ−（メチルメタクリレート）マスクを形成させ
    そしてマスクされた基体を反応性イオンエツチング条件
    下に三フッ化窒素からなるプラズマと接触させ、それに
    よって該基体の異方性エツチング及び該マスクの制御さ
    れた等方性浸蝕の両方を生起させそしてプラズマ接触を
    所望の終点に達するまで継続し、それによって該基体中
    に少なくとも１個のテーパ孔を形成させる工程からなる
    二酸化珪素基体のドライエツチング法。 １１、プラズマがさらに酸素も含む特許請求の範囲
JP60070122A 1984-04-23 1985-04-04 テ−パドライエツチング法 Pending JPS60247926A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/602,873 US4522681A (en) 1984-04-23 1984-04-23 Method for tapered dry etching
US602873 1996-02-06

Publications (1)

Publication Number Publication Date
JPS60247926A true JPS60247926A (ja) 1985-12-07

Family

ID=24413130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60070122A Pending JPS60247926A (ja) 1984-04-23 1985-04-04 テ−パドライエツチング法

Country Status (3)

Country Link
US (1) US4522681A (ja)
EP (1) EP0159621A3 (ja)
JP (1) JPS60247926A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02309634A (ja) * 1989-05-24 1990-12-25 Fujitsu Ltd 半導体装置の製造方法
JPH0456217A (ja) * 1990-06-25 1992-02-24 Mitsubishi Electric Corp 半導体装置の製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719498A (en) * 1984-05-18 1988-01-12 Fujitsu Limited Optoelectronic integrated circuit
US4654112A (en) * 1984-09-26 1987-03-31 Texas Instruments Incorporated Oxide etch
US4705596A (en) * 1985-04-15 1987-11-10 Harris Corporation Simultaneous plasma sculpturing and dual tapered aperture etch
US4741799A (en) * 1985-05-06 1988-05-03 International Business Machines Corporation Anisotropic silicon etching in fluorinated plasma
US4631248A (en) * 1985-06-21 1986-12-23 Lsi Logic Corporation Method for forming an electrical contact in an integrated circuit
US4609614A (en) * 1985-06-24 1986-09-02 Rca Corporation Process of using absorptive layer in optical lithography with overlying photoresist layer to form relief pattern on substrate
WO1987002179A1 (en) * 1985-09-27 1987-04-09 Burroughs Corporation Method of fabricating a tapered via hole in polyimide
JPH0773104B2 (ja) * 1986-02-14 1995-08-02 富士通株式会社 レジスト剥離方法
US4758305A (en) * 1986-03-11 1988-07-19 Texas Instruments Incorporated Contact etch method
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
US4678540A (en) * 1986-06-09 1987-07-07 Tegal Corporation Plasma etch process
DE3686721D1 (de) * 1986-10-08 1992-10-15 Ibm Verfahren zur herstellung einer kontaktoeffnung mit gewuenschter schraege in einer zusammengesetzten schicht, die mit photoresist maskiert ist.
US4698128A (en) * 1986-11-17 1987-10-06 Motorola, Inc. Sloped contact etch process
US5871811A (en) * 1986-12-19 1999-02-16 Applied Materials, Inc. Method for protecting against deposition on a selected region of a substrate
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
JPS63258021A (ja) * 1987-04-16 1988-10-25 Toshiba Corp 接続孔の形成方法
US4787957A (en) * 1987-09-25 1988-11-29 Air Products And Chemicals, Inc. Desmear and etchback using NF3 /O2 gas mixtures
US4952274A (en) * 1988-05-27 1990-08-28 Northern Telecom Limited Method for planarizing an insulating layer
JPH0269936A (ja) * 1988-07-28 1990-03-08 Siemens Ag 半導体材料上の樹脂構造の形成方法
US4904341A (en) * 1988-08-22 1990-02-27 Westinghouse Electric Corp. Selective silicon dioxide etchant for superconductor integrated circuits
FR2648956A1 (fr) * 1989-06-23 1990-12-28 Commissariat Energie Atomique Procede de fabrication de l'oxyde de champ d'un circuit integre sur du silicium
US5163458A (en) * 1989-08-03 1992-11-17 Optek, Inc. Method for removing contaminants by maintaining the plasma in abnormal glow state
EP0518467B1 (en) * 1991-04-20 1999-10-27 Canon Kabushiki Kaisha Substrate for recording head, recording head and method for producing same
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5549784A (en) * 1992-09-04 1996-08-27 Intel Corporation Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
US5413670A (en) * 1993-07-08 1995-05-09 Air Products And Chemicals, Inc. Method for plasma etching or cleaning with diluted NF3
US6040247A (en) * 1995-01-10 2000-03-21 Lg Semicon Co., Ltd. Method for etching contact
KR0157912B1 (ko) * 1995-11-28 1998-12-15 문정환 반도체 장치의 축전기 전극구조 및 제조 방법
US5767017A (en) * 1995-12-21 1998-06-16 International Business Machines Corporation Selective removal of vertical portions of a film
US6139647A (en) * 1995-12-21 2000-10-31 International Business Machines Corporation Selective removal of vertical portions of a film
JP2904163B2 (ja) * 1996-12-11 1999-06-14 日本電気株式会社 半導体装置の製造方法
US5861065A (en) * 1997-01-21 1999-01-19 Air Products And Chemicals, Inc. Nitrogen trifluoride-oxygen thermal cleaning process
US5868852A (en) * 1997-02-18 1999-02-09 Air Products And Chemicals, Inc. Partial clean fluorine thermal cleaning process
US6218317B1 (en) * 1999-04-19 2001-04-17 National Semiconductor Corp. Methylated oxide-type dielectric as a replacement for SiO2 hardmasks used in polymeric low K, dual damascene interconnect integration
US6340603B1 (en) * 2000-01-27 2002-01-22 Advanced Micro Devices, Inc. Plasma emission detection during lateral processing of photoresist mask
DE60234906D1 (de) * 2001-02-15 2010-02-11 Dainippon Printing Co Ltd Verfahren zur herstellung einer phasenverschiebungsmaske und phasenverschiebungsmaske
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
US7560039B2 (en) * 2004-09-10 2009-07-14 Lexmark International, Inc. Methods of deep reactive ion etching
DE102004049233A1 (de) 2004-10-09 2006-04-20 Schott Ag Verfahren zur Mikrostrukturierung von Substraten aus Flachglas
US20060086690A1 (en) * 2004-10-21 2006-04-27 Ming-Huan Tsai Dielectric etching method to prevent photoresist damage and bird's beak
US7442649B2 (en) * 2005-03-29 2008-10-28 Lam Research Corporation Etch with photoresist mask
KR100831572B1 (ko) * 2005-12-29 2008-05-21 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
EP2819162B1 (en) 2013-06-24 2020-06-17 IMEC vzw Method for producing contact areas on a semiconductor substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240978A (en) * 1975-09-27 1977-03-30 Fujitsu Ltd Process for production of semiconductor device
JPS5366374A (en) * 1976-11-18 1978-06-13 Mitsubishi Electric Corp Manufacture for semiconductor element
JPS58137214A (ja) * 1982-02-09 1983-08-15 Kokusai Electric Co Ltd パタ−ン形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2536718C3 (de) * 1975-08-18 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung geätzter Strukturen in Festkörperoberflächen durch Ionenätzung und Bestrahlungsmaske zur Verwendung in diesem Verfahren
US3986912A (en) * 1975-09-04 1976-10-19 International Business Machines Corporation Process for controlling the wall inclination of a plasma etched via hole
NL7607298A (nl) * 1976-07-02 1978-01-04 Philips Nv Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens de werkwijze.
US4314875A (en) * 1980-05-13 1982-02-09 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4511430A (en) * 1984-01-30 1985-04-16 International Business Machines Corporation Control of etch rate ratio of SiO2 /photoresist for quartz planarization etch back process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240978A (en) * 1975-09-27 1977-03-30 Fujitsu Ltd Process for production of semiconductor device
JPS5366374A (en) * 1976-11-18 1978-06-13 Mitsubishi Electric Corp Manufacture for semiconductor element
JPS58137214A (ja) * 1982-02-09 1983-08-15 Kokusai Electric Co Ltd パタ−ン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02309634A (ja) * 1989-05-24 1990-12-25 Fujitsu Ltd 半導体装置の製造方法
JPH0456217A (ja) * 1990-06-25 1992-02-24 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0159621A3 (en) 1988-11-09
US4522681A (en) 1985-06-11
EP0159621A2 (en) 1985-10-30

Similar Documents

Publication Publication Date Title
JPS60247926A (ja) テ−パドライエツチング法
JPS63104338A (ja) 複合絶縁層に傾斜のついた開口を形成する方法
US4529860A (en) Plasma etching of organic materials
US6686295B2 (en) Anisotropic etch method
JP3409313B2 (ja) 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法
KR100209698B1 (ko) 유기 반사방지막 식각방법
US4472237A (en) Reactive ion etching of tantalum and silicon
US5899749A (en) In situ etch process for insulating and conductive materials
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JPH0573338B2 (ja)
EP0536968A2 (en) Process for forming contact holes in the fabrication of semi-conducteur devices
US4980317A (en) Method of producing integrated semiconductor structures comprising field-effect transistors with channel lengths in the submicron range using a three-layer resist system
JP3248072B2 (ja) 酸化膜エッチング方法
US4937643A (en) Devices having tantalum silicide structures
US4425183A (en) Metal bevel process for multi-level metal semiconductor applications
US4407850A (en) Profile control photoresist
US4470871A (en) Preparation of organic layers for oxygen etching
JPS63117423A (ja) 二酸化シリコンのエツチング方法
JP3279016B2 (ja) ドライエッチング方法
US4655874A (en) Process for smoothing a non-planar surface
JPH10209135A (ja) 積層有機膜の選択的食刻方法
JP3109059B2 (ja) ドライエッチング方法
KR19980028825A (ko) 감광막 식각방법
KR19990011466A (ko) 반도체소자의 제조를 위한 건식식각방법
JPH09266196A (ja) 半導体装置の製造方法