JPS60247952A - 樹脂絶縁形半導体装置 - Google Patents

樹脂絶縁形半導体装置

Info

Publication number
JPS60247952A
JPS60247952A JP59103841A JP10384184A JPS60247952A JP S60247952 A JPS60247952 A JP S60247952A JP 59103841 A JP59103841 A JP 59103841A JP 10384184 A JP10384184 A JP 10384184A JP S60247952 A JPS60247952 A JP S60247952A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
metal piece
tip
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59103841A
Other languages
English (en)
Inventor
Masatake Saito
斎藤 正武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59103841A priority Critical patent/JPS60247952A/ja
Publication of JPS60247952A publication Critical patent/JPS60247952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/042—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明はトランジスタ、サイリスタ、トライブック、ダ
イオード等の樹脂絶縁形半導体装置に関するものである
。
(従来技術) 従来の樹脂絶縁形半導体装置は、第3図(a)および(
b)に示すように、半導体素子1がネジ付用穴9を有す
る放熱板(リードフレームの一部)2に一般的なロウ材
を介して接続され、前記放熱板2から外部リード8が導
出され、前記半導体素子1と外部リード3,4が例えは
Ala線5を用いて電気的に接続され、前記半導体素子
1および放熱板2はモールド成形された樹脂材料6(モ
ールドパッケージ)によシ被榎されていた。更に前記放
熱板2と一体化されている金属片7の先端部7aがパッ
ケージ外部に露出する構造になっていた。この金属片7
は、パッケージをモールド成形する際に、る0 しかし前記構造の半導体装置を装置回路に実装する際は
、外界との電気的つなが)は外部リード3.4.8のみ
が望ましいことは百うまでもない。
なぜなら、金属片7の絽出しだ先端部7aに対して電界
が加わると、半導体装置内部の半導体素子に悪影響を与
え誤動作の原因となるはかりでなく、非常に大きな電界
の場合には半導体素子そのものを破壊することがあるか
らである。
この種の欠点を解決するために種々の対策が取られてい
る。例えば、前記金属片露出部をモールド樹脂にて完全
に被嶺する方法が考えられる。しかし、この種の半導体
装置は金属片露出部とリード部にて内部の半導体素子を
ロウ付けした放熱板の平行度を保っているために、簡単
に被覆することは困難である。また、二液性の樹脂材料
を金属片露出部に局部的に塗布する方法もあるが、二液
性の樹脂材料の硬化剤が一般的には酸無水物系の樹脂で
あるために、耐湿性に弱いという欠点を有する。
(発明の目的) 本発明は前記入亦を解消して絶縁耐圧の優れた樹脂絶縁
形半導体装置を提供するものである。
(発明の構成) 本発明は、半導体素子の放熱板が高熱伝導性樹脂で被覆
され、前記放熱板と一体化された金属片の先端部並びに
外部リードが前記樹脂の外部に露出した樹脂絶縁形半導
体装置において、前記金−片の先端部を前記樹脂の外向
以内に配置したことを特徴とするものである。
(発明の効果) 本発明によれは、前記金属片の先端部が前記樹脂(モー
ルドパッケージ)の外面以内に配置され、放電を起しや
すい突起がなくなるとともに、沿面距離が長くなるため
、絶縁耐圧を大幅に向上させることができる。
(実施例) 以下、本発明の一実施例を図面を参照して詳細に説明す
る。
第2図に示すように、複数個の半導体装置を同時に組立
てるために、一連になったリードフレー続しておp1放
熱板2.ネジ用穴9および外部リード3,4.8が設け
られている。
次に、前記放熱板2の所だ箇所に半導体素子lをロウ材
を用いて接続する。次いで、前記半導体素子1の電極と
外部リード3,4をA7細線5を用いて電気的に接続す
る。
次に、高熱伝導性の樹脂材料6によシモールド゛成形し
、気密封入する。
次に、前記金−片7を6点から切断するとともに、枠1
1D点から切bmすことにより、単体の半導体装置に分
離する。以上の工程により第3図(従来技&)と同じ画
布のものができ上るが、金属片7の先端部7aが露出し
ているため、このままでは、前述のように樹脂絶縁形半
導体装置の絶縁耐圧を著しく低下させるという欠点を有
する。
そこで次に前記金属片7の露出する先端部7aを、例え
ば陽極酸エツチング法或いは電解研摩法によシ選択的に
除去し、前記先端s7aが少なくとも樹脂の外側に露出
しないようにする。このようにすることによシ、金属片
の先端部7aのエツジが樹脂面よシも内側になるため、
放電を起こしにくくなシ、絶縁耐圧が向上する。
前記先端部のエツチング除去は、例えば@極酸エツチン
グ法を使う場合、陰極にステンレスやPb板などを使用
し、陽極側に前記半導体装置を接続する。電解液は例え
は過当な添加剤を含む希硫酸(10〜20チ、 H,8
0,)を用いる。印加電圧20〜100Vで0.5〜0
.05Aの直流を流を1〜3分間流すことにより、前記
先端部を鳴動にエツチング除去することができる。
ζこで、樹脂絶縁形半導体装置の絶縁耐圧は、外部リー
ド3,4.8’t”除く露出金属部の沿面距離に依存す
るので、第1図(a)および[b)に示すように、金属
片の先端部7aが樹脂外面よりできるだけ内部に入るよ
うに短小化し、ピンホール12を形成せしめた方が効果
が大きくなる。
また、その後、前記ピンホール12に樹脂を充てんすれ
は、更に絶縁耐圧を向上させることができる。
以上詳細に説明したように、本発明によれば、樹脂絶縁
形半導体装置の外部リードを除く連出金属を1例えば陽
極酸エツチング法或いは電解研摩法によシ選択的に除去
することによシ、短小化して放電しやすい突起をなくす
とともに、外弁との沿面距離を長くすることにより、絶
縁耐圧および絶縁抵抗を大幅に向上させることができる
。
なお、以上の説明では本発明の一実施例として、半導体
装置の先頭部に於ける露出金楓部の短小化によシ絶縁耐
圧を向上せしめたことを特徴とする樹脂絶縁形半導体装
置について述べたが、ネジ用穴部に金鵬が露出するよう
なタイプの樹脂絶縁形半導体装置の場合も、当該露出今
風を短小化することによシ同様の効果があることは言う
までもない0
【図面の簡単な説明】
第1図(a)およびfblはそれぞれ本発明の特徴を最
もよく表わした一実施例を示す側面図およびそのA−A
線階段断面図、第2図は前記実施例の製造途中工程にお
ける階一段断面図、第3図(a)および(blはそれぞ
れ従来の樹脂絶縁形半導体装置を示す側面図およびその
B−B線階段断面図である。 1・・・・・・半導体素子、2・・・・・・放熱板、3
.4・・・・・・外部リード、5・・・・・・A7細線
、6・・・・・・樹脂材料、7・・・・・・金属片、7
a・・・・・・前記金属片の先端部、8・・・・・・放
熱板と一体になった外部リード、9・・・・・・坏ジ付
用の穴、10・・・・・・リードフレーム、11・・・
・・・枠。 (1:l) (b) 第 / 団 弗? 図 (11) (b) 第3図

Claims (1)

    【特許請求の範囲】
  1. 半導体素子の放熱板が高熱伝導性樹脂で被核され、前記
    放熱板と一体化された金属片の先端部並びに外部リード
    が前記樹脂の外部に露出した樹脂絶線形半導体装置にお
    いて、前記金輌片の先端部を前記樹脂の外面以内に配置
    したことを%徴とする樹脂絶縁形半導体装置。
JP59103841A 1984-05-23 1984-05-23 樹脂絶縁形半導体装置 Pending JPS60247952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59103841A JPS60247952A (ja) 1984-05-23 1984-05-23 樹脂絶縁形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59103841A JPS60247952A (ja) 1984-05-23 1984-05-23 樹脂絶縁形半導体装置

Publications (1)

Publication Number Publication Date
JPS60247952A true JPS60247952A (ja) 1985-12-07

Family

ID=14364653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59103841A Pending JPS60247952A (ja) 1984-05-23 1984-05-23 樹脂絶縁形半導体装置

Country Status (1)

Country Link
JP (1) JPS60247952A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143538A (ja) * 1982-02-19 1983-08-26 Matsushita Electronics Corp 樹脂封止形半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143538A (ja) * 1982-02-19 1983-08-26 Matsushita Electronics Corp 樹脂封止形半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5596231A (en) High power dissipation plastic encapsulated package for integrated circuit die
JP3646023B2 (ja) 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム
US9363894B2 (en) Circuit device
JP4343158B2 (ja) 半導体デバイスのパッケージ製造方法
US6703703B2 (en) Low cost power semiconductor module without substrate
US20090230519A1 (en) Semiconductor Device
US8716069B2 (en) Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
US9362205B2 (en) Circuit device
US5463250A (en) Semiconductor component package
JP7131436B2 (ja) 半導体装置及びその製造方法
US5063434A (en) Plastic molded type power semiconductor device
US20080105896A1 (en) Power semiconductor module
US7504729B2 (en) Semiconductor device with extraction electrode
CN113921494A (zh) 具有连接夹具的经封装的高压mosfet器件及其制造工艺
US9271397B2 (en) Circuit device
US11450592B2 (en) Semiconductor package with a plurality of chips having a groove in the encapsulation
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法
US12237248B2 (en) Semiconductor device and method for manufacture of semiconductor device
US20040256721A1 (en) Package for semiconductor devices
JPS615529A (ja) 絶縁型半導体装置
JPS6127909B2 (ja)
US20240112992A1 (en) Semiconductor device and method for manufacturing semiconductor device
JPS5917273A (ja) 樹脂封止半導体装置
JPH0328510Y2 (ja)
JPH0528778Y2 (ja)