JPS60249072A - 半導体素子特性測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は°、半導体素子特性測定装置に関し、特に半導
体素子のファンクションテストを行う装置に関する。

〔従来技術〕

近年、半導体素子のテストが注目されている。

これは半導体素子製造技術の急激な進歩により、非常に
高機能、高集積な素子が生産可能となり、これらのテス
トが非常に複雑となってきたため、そのテストがコスト
的にも半導体製造工程で大きな割合を占める様になった
がらである。ところで半導体素子のテストは大別すると
下記の３つになる。

（１）ＤＣテスト・・・・・入出力レベル特性テスト（
２）　Ａ、Ｃテスト・・・・・・入出力の時間的変化特
性テスト （３）　ファンクションテスト（パラメトリックテスト
）・・川・入力に対する出力とその期待値の比較テスト 上記のテストのうち、特に（３）ファンクションテスト
がメーカー側における量産ラインのテストに、又ユーザ
ー側における受入れ検査等に主に使われている。なお通
常ファンクションテストは、個々のチップに切断される
前のウェハの状態で、更には個々のチップに切断された
後配線を終了した状態でもおこなわれる。

従来この種のファンクションテスト装置は、第１図に示
すように、それぞれ１つのコントローラ１、パターン発
生器２及び比較器４で構成され、入力データａを１個の
被測定素子乙に入力し、この出力すを入力データａに対
する被測定素子の期待値データＣと比較することにより
、被測定素子の良否（データｄ）を１個ずつ判定してい
た。したがってこの方法では高価な測定装置な常に１個
の被測定素子が占有することになり無駄が多がっ　。

た。

他方、先に述べた期待値データとの比較部４を複数個設
けることにより、複数個の被測定素子を同時に測定可能
とした測定装置もあるが、装置として複雑、高価となり
、また設けられた比較部の数により、被測定素子の数が
制限され、拡張性がないという欠点があった。

〔発明の目的〕

本発明は、上記従来例の欠点に鑑み、従来テストされる
被測定素子の数が一個に制限されていたファンクション
テスト用半導体特性測定装置に簡単な回路を追加するだ
けで、複数個の被測定素子を同時にかつ最高効率で測定
可能とする半導体素子特性測定装置を提供することな目
的とする。

以下図面を参照して本発明の詳細な説明する。

第２図は本発明の一実施例のブロック図であり、第１図
と同様な要素には同一の参照符号を附しである。

第２図において、破線で示す部分は第１図の従来例に付
加した回路であり、１はコントローラ、２はパターン発
生器、（３１，３２，３５，・・・３ｎ）は被測定素子
、（４１，４２，４３，・・・４ｎ）は比較器、５は合
否データの処理を行うＯＲ回路である。まりａ　ハ入力
テストハターンデータ、（ｂｌ、ｂ２．　ｂ３゜・・・
ｂｎ）は被測定素子出力データ、Ｃはパターン発生器２
からの期待値データ、ｄｌは比較器４１による合否デー
タである。ここで素子６１の出力データｂ１は比較器４
１に入力されるとともに、それぞれ被測定素子（６２〜
３ｎ）の期待値データとじて比較器（４２”−４ｎ　）
に入力される。更に（ｄ２．　ｄ３゜・・・ｄｎ）は、
そｉぞれ素子６１の出力データｂ１と素子（６２・・・
３ｎ）の出力データ（ｂ２〜ｂｎ）とを比較器（４２〜
４ｎ）に入力した結果出力される不一致信号であり、ｅ
は、出力データ（ｄ２．　ｄ３．・・・ｄｎ）のどれか
が不一致状態になった場合にこれをコントローラ１に伝
える全体不一致信号である。

上記構成の実施例の作動を説明すると、コントローラ１
からの指令により、パターン発生器２は、テストパター
ンデータａを各素子（６１〜６ｎ）に、またテストパタ
ーンデータを正常な被測定素子に入力した時に出力され
る期待値データＣを比較器４１に出力する。その結果テ
ストパターンデータａにより、被測定素子（３１〜３ｎ
）は出力データ（ｂ１〜ｂｎ）を発生し、それぞれ比較
器（４１〜４ｎ）に入力する。また期待値データＣは比
較器４１に入力されて合否データｄ１が出力され、′こ
れによりコントローラ１は被測定素子６１の合否を判断
する。この動作と並行して、比較器（４２〜４ｎ）は各
々被測定素子６１の出力ｂ１と被測定素子（３２〜６ｎ
　）の出力データ（ｂ２〜ｂｎ）との比較を行いζもし
不一致がある場合には不一致信号（ｄｚ〜ｄｎ）をＯＲ
回路５に伝える。ＯＲ回路５は不一致信号（ｄ２〜ｄｎ
）中に１つでも不一致を知らせる信号があれば、この事
を全体不一致信号ｅによりコントローラ１に知らせ、こ
の結果被測定素子（６２〜３ｎ）の少なくとも１個に不
良が存在することを検出することができる。

なお褌測定素子６１が不良と判断された場合、又は全体
不一致信号ｅにより被測定素子６１の出力データｂ１と
被測定素子（６２〜３ｎ）の出力データ（ｂ２〜ｂｎ）
のどれかとが異っていることを検出した場合には、従来
と同じ方法で、すなわち第１図に示す装置で１個ずつ被
測定素子の検査を行う。

すなわち本発明による半導体素子特性測定装置は、従来
のファンクションテスト方法と並行して、このテストさ
れている第１の被測定素子の出力データと、他の複数個
の被測定素子の出力データとの一致を検査するものであ
る。

上記の半導体素子特性測定装置は簡単な構成で同時に複
数個の被測定素子のファンクションテストが可能という
点で従来の測定装置より優れている。しかし被測定素子
の不良率がある程度以上高いとあまり多くの被測定素子
を同時に測定したのでは再度従来と同じ方法で再測定す
る頻度が高くなり、時間の無駄となる。次に多くの被測
定素子を効果的にテストする方法について説明する。

まず従来の構成（第１図）によるトータルテスト時間Ｔ
ｏは下式の様になる。

Ｔｏ−（（１Ｆ＋）ｔｏ＋ｐｔ＋）・Ｎ　−−−−（１
）次いで上記実施例の構成（第２図）によるトータルテ
スト一時間Ｔ１は下式の様になる。

Ｔ＋＝（（Ｉ　Ｐ）”：・ｔｏ）＋［（，１（１ｆ））
勺・÷、Ｂ］＋　（（１−１）’）ｔ（１＋１）’ｔ１
口１−（１−ｐ）勺％）　、Ａ・・・・・・・・・・・
・（２） ここでｐ：不良率 Ｎニド−タル被測定素子個数 Ａ：同時被測定素子個数 ｔｏ：良品テスト時間 ｔｌ：不良品平均テスト時間 ｔＩ′：Ａ個同時測定において、不良品を１つ見つける
までの平均テスト時間 ｐ’：Ａ個同時測定で不良品が含まれている事を検出し
て個別測定になった時 の不良率 （２）式ニツイテ説明すルト、第１項（（，１ｐ）”　
・ｔｏ　）は、Ａ個同時測定においてＡ個全てが良品で
あった場合の総テスト時間であり、第２項［（１−（’
１−ｐ）勺・÷・ｔｌは、Ａ個同時測定において１個以
上の不良があった場合の総テスト時間であり、第３項（
（１１”）ｔｏ　＋　ｐ′’＋　）　［（１（Ｉ　Ｐ）
Ａ）・７　）−Ａは、Ａ個同時測定において１個以上の
不良があった被測定素子群に対する個別テストの総テス
ト時間である。

ココテｐｔ−１）　、、、、、川・…（３）１−（１−
ｐ）Ａ またファンクションテストは通常１個の素子に対し複数
個の機能のテストを行ない、したがって不良品の場合は
全ての機能をテストしなくても判別することができるが
ら、一般に １ｏ＝２ｔｌ　・・・・・凹曲曲・・凹曲（４）とする
。また一般に ｔｌ′＜ｔｌ　・・・・・・・・・・・・・・・・・・
・・・・・（５）であるが、最悪状態すなわち同時被測
定素子全てが同一不良の場合を考慮して、 ｔ７’　−１，・・・・・・・・・・・・・・・・・・
・曲・（６）とする。以上（３１（４１（６１式を（２
）式に代入すると、Ｔ＋　＝４［（（−ｉ−２）（１−
ｐ）Ａ＋÷１＋（２−ｐ）　）−Ｎ−ｔ。

・・・・・・・・・（７） ここで（ｐ：不良率）（Ａ：同時被測定素子個数）に注
目し、下記の様な測定時間関数を考える。

ｒ（ｐ＋Ａ）−十口（±−２）（１−ｐ）Ａ＋±）　＋
’　（２−ｐ）　）・・・・・・・・・（８） 又、Ａ二１の場合については（１）式に（４）式を代入
し、上式と同様に下記の様な測定時間関数を考える。

Ｔ（ｐ、１）＝　１（２−１）’）　山・・・・・・・
・・・川・（９）■ 第６図は、同時にテストされる被測定素子の個数Ａがそ
れぞれ１．２及び５の場合の不良率ｐ（横軸）とテスト
時間比（縦軸）のグラフであり、ある不良率ｐに対して
測定時間関数Ｔ（ｐ、Ａ）を最小にする様な同時被測定
素子個数Ａがあることが解る。第６図における例におい
ては、不良率ｐが１５％を分岐点として、ｐ〈１５％の
場合はＡ＝５、ｐ＞１５％の場合はＡ二５よりもＡ＝２
の時が測定時間は短い。

尚上記の測定と同時に被測定素子の不良率を検出し、こ
の不良率において次の測定時の最小の測定時間を示す同
時被測定素子個数の決定は、第２図のコントローラ１が
行うが、代りに不良率を測定する別個の装置を設けても
よい。また測定された不良率により同時にテストされる
被測定素子個数をマニュアル操作で切換えるようにして
もよく、更に実測により測定時間を最短にする不良率と
同時にテストされる被測定素子個数とをめこれを使用し
てもよい。

又本発明は半導体素子の特性テストを行なうための装置
であればいずれにも適用することができ、例えば個々の
チップに切断される前のウエノ・の状態でテストをおこ
なうウェハ−プローバー又は個々のチップに切断し配線
を終了した状態でテストをおこなうＩＣハンドラー更に
は、ウェハープローバー又はＩＣハンドラー等に接続し
て使用されるＩＣテスター等にも都合良く適用できる。

〔発明の効果〕

以上説明したように、本発明は、従来のファンクション
テスト用半導体素子特性測定装置に簡単な回路を追加す
るという簡単な構成で、複数個の被測定素子を同時に測
定可能となり、測定効率を上げることが出来る。また被
測定素子の不良率が低くなると同時被測定素子個数を増
加することができるが、本発明は比較器と附随する配線
とを追加するだけで容易に拡張することができる。

更に本発明は、被測定素子の不良率にかかわらず、又不
良率の変動があった場合でも、最大効率の測定が可能と
なる。

【図面の簡単な説明】

第１図は従来の半導体素子特性測定装置の構成図、第２
図は本発明の一実施例による半導体素子特性測定装置の
構成図、第６図は不良率とテスト時間比の１例を示すグ
ラノである。 １はコントローラ、２はパターン発生器、（６１〜Ａｎ
）は被測定素子、（４１〜４ｎ）は比較器、５はＯＲ回
路である。又ａは入力テストパターンデータ、ｂ又は（
ｂ１〜ｂｎ）は被測定素子出力データ、Ｃは期待値デー
タ、ｄ又はｄｌは合否データ、（ｄ２〜ｄｎ）は不一致
信号、ｅは全体不一致信号である。 第１図 第　２　図

Claims (5)

【特許請求の範囲】
1. （１）複数個の被測定半導体素子に印加するテストパタ
   ーンデータと、該被測定半導体素子に該テストパターン
   データを印加して期待される所定の期待データとを発生
   するパターン発生器と、前記パターン発生器からの前記
   期待データと、前記複数の被測定半導体素子のうちの第
   １の素子からの出力とを比較して一致しない場合に不一
   致信号を出力する第１の比較器と、 前記第１の素子からの出力データと他の素子からの出力
   データとをそれぞれ比較し、一致しない場合に不一致信
   号を出力する複数の比較器と、 前記複数の比較器からの不一致信号により、前記他の複
   数の素子のいずれかの不良を検出する論理和回路を含む
   半導体素子特性測定装置。
2. （２）更に、測定と同時に被測定素子の不良率を検出し
   、この不良率により次の測定時における最痺な同時にテ
   ストされる測定素子数を決定する手段を有することな特
   徴とする特許請求の範囲第１項記載の半導体素子特性測
   定装置。
3. （３）前記半導体素子特性測定装置はＩＣテスターであ
   ることを特徴とする特許請求の範囲第１項又は第２項記
   載の半導体素子特性測定装置。
4. （４）前記半導体素子特性測定装置はＩＣハンドラーで
   あることを特徴とする特許請求の範囲第１項又は第２項
   記載の半導体素子特性測定装置。
5. （５）前記半導体素子特性測定装置はウェハープローバ
   ーであることを特徴とする特許請求の範囲第１項又は第
   ２項記載の半導体素子特性測定装置。