JPH0565830B2 - - Google Patents
Info
- Publication number
- JPH0565830B2 JPH0565830B2 JP57040792A JP4079282A JPH0565830B2 JP H0565830 B2 JPH0565830 B2 JP H0565830B2 JP 57040792 A JP57040792 A JP 57040792A JP 4079282 A JP4079282 A JP 4079282A JP H0565830 B2 JPH0565830 B2 JP H0565830B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- under test
- measurement
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は各種半導体装置、例えばモノリシツ
ク、ハイブリツド半導体集積回路、モジユール回
路の良否の検査、各種特性を測定する際に用いら
れる検査装置に関する。
ク、ハイブリツド半導体集積回路、モジユール回
路の良否の検査、各種特性を測定する際に用いら
れる検査装置に関する。
昨今の半導体集積回路に関する技術的動向の一
つに、機能数の増加がある。例えば１個の半導体
集積回路（以下において単にICという。）につい
て、アナトル機能としては、ラジオ受信機、テレ
ビジヨン受信機、記録再生用機器に共通して使用
可能な構成とされているものがある。また、デジ
タル機能としては、いわゆるマイクロコンピユー
タ機能を付加したものがある。更に１個にICに
ついて、アナログ機能を有する回路とデイジタル
機能を有する回路とが構成されているものもあ
る。このように多機能、或いは複合機能を有する
ICにおいては、ACパラメータ測定、DCパラメー
タ測定を行なう際に、必然的に測定項目（検査項
目）が増加する。
つに、機能数の増加がある。例えば１個の半導体
集積回路（以下において単にICという。）につい
て、アナトル機能としては、ラジオ受信機、テレ
ビジヨン受信機、記録再生用機器に共通して使用
可能な構成とされているものがある。また、デジ
タル機能としては、いわゆるマイクロコンピユー
タ機能を付加したものがある。更に１個にICに
ついて、アナログ機能を有する回路とデイジタル
機能を有する回路とが構成されているものもあ
る。このように多機能、或いは複合機能を有する
ICにおいては、ACパラメータ測定、DCパラメー
タ測定を行なう際に、必然的に測定項目（検査項
目）が増加する。
上述の如きパラメータ測定装置は、DCパラメ
ータ測定部が基本構成部となつているのが普通で
あり、従来は例えば第１図に示す如き回路構成の
検査装置が使用されている。
ータ測定部が基本構成部となつているのが普通で
あり、従来は例えば第１図に示す如き回路構成の
検査装置が使用されている。
マトリツクス回路１のＹ軸には、IC２の外部
接続端子（接続ピン）Ｐがそれぞれ接続されてい
るものとする。なおIC24本の接続ピンを有する
ものであれば、24本の接続ピンがすべて接続され
るが、第１図では説明の便宜上、そのうちの数本
について図示する。そしてマトリツクス回路１の
Ｘ軸には、IC２に対する測定用信号源e1〜e6が接
続されている。前記測定用信号源e1〜e6は電流レ
ベル、電圧レベル等が互いに異つているものとす
る。またＹ軸の出力端には、Ａ／Ｄ変換器３、計
測判定回路４が接続されている。更にマトリツク
ス回路１の各Ｙ軸と各Ｘ軸とのそれぞれの交点
は、リードリレー（図示せず）によつて選択的に
接続可能になされている。従つて例えばY1とX1
との交点がリードリレーによつて接続されたとす
れば、信号源e1の信号がIC２に供給される。そし
て増幅回路２ａ，２ｂの出力信号が、Y2、X7の
交点、Y3、X7の交点を経由し、Ａ／Ｄ変換器３
を介して計測判定回路４に供給される。この結
果、計測判定回路４によつて増幅回路２ａ，２ｂ
の良否の検査が行なわれる。
接続端子（接続ピン）Ｐがそれぞれ接続されてい
るものとする。なおIC24本の接続ピンを有する
ものであれば、24本の接続ピンがすべて接続され
るが、第１図では説明の便宜上、そのうちの数本
について図示する。そしてマトリツクス回路１の
Ｘ軸には、IC２に対する測定用信号源e1〜e6が接
続されている。前記測定用信号源e1〜e6は電流レ
ベル、電圧レベル等が互いに異つているものとす
る。またＹ軸の出力端には、Ａ／Ｄ変換器３、計
測判定回路４が接続されている。更にマトリツク
ス回路１の各Ｙ軸と各Ｘ軸とのそれぞれの交点
は、リードリレー（図示せず）によつて選択的に
接続可能になされている。従つて例えばY1とX1
との交点がリードリレーによつて接続されたとす
れば、信号源e1の信号がIC２に供給される。そし
て増幅回路２ａ，２ｂの出力信号が、Y2、X7の
交点、Y3、X7の交点を経由し、Ａ／Ｄ変換器３
を介して計測判定回路４に供給される。この結
果、計測判定回路４によつて増幅回路２ａ，２ｂ
の良否の検査が行なわれる。
ところで上述の検査は、信号源e1に対する増幅
回路２ａ，２ｂの検査にすぎず、実際には必要に
応じて信号源e2〜e6の信号についても同様の検査
を行なわなければならない。このためアナログ機
能やデイジタル機能を有するICを検査する場合、
検査用の信号源が多数必要である。そして、信号
源に対応して、多数のリードリレーを設ける必要
がある。
回路２ａ，２ｂの検査にすぎず、実際には必要に
応じて信号源e2〜e6の信号についても同様の検査
を行なわなければならない。このためアナログ機
能やデイジタル機能を有するICを検査する場合、
検査用の信号源が多数必要である。そして、信号
源に対応して、多数のリードリレーを設ける必要
がある。
DCパラメータ測定は半導体素子テストとほぼ
同様であつて、測定時間が短かい。しかしACパ
ラメータ測定は、実装回路とほぼ同様であつて、
外付けのコイルＬ、容量Ｃ、抵抗Ｒ等により決定
される固有の時定数を有するため、一般にDCパ
ラメータ測定に比して非常に時間がかかる。それ
ゆえ、ACパラメータ測定をDCパラメータ測定へ
の置換が行なわれ、DCパラメータ測定項目は集
積度向上にともない増加し、経済性より測定速度
の向上が検査装置の主要課題となつた。
同様であつて、測定時間が短かい。しかしACパ
ラメータ測定は、実装回路とほぼ同様であつて、
外付けのコイルＬ、容量Ｃ、抵抗Ｒ等により決定
される固有の時定数を有するため、一般にDCパ
ラメータ測定に比して非常に時間がかかる。それ
ゆえ、ACパラメータ測定をDCパラメータ測定へ
の置換が行なわれ、DCパラメータ測定項目は集
積度向上にともない増加し、経済性より測定速度
の向上が検査装置の主要課題となつた。
このため本願発明者等によつてICの技術的動
向と、これに対する検査装置の検討がなされた。
そして、従来の検査装置には、 (1) 接続ピン１本当りの測定時間が長く、２〜３
ｍsecを要する。
向と、これに対する検査装置の検討がなされた。
そして、従来の検査装置には、 (1) 接続ピン１本当りの測定時間が長く、２〜３
ｍsecを要する。
(2) 接続ピンの増加に対応して、マトリツクス回
路におけるリードリレーの数を増加させねばな
らず、回路構成が複雑になる。
路におけるリードリレーの数を増加させねばな
らず、回路構成が複雑になる。
(3) リードリレーについては、信頼度が低い上
に、高価であるため、装置全体がコスト高にな
る。
に、高価であるため、装置全体がコスト高にな
る。
(4) 測定結果をＡ−Ｄ変換器を介して連続的に計
測判定回路に供給しているため、全体の測定に
時間がかかる。
測判定回路に供給しているため、全体の測定に
時間がかかる。
等の欠陥が判明した。
本発明の目的とするところは、半導体集積回路
の各種測定、測定結果にもとづく良否の判定、或
いは検査を正確かつ高速度に行ない得るうえに、
低コストで生産し得半導体装置の検査装置を提供
するものである。
の各種測定、測定結果にもとづく良否の判定、或
いは検査を正確かつ高速度に行ない得るうえに、
低コストで生産し得半導体装置の検査装置を提供
するものである。
本発明に従うと、被測定装置の複数の外部接続
端子（接続ピン）に対応して複数の信号授受回路
が設けられる。各信号授受回路は、被測定装置の
接続ピンの測定条件を設定するための情報を第１
デジタル情報として記憶保持しかかる第１デジタ
ル情報をＤ／Ａ変換することにより上記被測定装
置の接続ピンに供給される信号レベルを設定する
信号発生器と、被測定装置の接続ピンからの信号
の良否を判定するための情報を第２デジタル情報
として記憶保持しかかる第２デイジタル情報を
Ｄ／Ａ変換することによりかかる接続ピンからの
信号に対する良否判定レベルを形成しかつかかる
良否判定レベルとかかる接続ピンからの信号とを
比較する判定回路と、制御信号によつて制御され
て上記信号発生回路のＡ／Ｄ変換出力を選択し被
検査装置の接続ピンに供給されるべき信号を形成
するスイツチ手段と、供給される制御信号によつ
て制御されて被検査装置の接続ピンからの信号を
上記判定回路に供給するスイツチ手段とを持つよ
うにされる。各信号授受回路は、バスを介して制
御回路に結合され、かかる制御回路から第１、第
２デジタル情報を受けるとともにスイツチ手段の
制御のための制御信号を受け、動作される。
端子（接続ピン）に対応して複数の信号授受回路
が設けられる。各信号授受回路は、被測定装置の
接続ピンの測定条件を設定するための情報を第１
デジタル情報として記憶保持しかかる第１デジタ
ル情報をＤ／Ａ変換することにより上記被測定装
置の接続ピンに供給される信号レベルを設定する
信号発生器と、被測定装置の接続ピンからの信号
の良否を判定するための情報を第２デジタル情報
として記憶保持しかかる第２デイジタル情報を
Ｄ／Ａ変換することによりかかる接続ピンからの
信号に対する良否判定レベルを形成しかつかかる
良否判定レベルとかかる接続ピンからの信号とを
比較する判定回路と、制御信号によつて制御され
て上記信号発生回路のＡ／Ｄ変換出力を選択し被
検査装置の接続ピンに供給されるべき信号を形成
するスイツチ手段と、供給される制御信号によつ
て制御されて被検査装置の接続ピンからの信号を
上記判定回路に供給するスイツチ手段とを持つよ
うにされる。各信号授受回路は、バスを介して制
御回路に結合され、かかる制御回路から第１、第
２デジタル情報を受けるとともにスイツチ手段の
制御のための制御信号を受け、動作される。
以下、本発明を適用した検査装置の一実施例を
第２図〜第３図において説明する。なお、第２図
は検査装置の全体の回路構成を示すブロツクダイ
アグラムである。なお、第２図において、一点鎖
線で囲んだ部分の回路構成は、実際の装置におい
ては複数個存在しているが、説明を簡単にするた
めに適宜上一対の接続ピンについてのみ図示して
いる。第３図は測定信号の発生と被測定ICへの
供給、測定結果の記録及び良否の判定を説明する
ための信号授受回路の回路図である。
第２図〜第３図において説明する。なお、第２図
は検査装置の全体の回路構成を示すブロツクダイ
アグラムである。なお、第２図において、一点鎖
線で囲んだ部分の回路構成は、実際の装置におい
ては複数個存在しているが、説明を簡単にするた
めに適宜上一対の接続ピンについてのみ図示して
いる。第３図は測定信号の発生と被測定ICへの
供給、測定結果の記録及び良否の判定を説明する
ための信号授受回路の回路図である。
先ず、第２図を参照して全体の回路構成を述べ
る。
る。
１０は制御回路であつて、これには特に電子計
算機が用いられている。１１はパターン信号発生
器、１２は精密測定用電源とDCパラメータ測定
部、１３はモニター回路である。１４は時間測定
回路、１５はオーデイオ信号発生器、１６は高周
波（例えばVHF）信号発生器、１７は映像信号
発生器である。なお、時間測定回路１４から映像
信号発生器１７までは、オプシヨンとして設けら
れるものであつて、測定項目によつては除去して
もよく、更に他の装置を用いてもよい。
算機が用いられている。１１はパターン信号発生
器、１２は精密測定用電源とDCパラメータ測定
部、１３はモニター回路である。１４は時間測定
回路、１５はオーデイオ信号発生器、１６は高周
波（例えばVHF）信号発生器、１７は映像信号
発生器である。なお、時間測定回路１４から映像
信号発生器１７までは、オプシヨンとして設けら
れるものであつて、測定項目によつては除去して
もよく、更に他の装置を用いてもよい。
ところで、信号授受回路２０は、コントロール
バス５１を介して制御回路１０から供給される制
御信号にもとづき動作がなされる。
バス５１を介して制御回路１０から供給される制
御信号にもとづき動作がなされる。
なお、制御回路１０と信号授受回路２０との間
はデータバス５０によつて結合されている。
はデータバス５０によつて結合されている。
次に、第３図において、信号授受回路２０の具
体的な回路構成、回路動作を述べる。
体的な回路構成、回路動作を述べる。
第１の信号発生器３１は、メモリ回路３１ａ、
デジタル−アナログ変換器３１ｂ（以下において
Ｄ／Ａ変換器という。）、出力信号（測定信号）の
電圧レンジを例えば2V〜30V程度までの間で段
階的にかつ任意に切換えられることを示す電圧レ
ンジ切換用抵抗器VR1、負帰還抵抗Rf1を含む電
圧増幅器３１ｃ、アナログスイツチ３１ｄによつ
て構成されている。なお、メモリー回路３１ａに
は、測定に必要な電圧レベルと電圧レンジが記録
されている。そして、制御回路１０から、コント
ロールバス５１を介して供給される制御信号によ
つて読み出しが行なわれ、この読み出しにもとづ
く電圧がＤ／Ａ変換器３１ｂで発生し、レンジを
VR1で定められて実際の出力電圧が決定される。
デジタル−アナログ変換器３１ｂ（以下において
Ｄ／Ａ変換器という。）、出力信号（測定信号）の
電圧レンジを例えば2V〜30V程度までの間で段
階的にかつ任意に切換えられることを示す電圧レ
ンジ切換用抵抗器VR1、負帰還抵抗Rf1を含む電
圧増幅器３１ｃ、アナログスイツチ３１ｄによつ
て構成されている。なお、メモリー回路３１ａに
は、測定に必要な電圧レベルと電圧レンジが記録
されている。そして、制御回路１０から、コント
ロールバス５１を介して供給される制御信号によ
つて読み出しが行なわれ、この読み出しにもとづ
く電圧がＤ／Ａ変換器３１ｂで発生し、レンジを
VR1で定められて実際の出力電圧が決定される。
第２の信号発生器３２は、上記第１の信号発生
器３１と同様の回路構成となつている。そして、
パターン信号発生器１１から、ラインl0に任意の
波形のパターン信号が供給されると、このパター
ン信号がＨ（ハイ）レベルの時、アナログスイツ
チ３１ｄがオン状態に切換えられる。また、上記
パターン信号がＬ（ロー）レベルの時、アナログ
スイツチ３２ｄがオン状態に切換えられる。な
お、第１の信号発生器３１によつて、ラインl1に
出力される信号のＨレベルが決定され、一方の第
２の信号発生器３２によつてラインl1に出力され
る信号のＬレベルが決定される。
器３１と同様の回路構成となつている。そして、
パターン信号発生器１１から、ラインl0に任意の
波形のパターン信号が供給されると、このパター
ン信号がＨ（ハイ）レベルの時、アナログスイツ
チ３１ｄがオン状態に切換えられる。また、上記
パターン信号がＬ（ロー）レベルの時、アナログ
スイツチ３２ｄがオン状態に切換えられる。な
お、第１の信号発生器３１によつて、ラインl1に
出力される信号のＨレベルが決定され、一方の第
２の信号発生器３２によつてラインl1に出力され
る信号のＬレベルが決定される。
スイツチSW1は、被測定IC２１に対し電圧信
号を供給する場合、オフ状態に切換えられ、電流
信号を供給する場合、オン状態に切換えられる。
スイツチSW2は、被測定IC２１に電流信号を供
給する場合、オン状態に切換えられ、電圧信号を
供給する場合、オフ状態に切換えられる。増幅器
３３，３４は、バツフアアンプを構成するもので
あるが、増幅器３４はスイツチSW1がオン状態の
時、電流帰還アンプとして作用する。抵抗器VR3
は測定電流のレンジを設定するためのものであ
る。クランパー３８は、バツフアアンプと被測定
IC２１の保護用であつて、ダイオードD1，D2，
D3，D4によつて構成されている。スイツチSW3，
SW4は、被測定IC２１の測定項目によつて選択
的に切換えられるものである。なお、T1，T2は
端子であり、被測定IC２１の所望の接続ピンに
接続されている。アナログスイツチ３５は、電流
測定を行なう際にオン状態に切換えられ、アナロ
グスイツチ３６は電圧測定を行なう際にオン状態
に切換えられる。増幅回路３７は電圧スケールと
して動作する。
号を供給する場合、オフ状態に切換えられ、電流
信号を供給する場合、オン状態に切換えられる。
スイツチSW2は、被測定IC２１に電流信号を供
給する場合、オン状態に切換えられ、電圧信号を
供給する場合、オフ状態に切換えられる。増幅器
３３，３４は、バツフアアンプを構成するもので
あるが、増幅器３４はスイツチSW1がオン状態の
時、電流帰還アンプとして作用する。抵抗器VR3
は測定電流のレンジを設定するためのものであ
る。クランパー３８は、バツフアアンプと被測定
IC２１の保護用であつて、ダイオードD1，D2，
D3，D4によつて構成されている。スイツチSW3，
SW4は、被測定IC２１の測定項目によつて選択
的に切換えられるものである。なお、T1，T2は
端子であり、被測定IC２１の所望の接続ピンに
接続されている。アナログスイツチ３５は、電流
測定を行なう際にオン状態に切換えられ、アナロ
グスイツチ３６は電圧測定を行なう際にオン状態
に切換えられる。増幅回路３７は電圧スケールと
して動作する。
下限設定回路４１と上限設定回路４２とは、判
定回路を構成するものであつて被測定IC２１の
良否の判定と、検査結果の記憶とを行なうもので
ある。上限設定回路４１は、差動増幅器４１ａ，
インバータ４１ｂ、アンド回路４１ｃ、メモリー
回路４１ｄ、更に下限基準電圧値が記憶されてい
るメモリ回路４１ｅ、メモリ回路４１ｅの出力信
号をデジタル・アナログ変換するＤ／Ａ変換器４
１ｆによつて構成されている。
定回路を構成するものであつて被測定IC２１の
良否の判定と、検査結果の記憶とを行なうもので
ある。上限設定回路４１は、差動増幅器４１ａ，
インバータ４１ｂ、アンド回路４１ｃ、メモリー
回路４１ｄ、更に下限基準電圧値が記憶されてい
るメモリ回路４１ｅ、メモリ回路４１ｅの出力信
号をデジタル・アナログ変換するＤ／Ａ変換器４
１ｆによつて構成されている。
上限設定回路４２は、上記下限設定回路４１と
同様の回路構成になされている。しかしメモリー
回路４２ｅに記憶されている電圧レベルは上限基
準電圧であつて、上記メモリ回路４１ｅに記憶さ
れている電圧レベルよりも高レベルになされてい
る。そしてラインl2には、パターン信号発生器１
１からのパターン信号が供給され、このパターン
信号はアンド回路４１ｃ，４２ｃの入力端子ｂに
それぞれ供給される。
同様の回路構成になされている。しかしメモリー
回路４２ｅに記憶されている電圧レベルは上限基
準電圧であつて、上記メモリ回路４１ｅに記憶さ
れている電圧レベルよりも高レベルになされてい
る。そしてラインl2には、パターン信号発生器１
１からのパターン信号が供給され、このパターン
信号はアンド回路４１ｃ，４２ｃの入力端子ｂに
それぞれ供給される。
直接測定回路４３は、Ａ／Ｄ変換器４３ａとそ
の出力電圧を記録するメモリー回路４３ｂとによ
つて構成されている。なお、ラインl3は、モニタ
ー回路１３に測定結果を伝達するためのものであ
る。ラインl4は、任意の測定信号を被測定IC２１
に供給するためのものである。ラインl5は、アナ
ログスイツチ３５，３６を測定項目に応じてオン
又はオフ状態に選択的に切換えるためのものであ
る。
の出力電圧を記録するメモリー回路４３ｂとによ
つて構成されている。なお、ラインl3は、モニタ
ー回路１３に測定結果を伝達するためのものであ
る。ラインl4は、任意の測定信号を被測定IC２１
に供給するためのものである。ラインl5は、アナ
ログスイツチ３５，３６を測定項目に応じてオン
又はオフ状態に選択的に切換えるためのものであ
る。
次に、被測定IC２１の電流特性を測定し、測
定結果にもとづき良否を検査する場合の回路動作
を述べる。
定結果にもとづき良否を検査する場合の回路動作
を述べる。
この場合、スイツチSW1がオフ状態、スイツチ
SW2がオン状態に切換えられる。また、アナログ
スイツチ３５がオン状態、アナログスイツチ３６
はオフ状態に切換えられる。更にスイツチSW3，
SW4がオン状態、スイツチSW5が接点ｂ側に、ス
イツチSW6がオフ状態に切換えられる。従つて、
被測定IC２１の端子T2から得られる被測定信号
が、モニター回路１３へ供給されることはない。
SW2がオン状態に切換えられる。また、アナログ
スイツチ３５がオン状態、アナログスイツチ３６
はオフ状態に切換えられる。更にスイツチSW3，
SW4がオン状態、スイツチSW5が接点ｂ側に、ス
イツチSW6がオフ状態に切換えられる。従つて、
被測定IC２１の端子T2から得られる被測定信号
が、モニター回路１３へ供給されることはない。
上述の状態で、ラインl0にパターン信号（Ｈレ
ベル）が供給されると、第１及び第２の信号発生
器３１の測定電圧信号がラインl1に出力される。
そして、増幅器３３から出力された測定電圧信号
は、抵抗VR3、スイツチSW4、端子T2を介して
被測定IC２１の所望の接続ピンに供給される。
被測定IC２１の他の接続ピンに現われた出力信
号、すなわち、測定結果を表わす被測定電圧信号
は、端子T1に現われる。この被測定電圧信号に
よつて、クランパー３８の一端の電圧レベルが決
定される。なお、被測定電圧信号は、スイツチ
SW5を介して増幅器３７にも供給される。しか
し、アナログスイツチ３６がオフ状態であるた
め、その出力信号はl5に現われない。
ベル）が供給されると、第１及び第２の信号発生
器３１の測定電圧信号がラインl1に出力される。
そして、増幅器３３から出力された測定電圧信号
は、抵抗VR3、スイツチSW4、端子T2を介して
被測定IC２１の所望の接続ピンに供給される。
被測定IC２１の他の接続ピンに現われた出力信
号、すなわち、測定結果を表わす被測定電圧信号
は、端子T1に現われる。この被測定電圧信号に
よつて、クランパー３８の一端の電圧レベルが決
定される。なお、被測定電圧信号は、スイツチ
SW5を介して増幅器３７にも供給される。しか
し、アナログスイツチ３６がオフ状態であるた
め、その出力信号はl5に現われない。
上述の如く、被測定IC２１に測定電圧信号が
供給されると、抵抗器VR3の両端間に電流量に対
応した電圧降下が生じる。この電流量は、被測定
IC２１の特性の良否によつて変化し、その変化
に対応した抵抗器VR3の電圧降下分は、増幅器３
４に対し、差動入力となる。故に、上記電圧降下
分に対応してレベル変化する出力電圧信号IMが、
増幅器３４から発生される。すなわち、上記増幅
器３４、抵抗器VR3は、電流−電圧変換器として
動作するものである。
供給されると、抵抗器VR3の両端間に電流量に対
応した電圧降下が生じる。この電流量は、被測定
IC２１の特性の良否によつて変化し、その変化
に対応した抵抗器VR3の電圧降下分は、増幅器３
４に対し、差動入力となる。故に、上記電圧降下
分に対応してレベル変化する出力電圧信号IMが、
増幅器３４から発生される。すなわち、上記増幅
器３４、抵抗器VR3は、電流−電圧変換器として
動作するものである。
上述の動作が行なわれると同時に、増幅器３４
のVSはアナログスイツチ３５を介してラインlSに
供給される。そして出力電圧信号IMは、差動増幅
器４１ａ，４２ａ、Ａ／Ｄ変換器４３ａにそれぞ
れ供給される。
のVSはアナログスイツチ３５を介してラインlSに
供給される。そして出力電圧信号IMは、差動増幅
器４１ａ，４２ａ、Ａ／Ｄ変換器４３ａにそれぞ
れ供給される。
差動増幅回路４１ａの入力端子ｂには、既に述
べた如くメモリー回路４１ｅに記憶されているデ
ジタル情報に対応した基準電圧が供給されてい
る。また、差動増幅回路４２ａについても、入力
端子ｂにはメモリー回路４２ｅに記憶されていた
デジタル情報に対応した基準電圧が供給されてい
る。そして、各基準電圧の電圧レベルが異つてい
ることも既に述べた。
べた如くメモリー回路４１ｅに記憶されているデ
ジタル情報に対応した基準電圧が供給されてい
る。また、差動増幅回路４２ａについても、入力
端子ｂにはメモリー回路４２ｅに記憶されていた
デジタル情報に対応した基準電圧が供給されてい
る。そして、各基準電圧の電圧レベルが異つてい
ることも既に述べた。
従つて、差動増幅器４１ａ，４２ａにおいて、
上記各基準電圧と出力信号IMとの電圧比較が行な
われる。ここで、下限設定回路４１の回路動作か
ら述べると、基準電圧よりも出力電圧信号IMの電
圧レベルが高レベルの場合、差動増幅回路４１ａ
からＬレベルの出力信号が得られる。この出力信
号はインバータ４１ｂによつてＨレベルに位相反
転され、次段のアンド回路４１ｃの入力端子ａに
供給される。
上記各基準電圧と出力信号IMとの電圧比較が行な
われる。ここで、下限設定回路４１の回路動作か
ら述べると、基準電圧よりも出力電圧信号IMの電
圧レベルが高レベルの場合、差動増幅回路４１ａ
からＬレベルの出力信号が得られる。この出力信
号はインバータ４１ｂによつてＨレベルに位相反
転され、次段のアンド回路４１ｃの入力端子ａに
供給される。
ところで、アンド回路４１ｃの入力端子ｂに
は、所定周期のパターン信号（Ｈレベル）が供給
されている。従つて入力端子ｂが、上記パターン
信号によつて、Ｈレベルになつた時、アンド回路
４１ｃからＨレベルの出力信号が得られ、このＨ
レベルの出力信号がメモリー回路４１ｄによつて
記憶される。すなわち、メモリー回路４１ｄに
は、被測定IC２１の電流特性について、少なく
とも出力電圧信号IMに変換された被測定IC２１の
接続ピンのアナログ直流電流がその許容範囲の下
限レベルよりは低下していないことが記憶され
る。
は、所定周期のパターン信号（Ｈレベル）が供給
されている。従つて入力端子ｂが、上記パターン
信号によつて、Ｈレベルになつた時、アンド回路
４１ｃからＨレベルの出力信号が得られ、このＨ
レベルの出力信号がメモリー回路４１ｄによつて
記憶される。すなわち、メモリー回路４１ｄに
は、被測定IC２１の電流特性について、少なく
とも出力電圧信号IMに変換された被測定IC２１の
接続ピンのアナログ直流電流がその許容範囲の下
限レベルよりは低下していないことが記憶され
る。
次に、上限設定回路４２について述べると、出
力信号IM又はVSに対しメモリー回路４２に記憶
されたデジタル情報に対応したところの基準電圧
の電圧レベルが高レベルであれば、差動増幅器４
２ａからＬレベルの出力信号が得られる。この出
力信号はインバータ４２ｂによつてＨレベルに位
相反転され、次段のアンド回路４２ｃの入力端子
ａに供給される。そして、入力端子ｂに供給され
るパターン信号がＨレベルの時、アンド回路４２
ｃからＨレベルの出力信号が得られ、メモリー回
路４２ｄに記憶される。
力信号IM又はVSに対しメモリー回路４２に記憶
されたデジタル情報に対応したところの基準電圧
の電圧レベルが高レベルであれば、差動増幅器４
２ａからＬレベルの出力信号が得られる。この出
力信号はインバータ４２ｂによつてＨレベルに位
相反転され、次段のアンド回路４２ｃの入力端子
ａに供給される。そして、入力端子ｂに供給され
るパターン信号がＨレベルの時、アンド回路４２
ｃからＨレベルの出力信号が得られ、メモリー回
路４２ｄに記憶される。
以上の如く、増幅器３４の出力信号VSの電圧
レベルが、良否判定の許容範囲内であれば、これ
が下限及び上限レベルについてそれぞれ記憶され
ることになる。そして、出力信号VSの電圧レベ
ルが、下限レベルよりも低下したものであれば、
メモリー回路４１ｄにＨレベルの電圧レベルが記
憶されない。また、上限レベルについてもまつた
く同様の動作が行なわれ、出力信号VSの電圧レ
ベルが上限レベルよりも更に高レベルであれば、
メモリー回路４２ｄにＨレベルの電圧レベルが記
憶されない。従つて、測定タイミングを決定する
パターン信号の周期によつて、被測定IC２１の
良否の判定、言い換えれば検査が高速で行なわ
れ、その検査結果が記憶されることになる。
レベルが、良否判定の許容範囲内であれば、これ
が下限及び上限レベルについてそれぞれ記憶され
ることになる。そして、出力信号VSの電圧レベ
ルが、下限レベルよりも低下したものであれば、
メモリー回路４１ｄにＨレベルの電圧レベルが記
憶されない。また、上限レベルについてもまつた
く同様の動作が行なわれ、出力信号VSの電圧レ
ベルが上限レベルよりも更に高レベルであれば、
メモリー回路４２ｄにＨレベルの電圧レベルが記
憶されない。従つて、測定タイミングを決定する
パターン信号の周期によつて、被測定IC２１の
良否の判定、言い換えれば検査が高速で行なわ
れ、その検査結果が記憶されることになる。
ところで、出力信号VSについて下限及び上限
レベルにつき良否の検査が行なわれている間、直
接測定回路４３について以下の如き動作を行なう
ことができる。すなわち、出力信号VSはパター
ン信号の周期に対応したパルス状のアナログ信号
であるから、この出力信号VSはＡ／Ｄ変換器４
３ａによつてデイジタル化される。このデイジタ
ル信号は、出力信号VSの電圧レベルに対応して
変化する。そして、上記デイジタル信号は、メモ
リー回路４３ｂに記憶される。従つて、メモリー
回路４３ｂに記憶されたデイジタル信号を読み出
せば、被測定IC２１の良否の判定データとは異
つたデータが得られる。メモリー回路４１ｄ，４
２ｄ，４３ｂに記憶された信号、換言すれば被測
定IC２１の良否を検査するためのデータは、デ
ータバス５０を介して制御回路１０、すなわち電
子計算において読み取られ、かつ表示される。
レベルにつき良否の検査が行なわれている間、直
接測定回路４３について以下の如き動作を行なう
ことができる。すなわち、出力信号VSはパター
ン信号の周期に対応したパルス状のアナログ信号
であるから、この出力信号VSはＡ／Ｄ変換器４
３ａによつてデイジタル化される。このデイジタ
ル信号は、出力信号VSの電圧レベルに対応して
変化する。そして、上記デイジタル信号は、メモ
リー回路４３ｂに記憶される。従つて、メモリー
回路４３ｂに記憶されたデイジタル信号を読み出
せば、被測定IC２１の良否の判定データとは異
つたデータが得られる。メモリー回路４１ｄ，４
２ｄ，４３ｂに記憶された信号、換言すれば被測
定IC２１の良否を検査するためのデータは、デ
ータバス５０を介して制御回路１０、すなわち電
子計算において読み取られ、かつ表示される。
次に、電圧測定を行なう際の回路動作を述べ
る。
る。
この場合、スイツチSW1はオン状態、スイツチ
SW2はオフ状態に切換えられる。更にスイツチ
SW3，SW4がオン状態に切換えられ、スイツチ
SW5は端子ａに、スイツチSW6はオフ状態に切換
えられる。また、アナログスイツチ３５はオフ状
態、アナログスイツチ３６はオン状態に切換えら
れる。
SW2はオフ状態に切換えられる。更にスイツチ
SW3，SW4がオン状態に切換えられ、スイツチ
SW5は端子ａに、スイツチSW6はオフ状態に切換
えられる。また、アナログスイツチ３５はオフ状
態、アナログスイツチ３６はオン状態に切換えら
れる。
ラインl1には、電流測定について述べた場合と
同様の経緯で測定信号が現われる。
同様の経緯で測定信号が現われる。
そして、増幅器３３の出力信号は、既述の場合
と同様に被測定IC２１の所望ピンの接続ピンに
供給される。被測定IC２１の他の接続ピンから
得られた被測定信号は、端子T1、スイツチSW3、
スイツチSW2を介して増幅器３３の反転入力端子
に供給される。従つて、増幅器３３は、周知のバ
ツフアアンプとして動作する。従つて、アナログ
スイツチ３５とスイツチSW1とがオフであるた
め、電流−電圧変換動作は行なわれない。
と同様に被測定IC２１の所望ピンの接続ピンに
供給される。被測定IC２１の他の接続ピンから
得られた被測定信号は、端子T1、スイツチSW3、
スイツチSW2を介して増幅器３３の反転入力端子
に供給される。従つて、増幅器３３は、周知のバ
ツフアアンプとして動作する。従つて、アナログ
スイツチ３５とスイツチSW1とがオフであるた
め、電流−電圧変換動作は行なわれない。
端子T1に現われた被測定信号は、スイツチ
SW5を介して増幅回路３７に供給される。なお、
増幅回路３７は、所定の比率で増幅又は減衰のい
ずれかを行なうものであつてよい。増幅回路３７
の出力信号VMは、オン状態に切換えられたアナ
ログスイツチ３６を介して、ラインlSに現われ
る。そして、出力電圧VMは、差動増幅回路４１
ａ，４２ａの各入力端子ａ、Ａ／Ｄ変換器４３ａ
に供給される。
SW5を介して増幅回路３７に供給される。なお、
増幅回路３７は、所定の比率で増幅又は減衰のい
ずれかを行なうものであつてよい。増幅回路３７
の出力信号VMは、オン状態に切換えられたアナ
ログスイツチ３６を介して、ラインlSに現われ
る。そして、出力電圧VMは、差動増幅回路４１
ａ，４２ａの各入力端子ａ、Ａ／Ｄ変換器４３ａ
に供給される。
以下、下限設定回路４１、上限設定回路４２、
直接測定回路４３が、電流測定について述べた場
合と同様に動作する。従つて、各メモリー回路４
１ｄ，４２ｄ，４３ｂには、被測定IC２１の良
否を検査するためのデータが読み取り可能に記憶
される。
直接測定回路４３が、電流測定について述べた場
合と同様に動作する。従つて、各メモリー回路４
１ｄ，４２ｄ，４３ｂには、被測定IC２１の良
否を検査するためのデータが読み取り可能に記憶
される。
次に、被測定信号をモニターする場合の回路動
作を述べる。この場合、スイツチSW3、SW4がオ
ン状態に切換えられ、スイツチSW5が接点ｂ、ス
イツチSW6がオフ状態に切換えられる。
作を述べる。この場合、スイツチSW3、SW4がオ
ン状態に切換えられ、スイツチSW5が接点ｂ、ス
イツチSW6がオフ状態に切換えられる。
被測定IC２１には、電流測定及び電圧測定に
ついて述べた如く制御信号が供給される。被測定
IC２１から得られる被測定信号は、端子T1から
スイツチSW5の接点ｂ、ラインl3、スイツチ
SW7、バス５１を介してモニター回路１３に供給
される。
ついて述べた如く制御信号が供給される。被測定
IC２１から得られる被測定信号は、端子T1から
スイツチSW5の接点ｂ、ラインl3、スイツチ
SW7、バス５１を介してモニター回路１３に供給
される。
なお、本実施例において、増幅回路３３から得
られる測定信号を被測定IC２１に供給するよう
にしたが、これに換えて外部の測定部と接続する
とも可能である。例えば精密測定用電源および
DCパラメータ測定部１２（以下精密測定部と称
す）の例で示す。この場合、スイツチSW3、SW4
がオフ状態に切換えられ、スイツチSW5が接点
ｂ、スイツチSW6がオン状態に切換えられる。精
密測定部１２はスイツチSW8、ラインl4、スイツ
チSW6、端子T2を介して、被測定IC２１の所望
の接続ピンに供給される。そして、電圧又は電流
は、第１図と同様にして計測することを可能にし
ている。
られる測定信号を被測定IC２１に供給するよう
にしたが、これに換えて外部の測定部と接続する
とも可能である。例えば精密測定用電源および
DCパラメータ測定部１２（以下精密測定部と称
す）の例で示す。この場合、スイツチSW3、SW4
がオフ状態に切換えられ、スイツチSW5が接点
ｂ、スイツチSW6がオン状態に切換えられる。精
密測定部１２はスイツチSW8、ラインl4、スイツ
チSW6、端子T2を介して、被測定IC２１の所望
の接続ピンに供給される。そして、電圧又は電流
は、第１図と同様にして計測することを可能にし
ている。
次にデイジタル測定を行なう場合の回路動作を
述べる。
述べる。
この場合、ラインl0，l2に測定タイミングを決
定する制御パルスが供給される。そして電流測定
時、及び電圧測定時と同様の操作を行なうことに
よつて、デイジタルフアンクシヨン検査を行なう
ことも可能になる。尚このハイ、ローのリミツト
比較器４１ａ，ｂ，４２ａ，ｂは、DCパラメー
タ測定用とデイジタルパターンの検出用とは、分
離し、機能を高めることも可能であるが、本図で
は省略する。本実施例においては、被測定IC２
１の各接続ピンのうち一対の接続ピンについての
各種測定方法を述べた。しかし、上述の各種測定
は、被測定IC２１の各接続ピンについて同時に
行ない得ることは言うまでもない。この場合、第
２図の一点鎖線で示した回路構成のものが複数用
意される。そして、一対の接続ピンについて、例
えば電流測定が行なわれている間、他の一対の接
続ピンについて例えば他の増幅部の入、出力関係
の測定を行なう。従つて、両者の測定値にもとづ
く検査が同時に行ない得られる。更に、電源印加
直後の接続試験、全端子のバイアス試験やリーク
試験など、従来個々に従列的に実施していたもの
が、同時に測定でき、被測定IC２１の良否を極
めて短時間に判定できる。また、測定項目を対応
して切換えられるスイツチSW1〜SW9は、リード
リレーによつても構成しても良い。なぜなら、使
用頻度が少なく上記回路動作に特に悪影響を及ぼ
さない。
定する制御パルスが供給される。そして電流測定
時、及び電圧測定時と同様の操作を行なうことに
よつて、デイジタルフアンクシヨン検査を行なう
ことも可能になる。尚このハイ、ローのリミツト
比較器４１ａ，ｂ，４２ａ，ｂは、DCパラメー
タ測定用とデイジタルパターンの検出用とは、分
離し、機能を高めることも可能であるが、本図で
は省略する。本実施例においては、被測定IC２
１の各接続ピンのうち一対の接続ピンについての
各種測定方法を述べた。しかし、上述の各種測定
は、被測定IC２１の各接続ピンについて同時に
行ない得ることは言うまでもない。この場合、第
２図の一点鎖線で示した回路構成のものが複数用
意される。そして、一対の接続ピンについて、例
えば電流測定が行なわれている間、他の一対の接
続ピンについて例えば他の増幅部の入、出力関係
の測定を行なう。従つて、両者の測定値にもとづ
く検査が同時に行ない得られる。更に、電源印加
直後の接続試験、全端子のバイアス試験やリーク
試験など、従来個々に従列的に実施していたもの
が、同時に測定でき、被測定IC２１の良否を極
めて短時間に判定できる。また、測定項目を対応
して切換えられるスイツチSW1〜SW9は、リード
リレーによつても構成しても良い。なぜなら、使
用頻度が少なく上記回路動作に特に悪影響を及ぼ
さない。
以上の如く、本発明を適用した半導体装置の検
査装置によれば、半導体装置の諸特性を同時に測
定し得るので、極めて短時間のうちに測定結果に
もとづく良否の判定、すなわち検査を行なうこと
ができる。これらの効果は、高集積化され、被測
定デバイスのリードピン数が多くなる程顕著にな
る。更に、半導体装置の測定に必要な測定信号
と、これにもとづく検査結果とを記憶しておくこ
とができるので、測定項目毎に測定信号とこれに
対応した測定結果と、情報としてその都度電子計
算機に帰還させる必要がない。機械的構成のスイ
ツチング素子数が少ないので、装置全体の信頼度
が向上するとともに、生産コストを大幅に低減す
ることができる。
査装置によれば、半導体装置の諸特性を同時に測
定し得るので、極めて短時間のうちに測定結果に
もとづく良否の判定、すなわち検査を行なうこと
ができる。これらの効果は、高集積化され、被測
定デバイスのリードピン数が多くなる程顕著にな
る。更に、半導体装置の測定に必要な測定信号
と、これにもとづく検査結果とを記憶しておくこ
とができるので、測定項目毎に測定信号とこれに
対応した測定結果と、情報としてその都度電子計
算機に帰還させる必要がない。機械的構成のスイ
ツチング素子数が少ないので、装置全体の信頼度
が向上するとともに、生産コストを大幅に低減す
ることができる。
第１図は半導体装置の検査装置の従来例を示す
回路図、第２図は本発明を適用した半導体装置の
回路構成を示すブロツクダイアグラム、第３図は
同上の装置において測定動作、良否の検査動作を
説明するための信号授受回路の回路図である。 １０……制御回路（電子計算器）、１１……パ
ターン信号発生器、１２……精密測定用電源およ
びDCパラメータ測定部、１３……モニター回路、
２０……信号授受回路、２１……被測定回路、３
１，３２……信号発生器、３１ａ，３２ａ……メ
モリー回路、４１……下限設定回路、４１ｄ，４
１ｅ……メモリー回路、４２……上限設定回路、
４２ｄ，４２ｅ……メモリー回路、４３……直流
測定回路、l0，l1，l2，l3，l4，l5，l6，lS……信号
伝達ライン、SW1，SW2，SW3，SW4，SW5，
SW6，SW7，SW8，SW9……スイツチ、３５，３
６……アナログスイツチ、T1，T2……端子。
回路図、第２図は本発明を適用した半導体装置の
回路構成を示すブロツクダイアグラム、第３図は
同上の装置において測定動作、良否の検査動作を
説明するための信号授受回路の回路図である。 １０……制御回路（電子計算器）、１１……パ
ターン信号発生器、１２……精密測定用電源およ
びDCパラメータ測定部、１３……モニター回路、
２０……信号授受回路、２１……被測定回路、３
１，３２……信号発生器、３１ａ，３２ａ……メ
モリー回路、４１……下限設定回路、４１ｄ，４
１ｅ……メモリー回路、４２……上限設定回路、
４２ｄ，４２ｅ……メモリー回路、４３……直流
測定回路、l0，l1，l2，l3，l4，l5，l6，lS……信号
伝達ライン、SW1，SW2，SW3，SW4，SW5，
SW6，SW7，SW8，SW9……スイツチ、３５，３
６……アナログスイツチ、T1，T2……端子。
Claims (1)
- 【特許請求の範囲】 １ 被測定装置の複数の外部接続端子にそれぞれ
接続される複数の信号授受回路と、バスを介して
上記複数の信号授受回路の結合されてなる制御回
路とを備えてなり、 上記複数の信号授受回路のそれぞれは、被測定
装置の対応する外部接続端子の測定条件を設定す
るための情報を第１デジタル情報として記憶保持
しかかる第１デジタル情報をＤ／Ａ変換すること
により上記被測定装置の対応する外部接続端子に
供給される信号レベルを設定する信号発生器と、
被測定装置の対応する外部接続端子からの信号の
良否を判定するための情報を第２デジタル情報と
して記憶保持しかかる第２デイジタル情報をＤ／
Ａ変換することによりかかる外部接続端子からの
信号に対する良否判定レベルを形成しかつかかる
良否判定レベルとかかる外部接続端子からの信号
とを比較する判定回路と、上記バスを介して供給
される制御信号によつて制御されて上記信号発生
回路のＤ／Ａ変換出力を選択し被測定装置の外部
接続端子に供給されるべき信号を形成するスイツ
チ手段と、上記バスを介して供給される制御信号
によつて制御されて被測定装置の外部接続端子か
らの信号を上記判定回路に供給するスイツチ手段
とを備えてなり、 上記制御回路は、上記バスを介して上記各信号
授受回路に第１及び第２デジタル情報を供給する
とともに上記スイツチ手段の動作制御のための制
御信号を供給するようにされてなる、 ことを特徴とする検査装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57040792A JPS58158566A (ja) | 1982-03-17 | 1982-03-17 | 検査装置 |
| DE19833304283 DE3304283A1 (de) | 1982-03-17 | 1983-02-08 | Pruefsystem |
| US06/475,158 US4583223A (en) | 1982-03-17 | 1983-03-14 | Testing system |
| GB08307133A GB2118311B (en) | 1982-03-17 | 1983-03-15 | Testing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57040792A JPS58158566A (ja) | 1982-03-17 | 1982-03-17 | 検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158566A JPS58158566A (ja) | 1983-09-20 |
| JPH0565830B2 true JPH0565830B2 (ja) | 1993-09-20 |
Family
ID=12590467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57040792A Granted JPS58158566A (ja) | 1982-03-17 | 1982-03-17 | 検査装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4583223A (ja) |
| JP (1) | JPS58158566A (ja) |
| DE (1) | DE3304283A1 (ja) |
| GB (1) | GB2118311B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0163273B1 (en) * | 1984-05-28 | 1993-10-13 | Advantest Corporation | Logic analyzer |
| JPS62180617A (ja) * | 1986-02-04 | 1987-08-07 | Victor Co Of Japan Ltd | パリテイ生成回路 |
| US4832900A (en) * | 1986-02-18 | 1989-05-23 | Westinghouse Electric Corp. | Test tool for a reactor vessel fluid level instrumentation |
| CA1256498A (fr) * | 1986-02-19 | 1989-06-27 | Jean Auger | Appareil universel de detection de defectuosites dans des systemes a microprocesseur |
| JPH0695129B2 (ja) * | 1986-09-20 | 1994-11-24 | 富士通株式会社 | 半導体集積回路 |
| US4816750A (en) * | 1987-01-16 | 1989-03-28 | Teradyne, Inc. | Automatic circuit tester control system |
| US5047971A (en) * | 1987-06-23 | 1991-09-10 | Intergraph Corporation | Circuit simulation |
| JPS6447973A (en) * | 1987-08-18 | 1989-02-22 | Yokogawa Electric Corp | Device tester |
| US4928062A (en) * | 1988-01-20 | 1990-05-22 | Texas Instruments Incorporated | Loading and accurate measurement of integrated dynamic parameters at point of contact in automatic device handlers |
| US4922492A (en) * | 1988-05-13 | 1990-05-01 | National Semiconductor Corp. | Architecture and device for testable mixed analog and digital VLSI circuits |
| JPH01297572A (ja) * | 1988-05-25 | 1989-11-30 | Matsushita Electron Corp | 論理検査装置 |
| SE461939B (sv) * | 1988-09-12 | 1990-04-09 | Kjell Moum | Instrument foer kontroll av ic-kretsar |
| US4947395A (en) * | 1989-02-10 | 1990-08-07 | Ncr Corporation | Bus executed scan testing method and apparatus |
| JPH03165273A (ja) * | 1989-11-24 | 1991-07-17 | Ando Electric Co Ltd | Ｄｕｔ用計測回路の応答波形測定回路 |
| JPH03170885A (ja) * | 1989-11-30 | 1991-07-24 | Ando Electric Co Ltd | Ｄｃ測定部と複数のｄｕｔとの順次接続回路 |
| JPH04104074A (ja) * | 1990-08-22 | 1992-04-06 | Mitsubishi Electric Corp | 電子基板検査装置 |
| US5200696A (en) * | 1990-09-10 | 1993-04-06 | Ltx Corporation | Test system apparatus with Schottky diodes with programmable voltages |
| US5293123A (en) * | 1990-10-19 | 1994-03-08 | Tandem Computers Incorporated | Pseudo-Random scan test apparatus |
| US5166937A (en) * | 1990-12-26 | 1992-11-24 | Ag Communication System Corporation | Arrangement for testing digital circuit devices having tri-state outputs |
| JP2956913B2 (ja) * | 1991-05-15 | 1999-10-04 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| US5414352A (en) * | 1993-01-26 | 1995-05-09 | Raytheon Company | Parametric test circuit with plural range resistors |
| DE4305442C2 (de) * | 1993-02-23 | 1999-08-05 | Hewlett Packard Gmbh | Verfahren und Vorrichtung zum Erzeugen eines Testvektors |
| US5377202A (en) * | 1993-05-03 | 1994-12-27 | Raytheon Company | Method and apparatus for limiting pin driver offset voltages |
| US5842155A (en) * | 1993-05-03 | 1998-11-24 | Fairchild Semiconductor Corp. | Method and apparatus for adjusting pin driver charging and discharging current |
| JP3091084B2 (ja) * | 1994-06-22 | 2000-09-25 | シャープ株式会社 | 信号処理回路 |
| US5521493A (en) * | 1994-11-21 | 1996-05-28 | Megatest Corporation | Semiconductor test system including a novel driver/load circuit |
| JP3426254B2 (ja) * | 1997-11-20 | 2003-07-14 | 株式会社アドバンテスト | Ｉｃ試験方法及びこの試験方法を用いたｉｃ試験装置 |
| US6323694B1 (en) | 1998-04-01 | 2001-11-27 | Ltx Corporation | Differential comparator with a programmable voltage offset for use in an automatic tester |
| US6351116B1 (en) * | 1999-09-30 | 2002-02-26 | Rockwell Automation Technologies, Inc. | System and method for on-line hall sensor programming |
| JP2002236148A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体集積回路の試験装置およびそれを用いた半導体集積回路の試験方法 |
| JP2002296329A (ja) | 2001-03-30 | 2002-10-09 | Agilent Technologies Japan Ltd | 集積回路の試験装置 |
| EP1491905B1 (en) * | 2003-06-27 | 2008-08-20 | Verigy (Singapore) Pte. Ltd. | Sampling active-load circuit |
| US8274296B2 (en) * | 2009-11-11 | 2012-09-25 | Advantest Corporation | Test apparatus and electronic device that tests a device under test |
| US9910074B2 (en) * | 2015-11-12 | 2018-03-06 | National Instruments Corporation | Digital approach to the removal of AC parasitics for impedance measurements |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3492572A (en) * | 1966-10-10 | 1970-01-27 | Ibm | Programmable electronic circuit testing apparatus having plural multifunction test condition generating circuits |
| US3562644A (en) * | 1968-06-14 | 1971-02-09 | Nicholas De Wolf | Circuit tester providing circuit-selected test parameters |
| GB1278694A (en) * | 1969-07-04 | 1972-06-21 | Sperry Rand Corp | Improvements in or relating to apparatus for testing electronic circuits |
| US4055801A (en) * | 1970-08-18 | 1977-10-25 | Pike Harold L | Automatic electronic test equipment and method |
| US3622876A (en) * | 1970-12-14 | 1971-11-23 | Datatron Inc | Digital module tester system |
| GB1376442A (en) * | 1971-04-15 | 1974-12-04 | Marconi Co Ltd | Test equipments |
| US4102491A (en) * | 1975-12-23 | 1978-07-25 | Instrumentation Engineering, Inc. | Variable function digital word generating, receiving and monitoring device |
| US4270178A (en) * | 1977-07-19 | 1981-05-26 | Beckman Instruments, Inc. | Measuring system incorporating self-testing probe circuit and method for checking signal levels at test points within the system |
| US4168527A (en) * | 1978-02-17 | 1979-09-18 | Winkler Dean A | Analog and digital circuit tester |
| US4168796A (en) * | 1978-04-13 | 1979-09-25 | Ncr Corporation | Tester with driver/sensor circuit having programmable termination devices |
| US4236246A (en) * | 1978-11-03 | 1980-11-25 | Genrad, Inc. | Method of and apparatus for testing electronic circuit assemblies and the like |
| US4439858A (en) * | 1981-05-28 | 1984-03-27 | Zehntel, Inc. | Digital in-circuit tester |
-
1982
- 1982-03-17 JP JP57040792A patent/JPS58158566A/ja active Granted
-
1983
- 1983-02-08 DE DE19833304283 patent/DE3304283A1/de not_active Withdrawn
- 1983-03-14 US US06/475,158 patent/US4583223A/en not_active Expired - Fee Related
- 1983-03-15 GB GB08307133A patent/GB2118311B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2118311A (en) | 1983-10-26 |
| US4583223A (en) | 1986-04-15 |
| JPS58158566A (ja) | 1983-09-20 |
| GB8307133D0 (en) | 1983-04-20 |
| DE3304283A1 (de) | 1983-10-13 |
| GB2118311B (en) | 1986-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0565830B2 (ja) | ||
| US7609081B2 (en) | Testing system and method for testing an electronic device | |
| US4724378A (en) | Calibrated automatic test system | |
| US5861743A (en) | Hybrid scanner for use in an improved MDA tester | |
| EP0650069B1 (en) | Analog multi-channel probe system | |
| US4544879A (en) | Stimulus/measuring unit for DC characteristics measuring | |
| US5436558A (en) | Testing integrated circuit using an A/D converter built in a semiconductor chip | |
| WO2001079868A2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| JPS5832178A (ja) | Ｉｃテスタ | |
| US6653827B2 (en) | Analog signal test circuit and method | |
| JPH11174113A (ja) | Ｉｃテスタの電圧印加電流測定回路 | |
| CN115032520A (zh) | 一种用于测试电源管理芯片的自动化远程测控系统 | |
| JP2000243795A (ja) | バーンインテスタにおける電源電流測定回路 | |
| JPH0766031B2 (ja) | 検査装置 | |
| US6892338B2 (en) | Analog/digital characteristics testing device and IC testing apparatus | |
| US6642734B1 (en) | Method and apparatus to generate a ground level of a semiconductor IC tester having a plurality of substrates | |
| JPS5882346A (ja) | 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正 | |
| JP3089192B2 (ja) | Ｉｃ試験装置 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| KR100737918B1 (ko) | 파형 모니터링 유닛을 갖는 웨이퍼 레벨 번-인 테스트시스템과 테스트 방법 | |
| JP2005140555A (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JPH01129432A (ja) | 集積回路 | |
| JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
| JP2983109B2 (ja) | 抵抗検査装置 | |
| JPH0421106Y2 (ja) |