JPS6024989B2 - アナログ二乗演算回路 - Google Patents
アナログ二乗演算回路Info
- Publication number
- JPS6024989B2 JPS6024989B2 JP12975181A JP12975181A JPS6024989B2 JP S6024989 B2 JPS6024989 B2 JP S6024989B2 JP 12975181 A JP12975181 A JP 12975181A JP 12975181 A JP12975181 A JP 12975181A JP S6024989 B2 JPS6024989 B2 JP S6024989B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- input terminal
- resistor
- whose
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/20—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for evaluating powers, roots, polynomes, mean square values or standard deviation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、１象限電流乗算器を用いて構成したアナロ
グ二乗演算回路に関する。
グ二乗演算回路に関する。
従来、アナログ二乗演算回路を行なうには、四象限乗算
器の２個の入力端子に入力信号を印加し、出力端子より
入力信号の二乗値を得る方法が一般にとられていた。
器の２個の入力端子に入力信号を印加し、出力端子より
入力信号の二乗値を得る方法が一般にとられていた。
しかし四象限乗算器の構成は通常かなり複雑であり、二
乗演算には無駄が多く、コスト面で問題があった。この
発明の目的は、回路的に簡単な１象限電流乗算器を用い
て二乗演算を行なうことができるアナログ二乗演算回路
を提供することにある。
乗演算には無駄が多く、コスト面で問題があった。この
発明の目的は、回路的に簡単な１象限電流乗算器を用い
て二乗演算を行なうことができるアナログ二乗演算回路
を提供することにある。
この発明の原理を第１図を用いて説明する。第１図はこ
の発明の基本的な構成を示したもので、１象限電流乗算
器１０と、第１、第２の電圧−電流変換器１１，１２と
から構成され、入力端子１と第１の定電位点２との間に
与えられる入力電圧信号に対し、出力端子３にその二乗
値、すなわち対称２次関数の出力電流信号が得られるよ
うになつている。１象限電流乗算器１川まその概念を第
２図に示したように例えば第１〜第３の電流入力端子Ｔ
，〜Ｔ３と１個の出力端子Ｔ４を持ち、Ｔ，に流入する
電流値をｉＮ，、Ｔ２より流出する電流値をｉＮ２、Ｌ
より流出する電流値をｉＮ４としたとき、ｉ。
の発明の基本的な構成を示したもので、１象限電流乗算
器１０と、第１、第２の電圧−電流変換器１１，１２と
から構成され、入力端子１と第１の定電位点２との間に
与えられる入力電圧信号に対し、出力端子３にその二乗
値、すなわち対称２次関数の出力電流信号が得られるよ
うになつている。１象限電流乗算器１川まその概念を第
２図に示したように例えば第１〜第３の電流入力端子Ｔ
，〜Ｔ３と１個の出力端子Ｔ４を持ち、Ｔ，に流入する
電流値をｉＮ，、Ｔ２より流出する電流値をｉＮ２、Ｌ
より流出する電流値をｉＮ４としたとき、ｉ。
＝１虫空 ・・・‘１’ＩＮ
３なる電流値ｉ仇すなわちｉＮ，とｉＮ２との積に比例
した電流値を出力端子Ｔ４に得るものである。
３なる電流値ｉ仇すなわちｉＮ，とｉＮ２との積に比例
した電流値を出力端子Ｔ４に得るものである。
第２図のように表わされる１象限電流乗算器１０の具体
的な構成例を第３図に示す。これはトランジスタＱ，，
Ｑ２からなる第１の可変利得回路３１と、トランジスタ
３，Ｑおよび演算増幅器Ａからなる第２の可変利得回路
３２とを組合わせたものである。すなわち、第１の可変
利得回路３１はＱ，，Ｑ２のェミッタ結合点Ｎ２から流
出する電流値ｉＮ２に対して、Ｑ，，Ｑ２のコレクタに
ｉ，ニ・十ご（海三×，）／ＶＴ．ｉ舵 ，．．
【２｝ｉ２＝・十ご（Ｘ．三×２）／ＶＴ‐ｉＭ
…｛３１なる出力電流が得られるもので、ゲインはＱ
，，Ｑ２のベース電圧ｘ，，＆の差で決定される。但し
、ＶＴ＝ｋＴ／ｑ（ｋはボルッマン定数、Ｔは絶対温度
、ｑは電子の電荷量）を表わす。■，‘３｝式はｘ．と
梅との差の指数関数によって関連づけられているため、
その利得制御特性は非線型となる。第２の可変利得回路
３２は演算増幅器Ａの非反転入力端Ｎ，にトランジスタ
Ｑのコレクタを接続し、Ｑ４のベースに演算増幅器Ａの
出力端Ｎ２を接続して負帰還回路を構成したもので、入
力電流ｉＮ，と出力ｘ２との間には、． １
・ ・・・【４｝ＩＮＩニ・十
ご（梅−Ｘ，）／ＶＴ・ＩＮ３なる関係がある。
的な構成例を第３図に示す。これはトランジスタＱ，，
Ｑ２からなる第１の可変利得回路３１と、トランジスタ
３，Ｑおよび演算増幅器Ａからなる第２の可変利得回路
３２とを組合わせたものである。すなわち、第１の可変
利得回路３１はＱ，，Ｑ２のェミッタ結合点Ｎ２から流
出する電流値ｉＮ２に対して、Ｑ，，Ｑ２のコレクタに
ｉ，ニ・十ご（海三×，）／ＶＴ．ｉ舵 ，．．
【２｝ｉ２＝・十ご（Ｘ．三×２）／ＶＴ‐ｉＭ
…｛３１なる出力電流が得られるもので、ゲインはＱ
，，Ｑ２のベース電圧ｘ，，＆の差で決定される。但し
、ＶＴ＝ｋＴ／ｑ（ｋはボルッマン定数、Ｔは絶対温度
、ｑは電子の電荷量）を表わす。■，‘３｝式はｘ．と
梅との差の指数関数によって関連づけられているため、
その利得制御特性は非線型となる。第２の可変利得回路
３２は演算増幅器Ａの非反転入力端Ｎ，にトランジスタ
Ｑのコレクタを接続し、Ｑ４のベースに演算増幅器Ａの
出力端Ｎ２を接続して負帰還回路を構成したもので、入
力電流ｉＮ，と出力ｘ２との間には、． １
・ ・・・【４｝ＩＮＩニ・十
ご（梅−Ｘ，）／ＶＴ・ＩＮ３なる関係がある。
すなわち、その利得制御特性は、第１の可変利得制御回
路３１のそれと逆となる。従って、第３図に示すように
第１、第２の可変利得回路３１，３２を絹合せると、【
２１，【４）式よりｉ，＝ｉｏとおけば、‘１｝式が成
立し、１象限電流乗算器となる。
路３１のそれと逆となる。従って、第３図に示すように
第１、第２の可変利得回路３１，３２を絹合せると、【
２１，【４）式よりｉ，＝ｉｏとおけば、‘１｝式が成
立し、１象限電流乗算器となる。
但し、ｉｏ，ｉＮ，，ｉＮ２≧０、ｉＮ３＞０である。
なお、第２図、第３図において基準電位端子公，Ｔ６に
はそれぞれＶｒｅｆ，，Ｖｒｅｆ２（＝ｘ２）なる電位
が与えられ、Ｖｒｅｆ，により端子Ｔ，の電位が決定さ
れ、Ｖｒｅｆ２により端子Ｔ２，Ｌの電位が非反転的に
決定される。
なお、第２図、第３図において基準電位端子公，Ｔ６に
はそれぞれＶｒｅｆ，，Ｖｒｅｆ２（＝ｘ２）なる電位
が与えられ、Ｖｒｅｆ，により端子Ｔ，の電位が決定さ
れ、Ｖｒｅｆ２により端子Ｔ２，Ｌの電位が非反転的に
決定される。
この発明で用いる１象限電流乗算器１０‘ま第２図、第
３図に示したものに限定されず、要するに少なくとも第
１、第２の電流入力端子Ｔ，，Ｔ２と出力端子Ｔ４を持
ち、Ｔ，に流入する電流値ｉＮ．とＬより流出する電流
値ｉＮ２との積に比例した電流値ｉＮ４が出力端子Ｔ４
に得られるものであればなんでもよい。
３図に示したものに限定されず、要するに少なくとも第
１、第２の電流入力端子Ｔ，，Ｔ２と出力端子Ｔ４を持
ち、Ｔ，に流入する電流値ｉＮ．とＬより流出する電流
値ｉＮ２との積に比例した電流値ｉＮ４が出力端子Ｔ４
に得られるものであればなんでもよい。
第１図において、入力端子１に印加される入力電圧信号
ｘ〔Ｖ〕は第１、第２の電圧−電流変換器（以下Ｖ／１
変換器という）に与えられる。
ｘ〔Ｖ〕は第１、第２の電圧−電流変換器（以下Ｖ／１
変換器という）に与えられる。
これら第１、第２のＶ／１変換器１１，１２は、入力電
圧信号ｘ〔Ｖ〕をｋ〔Ａ／Ｖ〕なる１次の変換係数によ
る直線的結合で電圧−電流変換してｋｘ〔Ａ〕なる電流
信号を得るとともに、この電流信号ｋｘ〔Ａ〕とａ〔Ａ
〕なる正の同一バイアス電流とを、ｋｘ〔Ａ〕を互いに
逆極性に加算し、それぞれ第１、第２の電流信号干ｋｘ
十ａ，十ｋｘ＋ａとして端子Ｔ，，Ｔ２へ結合せしめる
。このとき、端子Ｌから定電流回路１３（後述するよう
にカレントミラー回路でもよい）によりｉＮ３〔Ａ〕な
る一定電流値を引出すようにしておけば、乗算器１０の
出力端子ｔ湖に−ｋ２×２十ａ２ １０＝−ｔず− …【５’なる
出力電流ら、すなわちｘ〔Ｖ〕に対し１次項のない対称
２次関数の電流信号が得られる。
圧信号ｘ〔Ｖ〕をｋ〔Ａ／Ｖ〕なる１次の変換係数によ
る直線的結合で電圧−電流変換してｋｘ〔Ａ〕なる電流
信号を得るとともに、この電流信号ｋｘ〔Ａ〕とａ〔Ａ
〕なる正の同一バイアス電流とを、ｋｘ〔Ａ〕を互いに
逆極性に加算し、それぞれ第１、第２の電流信号干ｋｘ
十ａ，十ｋｘ＋ａとして端子Ｔ，，Ｔ２へ結合せしめる
。このとき、端子Ｌから定電流回路１３（後述するよう
にカレントミラー回路でもよい）によりｉＮ３〔Ａ〕な
る一定電流値を引出すようにしておけば、乗算器１０の
出力端子ｔ湖に−ｋ２×２十ａ２ １０＝−ｔず− …【５’なる
出力電流ら、すなわちｘ〔Ｖ〕に対し１次項のない対称
２次関数の電流信号が得られる。
なお、第１、第２のＶ／１変換器１１，１２は定数を乗
じた電流信号を出力するものでもよく、その定数をｐ，
ｑとおけば｛５’式は１。＝ｐｑ−ｋ＆２十ａ２
．・・｛６｝ＩＮ３となる。
じた電流信号を出力するものでもよく、その定数をｐ，
ｑとおけば｛５’式は１。＝ｐｑ−ｋ＆２十ａ２
．・・｛６｝ＩＮ３となる。
次にこの発明の具体的な実施例を説明する。
第４図はこの発明の第１の実施例であり、特に第１、第
２のＶ／１変換器１１，１２を具体的に示している。第
４図において、第１のＶ／１変換器１１は第１の演算増
幅器Ａ，と第１〜第４の抵抗ｒ，〜ｒ４によって構成さ
れ、第２のＶ／１変換器１２は第５の抵抗ｒ５と第１の
カレントミラー回路ＣＭ，を主体として構成される。
２のＶ／１変換器１１，１２を具体的に示している。第
４図において、第１のＶ／１変換器１１は第１の演算増
幅器Ａ，と第１〜第４の抵抗ｒ，〜ｒ４によって構成さ
れ、第２のＶ／１変換器１２は第５の抵抗ｒ５と第１の
カレントミラー回路ＣＭ，を主体として構成される。
なお、第４の抵抗て４の他端はカレントミラー回路ＣＭ
，の入力端と同電位Ｖ，に保たれている。今、抵抗和，
〜ｒ５の値をそれぞれ同じ記号で表わすと、端子Ｔ，に
流入する電流ｉＮ，は、．川＝−くる十号）‐声
イ７１ 一方、第５の抵抗ｒ５を流れる電流ｉｒ５は、ｉｒ５＝
と仏 …｛８｝ｒ５となる。
，の入力端と同電位Ｖ，に保たれている。今、抵抗和，
〜ｒ５の値をそれぞれ同じ記号で表わすと、端子Ｔ，に
流入する電流ｉＮ，は、．川＝−くる十号）‐声
イ７１ 一方、第５の抵抗ｒ５を流れる電流ｉｒ５は、ｉｒ５＝
と仏 …｛８｝ｒ５となる。
従って、カレントミラー回路ＣＭ，の電流増幅率をＱ，
とおくと、端子Ｔ２より流出する電流ｉＮ２は、ＩＮ２
＝ＱＩ１ｒ５ Ｑ，（ｘ−Ｖ，） …■ｒ５となる
。
とおくと、端子Ｔ２より流出する電流ｉＮ２は、ＩＮ２
＝ＱＩ１ｒ５ Ｑ，（ｘ−Ｖ，） …■ｒ５となる
。
従って、ｍ，‘７｝，【９｝式より出力電流ｊｏはとな
り、ｒ，＝ｒ４とすると、し＝ｒ．言竿亭ｉ…（で−Ｖ
ｒ） …（１１）となる。
り、ｒ，＝ｒ４とすると、し＝ｒ．言竿亭ｉ…（で−Ｖ
ｒ） …（１１）となる。
この場合、【６ー式におけるｋ，ａはｋ＝ノ Ｑ１ｒ２
…（１２）ｒ・ 「３ ｒ５ Ｐｑと
なる。第１のカレントミラー回路ＣＭ，は、第４図の例
では第２、第３の演算増幅器Ａ２，Ａ３と第６、第７の
抵抗ｒ６，ｒ７によって構成されている。
…（１２）ｒ・ 「３ ｒ５ Ｐｑと
なる。第１のカレントミラー回路ＣＭ，は、第４図の例
では第２、第３の演算増幅器Ａ２，Ａ３と第６、第７の
抵抗ｒ６，ｒ７によって構成されている。
なお、第３の演算増幅器んは基本的にはなくともよし、
。このとき、カレントミラー回路ＣＭ，の電流増幅率０
１はＱＩ＝声量・主事 …（１４）で表わ
される。
。このとき、カレントミラー回路ＣＭ，の電流増幅率０
１はＱＩ＝声量・主事 …（１４）で表わ
される。
なお、１象限電流乗算器１０が第３図のように構成され
ている場合、端子Ｔ２の電位はｉＮ２によって変化する
ため、これを放置すると出力に誤差が生じる。
ている場合、端子Ｔ２の電位はｉＮ２によって変化する
ため、これを放置すると出力に誤差が生じる。
しかし、第４図に示すように第１のカレントミラー回路
ＣＭ，に第３の演算増幅器んを付加し、その反転入力端
を端子Ｔ２に、またその出力端を端子Ｌの電位を決定す
る基準電位端子Ｌにそれぞれ接続し、非反転入力端に端
子２に対してＶ，なる電位差の電位を与えれば、Ｔ２の
電位、すなわち第２の演算増幅器Ａ２の非反転入力端の
電位はＶ，に安定化され、またカレントミラー回路ＣＭ
，の入力端の電位もＶ，に安定化されるので、出力の誤
差は生じなくなる。また、この場合抵抗ｒ４の他端と第
３の演算増幅器Ａ３の非反転入力端とを共通接続してＶ
，の電位を与えるようにすると、Ｖ，のドリフト等に対
し全体がバランスしたまま動作点が移動するので誤差を
より少なくできる。
ＣＭ，に第３の演算増幅器んを付加し、その反転入力端
を端子Ｔ２に、またその出力端を端子Ｌの電位を決定す
る基準電位端子Ｌにそれぞれ接続し、非反転入力端に端
子２に対してＶ，なる電位差の電位を与えれば、Ｔ２の
電位、すなわち第２の演算増幅器Ａ２の非反転入力端の
電位はＶ，に安定化され、またカレントミラー回路ＣＭ
，の入力端の電位もＶ，に安定化されるので、出力の誤
差は生じなくなる。また、この場合抵抗ｒ４の他端と第
３の演算増幅器Ａ３の非反転入力端とを共通接続してＶ
，の電位を与えるようにすると、Ｖ，のドリフト等に対
し全体がバランスしたまま動作点が移動するので誤差を
より少なくできる。
第５図はこの発明の第２の実施例で、第４図における第
１のカレントミラー回路ＣＭ，を第１、第２のトランジ
スタＱ，．，Ｑ，２からなるカレントミラー回路ＣＭ，
′に層換えたものである。ＶＥＥは第２の定電位点とし
ての定電圧源である。このカレントミラー回路ＣＭ．′
の電流ゲインＱ，となるため、ｉｏは（１１）式よりｉ
。
１のカレントミラー回路ＣＭ，を第１、第２のトランジ
スタＱ，．，Ｑ，２からなるカレントミラー回路ＣＭ，
′に層換えたものである。ＶＥＥは第２の定電位点とし
ての定電圧源である。このカレントミラー回路ＣＭ．′
の電流ゲインＱ，となるため、ｉｏは（１１）式よりｉ
。
＝ｒ．ｒ３ｒら５ ｊＮ３（で−Ｖ．２） ‐‐
‐（１５）となる。この場合、抵抗ｒ４の他端をカレン
トミラー回路ＣＭ，′の入力側トランジスタＱ，．と同
様にコレク夕とベースが接続されたいわゆるダイオード
接続の第３のトランジスタＱ．３またはダイオードを介
してＶＥＥに接続すれば、カレントミラ−回路ＣＭ，′
の入力端の電位Ｖ，を常に一致させることができる。
‐（１５）となる。この場合、抵抗ｒ４の他端をカレン
トミラー回路ＣＭ，′の入力側トランジスタＱ，．と同
様にコレク夕とベースが接続されたいわゆるダイオード
接続の第３のトランジスタＱ．３またはダイオードを介
してＶＥＥに接続すれば、カレントミラ−回路ＣＭ，′
の入力端の電位Ｖ，を常に一致させることができる。
第６図は第５図の構成を直流的により安定化させたこの
発明の第３の実施例で、抵抗ｒ４の他端を第４、第５の
トランジスタＱ，４，Ｑ，５からなる第２のカレントミ
ラー回路ＣＭ２の入力端に接続し、このカレントミラー
回路ＣＭ２の出力端を１象限電流乗算器１０の第３の電
流入力端子Ｔ３に接続して、端子Ｔ３から抵抗ｒ４を流
ぜれる電流値Ｖ，／ｒ４に定数。
発明の第３の実施例で、抵抗ｒ４の他端を第４、第５の
トランジスタＱ，４，Ｑ，５からなる第２のカレントミ
ラー回路ＣＭ２の入力端に接続し、このカレントミラー
回路ＣＭ２の出力端を１象限電流乗算器１０の第３の電
流入力端子Ｔ３に接続して、端子Ｔ３から抵抗ｒ４を流
ぜれる電流値Ｖ，／ｒ４に定数。
２を乗じた電流ｉＮ３を引出すようにしたものである。
第２のカレントミラー回路ＣＭ２は、この例では出力側
トランジスタＱ．５がダブルェミツタであり、その電流
増幅率Ｑ２が２であるため、，Ｎ３：Ｑ２・Ｖ，／ｒ４
＝２Ｖ，／ｒ４ …（１６）となる。従って（
１１）式はｉ。
トランジスタＱ．５がダブルェミツタであり、その電流
増幅率Ｑ２が２であるため、，Ｎ３：Ｑ２・Ｖ，／ｒ４
＝２Ｖ，／ｒ４ …（１６）となる。従って（
１１）式はｉ。
＝宏羊毛等．（之−Ｖ・２） ‐‐‐（１７）となり、
ｒ４＝ｒ，より・０：毎羊毛．（で−Ｖ・２） ‐
‐‐（１８）となる。
ｒ４＝ｒ，より・０：毎羊毛．（で−Ｖ・２） ‐
‐‐（１８）となる。
ここで、（１８）式の直流分ｉｏｃ、すなわちｘ＝０に
おけるｉｏの値は，。
おけるｉｏの値は，。
Ｃ＝Ｑ，ｒ２ Ｖ， …（１９）公
３ て５となり、（１１）式におけるｉｏの直流分Ｑ，
ｒ２ Ｖ，２ ．．．（２０）ＩＤ
Ｃ＝ｒｌ ｒ３ ｒ５ １Ｎ３に比べ不安定要因
が減って、より安定化されることがわかる。
３ て５となり、（１１）式におけるｉｏの直流分Ｑ，
ｒ２ Ｖ，２ ．．．（２０）ＩＤ
Ｃ＝ｒｌ ｒ３ ｒ５ １Ｎ３に比べ不安定要因
が減って、より安定化されることがわかる。
なお、第２のカレントミラー回路ＣＭ２は第４図におけ
る第１のカレントミラー回路ＣＭ，と同様の構成のもの
でもよい。
る第１のカレントミラー回路ＣＭ，と同様の構成のもの
でもよい。
その場合の電流増幅率ｏ２は任意に選べるから（１７）
，（１９）式はそれぞれｂ＝は２一三ｌｒ王寺４Ｖ．（
ズ−Ｖ・２）‐‐‐（２１）ｉ。Ｃ＝〇．ｒ２ Ｖ，
…（２２）Ｑ２ ｒ３ ｒ５
となる。
，（１９）式はそれぞれｂ＝は２一三ｌｒ王寺４Ｖ．（
ズ−Ｖ・２）‐‐‐（２１）ｉ。Ｃ＝〇．ｒ２ Ｖ，
…（２２）Ｑ２ ｒ３ ｒ５
となる。
このように第２のカレントミラー回路ＣＭ２を設けるこ
とによって、出力電流ｉｏの直流分ｉ。
とによって、出力電流ｉｏの直流分ｉ。
ｃを安定化できるが、次のようにすればｉｏｃを除去す
ることも可能である。すなわち、第６図に示すように第
２のカレントミラー回路ＣＭ２の入力端にＱ３ ＝Ｑュ
「リ ム …（２３）Ｑ２
ｒ３ ｒ５なる電流増幅率の第３のカレントミラー
回路ＣＭ３の入力端を接続し、このカレントミラー回路
ＣＭ３の出力端を１象限電流乗算器１０の出力端子Ｔ４
３に接続して、抵抗ｒ４を流れる電流値Ｖ，／ｒ４に定
数Ｑ３ を乗じた電流Ｑ３Ｖ，／ｒ４を出力電流ｉｏか
ら差引くのである。すなわち、Ｑ，ｒ２ Ｖ，Ｑ３ Ｖ
， ＩＤＣニニ Ｑ２ ｒ３ ｒ５ ｒ４Ｑ，
ｒ２ Ｖ」 Ｑ， ｒ２ ｒＩ Ｖ」Ｑ２ ｒ３
ｒ５ Ｑ２ ｒ３ ｒ５ ｒ４：０となる。
ることも可能である。すなわち、第６図に示すように第
２のカレントミラー回路ＣＭ２の入力端にＱ３ ＝Ｑュ
「リ ム …（２３）Ｑ２
ｒ３ ｒ５なる電流増幅率の第３のカレントミラー
回路ＣＭ３の入力端を接続し、このカレントミラー回路
ＣＭ３の出力端を１象限電流乗算器１０の出力端子Ｔ４
３に接続して、抵抗ｒ４を流れる電流値Ｖ，／ｒ４に定
数Ｑ３ を乗じた電流Ｑ３Ｖ，／ｒ４を出力電流ｉｏか
ら差引くのである。すなわち、Ｑ，ｒ２ Ｖ，Ｑ３ Ｖ
， ＩＤＣニニ Ｑ２ ｒ３ ｒ５ ｒ４Ｑ，
ｒ２ Ｖ」 Ｑ， ｒ２ ｒＩ Ｖ」Ｑ２ ｒ３
ｒ５ Ｑ２ ｒ３ ｒ５ ｒ４：０となる。
実用的には、ｒ，＝ｒ２＝ｒ３＝ｒ４＝ｒ５とし、Ｑ・
＝１，Ｑ２＝２とすると、第３のカレントミラー回路Ｃ
Ｍ３の電流増幅率Ｑ３ は、（２３）式よりＱ３ ＝１
′２となるので、第３のカレントミラー回路ＣＭ３は図
のように第６〜第８のトランジスタＱ，６，Ｑ．７，Ｑ
，８からなる簡単なもので構成できる。
＝１，Ｑ２＝２とすると、第３のカレントミラー回路Ｃ
Ｍ３の電流増幅率Ｑ３ は、（２３）式よりＱ３ ＝１
′２となるので、第３のカレントミラー回路ＣＭ３は図
のように第６〜第８のトランジスタＱ，６，Ｑ．７，Ｑ
，８からなる簡単なもので構成できる。
なお、Ｖｃｃは第３の定電位点としての電圧源であり、
Ｖｃｃ＞ＶＢＥである。第７図は入力電圧信号ｘの交流
分についてのみ二乗演算を行なうようにしたこの発明の
第４の実施例を示したものである。
Ｖｃｃ＞ＶＢＥである。第７図は入力電圧信号ｘの交流
分についてのみ二乗演算を行なうようにしたこの発明の
第４の実施例を示したものである。
すなわち、入力端子１と第１，第５の抵抗ｒ，，ｒ５の
接続点との間に直流分阻止のためのコンデンサＣが挿入
されるとともに、バイアス用抵抗として第８〜第１０の
抵抗ｒ８〜ｒ，。が追加されている。なお、ｒ，，ｒ５
，Ｃの共通接続点に一端が接続された第８の抵抗ｒ８の
他端にはＶ２なる一定の電位が与えられている。また、
第１の演算増幅器Ａ，の非反転入力端に各一端が共通接
続された第９，第１０の抵抗ｒ９，ｒ，ｏの各池端はそ
れぞれ第５，第８の抵抗ｒ５，ｒ８の各池端と同電位Ｖ
，，Ｖ２に保たれている。これらの抵抗ｒ５，ｒ８〜ｒ
・ｏの関係はｒ・ｏ−＆ て９ ｒ５ に選定されている。
接続点との間に直流分阻止のためのコンデンサＣが挿入
されるとともに、バイアス用抵抗として第８〜第１０の
抵抗ｒ８〜ｒ，。が追加されている。なお、ｒ，，ｒ５
，Ｃの共通接続点に一端が接続された第８の抵抗ｒ８の
他端にはＶ２なる一定の電位が与えられている。また、
第１の演算増幅器Ａ，の非反転入力端に各一端が共通接
続された第９，第１０の抵抗ｒ９，ｒ，ｏの各池端はそ
れぞれ第５，第８の抵抗ｒ５，ｒ８の各池端と同電位Ｖ
，，Ｖ２に保たれている。これらの抵抗ｒ５，ｒ８〜ｒ
・ｏの関係はｒ・ｏ−＆ て９ ｒ５ に選定されている。
その他の点は第１〜第３の実施例と同様である。第８図
にこの発明をＲＭＳ検波回路に応用した例を示す。
にこの発明をＲＭＳ検波回路に応用した例を示す。
入力端子１０１に与えられる入力信号は、二乗演算回路
１０２および積分器１０１３を通して二乗平均がとられ
る。積分器１０３は単なるＣＲ積分型のものでもよい。
積分器１０３の出力は、演算増幅器１０４とその帰還路
に設けられた二乗演算回路１０５からなる平方器によっ
て１／２案根がとられる。これによって出力端子１０６
に入力信号のＲＭＳ（ＲｏｏｔＭｅａｎＳｑ雌ｒｅ）値
が得られる。このような回路において、二乗演算回路１
０２，１０５にこの発明のアナ。
１０２および積分器１０１３を通して二乗平均がとられ
る。積分器１０３は単なるＣＲ積分型のものでもよい。
積分器１０３の出力は、演算増幅器１０４とその帰還路
に設けられた二乗演算回路１０５からなる平方器によっ
て１／２案根がとられる。これによって出力端子１０６
に入力信号のＲＭＳ（ＲｏｏｔＭｅａｎＳｑ雌ｒｅ）値
が得られる。このような回路において、二乗演算回路１
０２，１０５にこの発明のアナ。
グ二乗演算回路を用いれば、回路全体を簡単に構成する
ことができる。以上説明したように、この発明によれば
１象限電流乗算器に若干の回路を付加することによって
四象限乗算器を用いた従釆の構成に比べ大幅に簡略化さ
れた経剤的な構成のアナログ二乗演算回路が得られる。
ことができる。以上説明したように、この発明によれば
１象限電流乗算器に若干の回路を付加することによって
四象限乗算器を用いた従釆の構成に比べ大幅に簡略化さ
れた経剤的な構成のアナログ二乗演算回路が得られる。
第１図はこの発明に係るアナログ二乗演算回路の基本構
成を示す図、第２図は１象限電流乗算器の概念図、第３
図は１象限電流乗算器の具体的構成例を示す図、第４図
〜第７図はこの発明の第１〜第４の実施例を示す図、第
８図はこの発明の応用例としてのＲＭＳ検波回路を示す
図である。 １・・・・・・入力端子、３・・・・・・出力端子、１
０・・・・・・１象限電流乗算器、１１・・・・・・第
１の電圧−電流変換器、１２・・・…第２の電圧−電流
変換器、１３・・・・・・定電流回路、Ａ，〜Ａ３・・
・・・・第１〜第３の演算増幅器、ｒ，〜ｒ，ｏ…・・
・第１〜第１０の抵抗、ＣＭ，（ＣＭ，′）〜ＣＭ３・
・…・第１〜第３のカレントミラー回路、Ｑ，．〜Ｑ，
８……第１〜第８のトランジスタ、ＶＥＥ・・・・・・
第２の定電位点としての電圧源、Ｖ・・・・・・第３の
定電位点としての電圧源、Ｃ・・・・・・コンデンサ。 第１図第２図 第３図 第４図 第５図 第６図 第７図 第８図
成を示す図、第２図は１象限電流乗算器の概念図、第３
図は１象限電流乗算器の具体的構成例を示す図、第４図
〜第７図はこの発明の第１〜第４の実施例を示す図、第
８図はこの発明の応用例としてのＲＭＳ検波回路を示す
図である。 １・・・・・・入力端子、３・・・・・・出力端子、１
０・・・・・・１象限電流乗算器、１１・・・・・・第
１の電圧−電流変換器、１２・・・…第２の電圧−電流
変換器、１３・・・・・・定電流回路、Ａ，〜Ａ３・・
・・・・第１〜第３の演算増幅器、ｒ，〜ｒ，ｏ…・・
・第１〜第１０の抵抗、ＣＭ，（ＣＭ，′）〜ＣＭ３・
・…・第１〜第３のカレントミラー回路、Ｑ，．〜Ｑ，
８……第１〜第８のトランジスタ、ＶＥＥ・・・・・・
第２の定電位点としての電圧源、Ｖ・・・・・・第３の
定電位点としての電圧源、Ｃ・・・・・・コンデンサ。 第１図第２図 第３図 第４図 第５図 第６図 第７図 第８図
Claims (1)
- 【特許請求の範囲】 １ 第１の電流入力端子に流入する電流値と第２の電流
入力端子より流出する電流値との積に比例した電流値を
出力端子に得る１象限電流乗算器と、入力電圧信号を直
線的結合により電圧−電流変換した電流信号と正の等し
いバイアス電流とを上記電流信号を互いに逆極性に加算
した第１、第２の電流信号を得る第１、第２の電圧−電
流変換器とを備え、前記第１、第２の電流信号を前記乗
算器の第１、第２の電流入力端子に結合して前記乗算器
の出力端子に前記入力電圧信号の対称２次関数の出力電
流信号を得るようにしたことを特徴とするアナログ二乗
演算回路。 ２ １象限電流乗算器は、前記バイアス電流に比例した
電流値が流出する第３の電流入力端子を有し、かつその
出力電流がこの第３の電流入力端子より流出する電流値
に対しては反比例するように構成されていることを特徴
とする特許請求の範囲第１項記載のアナログ二乗演算回
路。 ３ 第１の電圧−電流変換器は、入力電圧信号が印加さ
れる入力端子に一端が接続された第１の抵抗と、この第
１の抵抗の他端に反転入力端が接続され、非反転入力端
が第１の定電位点に接続されるとともに１象限電流乗算
器の第１の電流入力端子と同電位に保たれた第１の演算
増幅器と、この演算増幅器の出力端と反転入力端との間
に接続された第２の抵抗と、前記演算増幅器の出力端と
１象限電流乗算器の第１の電流入力端子との間に接続さ
れた第３の抵抗と、前記第１の演算増幅器の反転入力端
に一端が接続された第４の抵抗とから構成され、第２の
電圧−電流変換器は前前記入力端子に一端が接続された
第５の抵抗と、この第５の抵抗の他端に入力端が接続さ
れこの入力端に流入する電流値に定数α＿１を乗じた電
流を１象限電流乗算器の第２の電流入力端子から引込む
第１のカレントミラー回路とから構成され、さらに前記
第４の抵抗の他端は前記第１のカレントミラー回路の入
力端と同電位に保たれ、第１〜第５の抵抗のそれぞれの
値ｒ＿１〜ｒ＿５は実質的に （ｒ＿２ ｒ＿５）／（
ｒ＿１ ｒ＿３）＝α＿１ ｒ＿１＝ｒ＿４を満たすよ
うに選定されていることを特徴とする特許請求の範囲第
１項記載のアナログ二乗演算回路。 ４ 第１のカレントミラー回路は、反転入力端が第５の
抵抗の他端に接続され非反転入力端が１象限電流乗算器
の第２の電流入力端子に接続された第２の演算増幅器と
、この演算増幅器の反転入力端および非反転入力端と出
力端との間にそれぞれ接続された第６、第７の抵抗とか
ら構成され、第６、第７の抵抗値ｒ＿６，ｒ＿７は実質
的に ｒ＿６／ｒ＿７＝α＿１を満たすように選定され
ていることを特徴とする特許請求の範囲第３項記載のア
ナログ二乗演算回路。 ５ 第１のカレントミラー回路は、反転入力端が第５の
抵抗の他端に接続され非反転入力端が１象限電流乗算器
の第２の電流入力端子に接続された第２の演算増幅器と
、この演算増幅器の反転入力端および非反転入力端と出
力端との間にそれぞれ接続された第６、第７の抵抗と、
１象限電流乗算器の第２の電流入力端子に反転入力端が
接続され非反転入力端子に第４の抵抗の他端と同電位が
与えられ、出力端が１象限電流乗算器に設けられた第２
の電流入力端子の電位を決定する基準電位端子に接続さ
れた第３の演算増幅器とから構成され、第６、第７の抵
抗の値は実質的に ｒ＿６／ｒ＿７＝α＿１ に選定されていることを特徴とする特許請求の範囲第３
項記載のアナログ二乗演算回路。 ６ 第１のカレントミラー回路は、コレクタおよびベー
スが第５の抵抗の他端に共通接続されエミツタが第２の
定電位点に接続された第１のトランジスタと、この第１
のトランジスタとベースどうしが結合されコレクタが１
象限電流乗算器の第２の電流入力端子に接続されエミツ
タが第２の定電位点に接続された第２のトランジスタと
から構成されることを特徴とする特許請求の範囲第３項
記載のアナログ二乗演算回路。 ７ 第１のカレントミラー回路は、コレクタおよびベー
スが第５の抵抗の他端に共通接続されエミツタが第２の
定電位点に接続された第１のトランジスタと、この第１
のトランジスタとベースどうしが結合されコレクタが１
象限電流乗算器の第２の電流入力端子に接続されエミツ
タが第２の定電位点に接続された第２のトランジスタと
から構成され、さらに第４の抵抗の他端はコレクタおよ
びベースが結合された第３のトランジスタまたはダイオ
ードを介して第２の定電位点に接続されることを特徴と
する特許請求の範囲第３項記載のアナログ二乗演算回路
。 ８ １象限電流乗算器は、前記バイアス電流に比例した
電流値が流出する第３の電流入力端子を有し、かつその
出力電流がこの第３の電流入力端子より流出する電流値
に対しては反比例するように構成され、第１の電圧−電
流変換器は、入力電圧信号が印加される入力端子に一端
が接続された第１の抵抗と、この第１の抵抗の他端に反
転入力端が接続され、非反転入力端が第１の定電位点に
接続されるとともに１象限電流乗算器の第１の電流入力
端子と同電位に保たれた第１の演算増幅器と、この演算
増幅器の出力端と反転入力端との間に接続された第２の
抵抗と、前記第１の演算増幅器の出力端と１象限電流乗
算器の第１の電流入力端子との間に接続された第３の抵
抗と、前記第１の演算増幅器の反転入力端に一端が接続
された第４の抵抗とから構成され、第２の電圧−電流変
換器は前記入力端子に一端が接続された第５の抵抗と、
この第５の抵抗の他端に入力端が接続されこの入力端に
流入する電流値に定数α＿１を乗じた電流を１象限電流
乗算器の第２の電流入力端子から引込む第１のカレント
ミラー回路とから構成され、第１〜第５の抵抗のそれぞ
れの値ｒ＿１〜ｒ＿５は実質的に （ｒ＿２ ｒ＿５）
／（ｒ＿１ ｒ＿３）＝α＿１ ｒ＿１＝ｒ＿４を満た
すように選定され、さらに第４の抵抗の他端はこの第４
の抵抗に流れる電流値に定数α＿２を乗じた電流を１象
限電流乗算器の第３の電流入力端から引出す第２のカレ
ントミラー回路の入力端に接続されていることを特徴と
する特許請求の範囲第１項記載のアナログ二乗演算回路
。 ９ 第１のカレントミラー回路は、コレクタおよびベー
スが第５の抵抗の他端に共通接続されエミツタが第２の
定電位点に接続された第１のトランジスタと、この第１
のトランジスタとベースどうしが結合されコレクタが１
象限電流乗算器の第２の電流入力端子に接続されエミツ
タが第２の定電位点に接続された第２のトランジスタと
から構成され、第２のカレントミラー回路は、コレクタ
およびベースが第４の抵抗の他端に共通接続されエミツ
タが第２の定電位点に接続された第４のトランジスタと
、この第４のトランジスタとベースどうしが結合されコ
レクタが１象限電流乗算器の第３の電流入力端子に接続
されエミツタが第２の定電位点に接続された第５のトラ
ンジスタとから構成されることを特徴とする特許請求の
範囲第８項記載のアナログ二乗演算回路。 １０ １象限電流乗算器は、前記バイアス電流に比例し
た電流値が流出する第３の電流入力端子を有し、かつそ
の出力電流が第３の電流入力端子より流出する電流値に
対しては反比例するように構成され、第１の電圧−電流
変換器は、入力電圧信号が印加される入力端子に一端が
接続された第１の抵抗と、この第１の抵抗の他端に反転
入力端が接続され非反転入力端が第１の定電位点に接続
されるとともに１象限電流乗算器の第１の電流入力端子
と同電位に保たれた第１の演算増幅器と、この演算増幅
器の出力端と反転入力端との間に接続された第２の抵抗
と、前記第１の演算増幅器の出力端と１象限電流乗算器
の第１の電流入力端子との間に接続された第３の抵抗と
、前記第１の演算増幅器の反転入力端に一端が接続され
た第４の抵抗とから構成され、第２の電圧−電流変換器
は、前記入力端子に一端が接続された第５の抵抗と、こ
の第５の抵抗の他端に入力端が接続されこの入力端に流
入する電流値に定数α＿１を乗じた電流を１象限電流乗
算器の第２の電流入力端子から引込む第１のカレントミ
ラー回路とから構成され、第１〜第５の抵抗のそれぞの
値ｒ＿１〜ｒ＿５は実質的に （ｒ＿２ ｒ＿５）／（
ｒ＿１ ｒ＿３）＝α＿１ ｒ＿１＝ｒ＿４を満たすよ
うに選定され、さらに第４の抵抗の他端はこの第４の抵
抗に流れる電流値に定数α＿２を乗じた電流を１象限電
流乗算器の第３の電流入力端子から引込む第２のカレン
トミラー回路の入力端に接続され、１象限電流乗算器の
出力端子は、入力端が第２のカレントミラー回路の入力
端に接続され第４の抵抗を流れる電流値に α＿３＝（
α＿１ ｒ＿２ ｒ＿４）／（α＿２ ｒ＿３ ｒ＿５
）なる定数α＿３を乗じた電流を前記出力端子に得られ
る出力電流信号から差引く第３のカレントミラー回路の
出力端に接続されることを特徴とする特許請求の範囲第
８項記載のアナログ二乗演算回路。 １１ α＿１＝１であつて、かつ第１のカレントミラー
回路は、コレクタおよびベースが第５の抵抗の他端に共
通接続されエミツタが第２の定電位点に接続された第１
のトランジスタと、この第１のトランジスタとベースど
うしが結合されコレクタが１象限電流乗算器の第２の電
流入力端子に接続されエミツタが第２の定電位点に接続
された第２のトランジスタとから構成され、第２のカレ
ントミラー回路はコレクタおよびベースが第４の抵抗の
他端に共通接続されエミツタが第２の定電位点に接続さ
れた第４のトランジスタと、この第４のトランジスタと
ベースどうしが結合されコレクタが１象限電流乗算器の
第３の電流入力端子に接続され２つのエミツタが第２の
定電位点に接続された第５のトランジスタとから構成さ
れ、第３のカレントミラー回路は、ベースが第４、第５
のトランジスタのベースに接続されエミツタが第２の定
電位点に接続された第６のトランジスタと、この第６の
トランジスタのコレクタにコレクタおよびベースが接続
され２つのエミツタが第３の定電位点に接続された第７
のトランジスタと、この第７のトランジスタとベースど
うしが接続されコレクタが１象限電流乗算器の出力端子
に接続されエミツタが第３の定電位点に探続された第８
のトランジスタとから構成されることを特徴とする特許
請求の範囲第１０項記載のアナログ二乗演算回路。 １２ 第１、第５の抵抗の各一端と入力電圧信号が印加
される入力端子との間にコンデンサが挿入されるととも
に、これら第１、第５の抵抗およびコンデンサの共通接
続点は他端に一定電位が与えられた第８の抵抗の一端に
接続され、第１の演算増幅器の非反転入力端は各他端に
第５、第８の抵抗の他端と同電位が与えられた第９、第
１０の抵抗の各一端に共通接続され、第５、第８，９，
１０抵抗の値ｒ＿５，ｒ＿８，ｒ＿９，ｒ＿１＿０は実
質的に （ｒ＿１＿０）／（ｒ＿９）＝（ｒ＿８）／（
ｒ＿５）を満たすように選定されていることを特徴とす
る特許請求の範囲第３項または第８項記載のアナログ二
乗演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12975181A JPS6024989B2 (ja) | 1981-08-19 | 1981-08-19 | アナログ二乗演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12975181A JPS6024989B2 (ja) | 1981-08-19 | 1981-08-19 | アナログ二乗演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5831473A JPS5831473A (ja) | 1983-02-24 |
| JPS6024989B2 true JPS6024989B2 (ja) | 1985-06-15 |
Family
ID=15017293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12975181A Expired JPS6024989B2 (ja) | 1981-08-19 | 1981-08-19 | アナログ二乗演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024989B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130286U (ja) * | 1986-02-07 | 1987-08-17 | ||
| JPH0167393U (ja) * | 1987-10-26 | 1989-04-28 | ||
| JPH01124496U (ja) * | 1988-02-19 | 1989-08-24 | ||
| JPH036187U (ja) * | 1989-06-09 | 1991-01-22 | ||
| JPH036188U (ja) * | 1989-06-09 | 1991-01-22 | ||
| JPH0419491A (ja) * | 1990-05-11 | 1992-01-23 | Furoueru:Kk | チューブ継手 |
| JPH0439490A (ja) * | 1990-06-04 | 1992-02-10 | Furoueru:Kk | チューブ継手 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4870015B2 (ja) * | 2006-06-13 | 2012-02-08 | 京三電機株式会社 | 圧力調整弁 |
-
1981
- 1981-08-19 JP JP12975181A patent/JPS6024989B2/ja not_active Expired
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130286U (ja) * | 1986-02-07 | 1987-08-17 | ||
| JPH0167393U (ja) * | 1987-10-26 | 1989-04-28 | ||
| JPH01124496U (ja) * | 1988-02-19 | 1989-08-24 | ||
| JPH036187U (ja) * | 1989-06-09 | 1991-01-22 | ||
| JPH036188U (ja) * | 1989-06-09 | 1991-01-22 | ||
| JPH0419491A (ja) * | 1990-05-11 | 1992-01-23 | Furoueru:Kk | チューブ継手 |
| JPH0439490A (ja) * | 1990-06-04 | 1992-02-10 | Furoueru:Kk | チューブ継手 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5831473A (ja) | 1983-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4268759A (en) | Signal-processing circuitry with intrinsic temperature insensitivity | |
| JPH04506286A (ja) | 対数増幅器 | |
| US5481180A (en) | PTAT current source | |
| JPH0152783B2 (ja) | ||
| JPS6020782B2 (ja) | 絶対値回路 | |
| EP0453680B1 (en) | Three-terminal operational amplifier and applications thereof | |
| Jongkunstidchai et al. | Full-wave rectifiers based on operational transconductance amplifiers | |
| US6891437B2 (en) | Current amplifier structure | |
| JPS5831473A (ja) | アナログ二乗演算回路 | |
| US2944218A (en) | Electrical signal conversion apparatus | |
| CN211087038U (zh) | 基于pin二极管的矢量调制器模拟驱动控制电路 | |
| JPS6027061B2 (ja) | アナログ二乗演算回路 | |
| JPS5926070B2 (ja) | 対数変換器 | |
| De Lima | Design of a micropower CMOS four-quadrant multiplier based on the translinear principle | |
| Igarashi et al. | Design of very low‐distortion, four‐quadrant analog multiplier‐type CMOS‐OTA considering variation of mobility according to the gate voltage | |
| JP3507530B2 (ja) | 対数変換回路 | |
| CN110850922A (zh) | 基于pin二极管的矢量调制器模拟驱动控制电路 | |
| ITMI20010284A1 (it) | Amplificatore a guadagno variabile | |
| JP3106584B2 (ja) | 掛算回路 | |
| JPH0462608B2 (ja) | ||
| JPH04135324A (ja) | Ｄ／ａ変換回路 | |
| JP2674096B2 (ja) | 乗算回路 | |
| JPS631455Y2 (ja) | ||
| JP3258202B2 (ja) | 差動回路 | |
| JP2003281464A (ja) | 対数変換回路 |