JPS6025151Y2 - 水晶発振回路 - Google Patents
水晶発振回路Info
- Publication number
- JPS6025151Y2 JPS6025151Y2 JP14818382U JP14818382U JPS6025151Y2 JP S6025151 Y2 JPS6025151 Y2 JP S6025151Y2 JP 14818382 U JP14818382 U JP 14818382U JP 14818382 U JP14818382 U JP 14818382U JP S6025151 Y2 JPS6025151 Y2 JP S6025151Y2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- circuit
- field effect
- output
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【考案の詳細な説明】
本考案は、自己バイアスにより動作点を設定し、自励発
振する水晶発振回路に関する。
振する水晶発振回路に関する。
本考案は自励発振の際、自己バイアスにより動作点を設
定し、発振の成長を速やかにするため適当なゲート電圧
を与えたＭＯ３型電界効果トランジスタを用いて、ドレ
イン結合端の出力電圧をゲート結合端入力に帰還する水
晶発振回路に関する。
定し、発振の成長を速やかにするため適当なゲート電圧
を与えたＭＯ３型電界効果トランジスタを用いて、ドレ
イン結合端の出力電圧をゲート結合端入力に帰還する水
晶発振回路に関する。
本考案の目的は、高抵抗が必要となる動作点設定のため
の帰還抵抗を、同様の作用をするＭＯ３型電界効果トラ
ンジスタに置きかえ、更に発振の安定化のための出力抵
抗を設けることによって温度に対する発振周波数の安定
化を急増させ、さらに他の回路素子と同時に、容易にモ
ノリシック１−Ｃとして製作し、工程数を低減し、信頼
性を向上させることにある。
の帰還抵抗を、同様の作用をするＭＯ３型電界効果トラ
ンジスタに置きかえ、更に発振の安定化のための出力抵
抗を設けることによって温度に対する発振周波数の安定
化を急増させ、さらに他の回路素子と同時に、容易にモ
ノリシック１−Ｃとして製作し、工程数を低減し、信頼
性を向上させることにある。
本考案を更によく理解できるよう、以下、図を見ながら
説明する。
説明する。
一般の水晶発振回路は第２図の如くなっており、第１図
に示すようなＭＯ３型Ｐチャンネル電界効果トランジス
タＴｒＰとＭＯ３型Ｎチャンネル電界効果トランジスタ
Ｔｒｎから戊る相補型インバータがＩｉからＩＮまでＮ
段従続接続されており、任意段に抵抗成分を含む位相回
路ＰＣが挿入されており、最終段インバータＩＮのドレ
イン結合端の出力端子り。
に示すようなＭＯ３型Ｐチャンネル電界効果トランジス
タＴｒＰとＭＯ３型Ｎチャンネル電界効果トランジスタ
Ｔｒｎから戊る相補型インバータがＩｉからＩＮまでＮ
段従続接続されており、任意段に抵抗成分を含む位相回
路ＰＣが挿入されており、最終段インバータＩＮのドレ
イン結合端の出力端子り。
から水晶振動子Ｘを通して初段インバータ１１のゲート
結合端である入力端子Ｇ。
結合端である入力端子Ｇ。
に帰還されている。さらに位相補償のために出力ドレイ
ン端子には出力コンデンＣＤが、入力ゲート端子には入
力コンデンサＣｃが端子との間に接続されていて、これ
らのインバータ系列の動作点を設定するために、任意段
インバータＩｉのドレイン結合端Ｄｉの出力を抵抗Ｒｆ
を用いてゲート入力端子に帰還し、自己バイアスによっ
て自励発振するようになっている。
ン端子には出力コンデンＣＤが、入力ゲート端子には入
力コンデンサＣｃが端子との間に接続されていて、これ
らのインバータ系列の動作点を設定するために、任意段
インバータＩｉのドレイン結合端Ｄｉの出力を抵抗Ｒｆ
を用いてゲート入力端子に帰還し、自己バイアスによっ
て自励発振するようになっている。
普通、この時の抵抗Ｒｆは、回路の位相関係に影響を与
えない程度に大きくしておく必要があり、大体数００以
上のものが用いられるのが普通である。
えない程度に大きくしておく必要があり、大体数００以
上のものが用いられるのが普通である。
一般的にここには外部から挿入する方法や、薄膜抵抗を
用いてハイブリッドＩＣにする方法が用いられているが
、この場合は、接点数が増加し欠陥が発生する確率が高
くなり、信頼性を落す原因ともなる。
用いてハイブリッドＩＣにする方法が用いられているが
、この場合は、接点数が増加し欠陥が発生する確率が高
くなり、信頼性を落す原因ともなる。
従って、モノリシックＩＣとして他の回路素子と同時に
製作するのが望ましいわけであるが、その場合として拡
散層を用いる場合は、比抵抗によって制限され、小面積
でこのオーダの抵抗を製作するのは困難であり、又、ポ
リ−・シリコンのを用いる場合は温度に対する変動が大
きく、発振周波数の不安定の原因となる。
製作するのが望ましいわけであるが、その場合として拡
散層を用いる場合は、比抵抗によって制限され、小面積
でこのオーダの抵抗を製作するのは困難であり、又、ポ
リ−・シリコンのを用いる場合は温度に対する変動が大
きく、発振周波数の不安定の原因となる。
本考案は、かかる欠点を除去したもので、ＭＯ３型電界
効果トランジスタの高い抵抗値を有するチャンネル抵抗
を用いるものである。
効果トランジスタの高い抵抗値を有するチャンネル抵抗
を用いるものである。
一般にＭＯ３型電界効果トランジスタの電流−電圧の関
係は次式で与えられる。
係は次式で与えられる。
ここで、ｖｃＥは実効ゲート電圧、ＶＤはドレイン電圧
、ＩＤはドレイン電流を表わし、又、βはβ＝μ・ＣＯ
Ｘ・Ｗ／Ｌ で与えられ、μはチャンネル表面の移動度、ＣＯＸは単
位面積あたりのゲート絶縁膜の容量、Ｗ／Ｌはチャンネ
ルの幅と長さの比であり、この時、等価的な抵抗値Ｒｅ
はＶＤ／ＩＤで与えられ、第３図によってもわかる通り
、その最小値Ｒｅｍ１ｎｉはＶＤ＝０の時であって、 又、βωＷ／Ｌであるから、上述によってチャンネルの
幅と長さの比Ｗ／Ｌを十分小さくとってやれば、最低値
でも数ＭΩの抵抗は容易に実現可能である。
、ＩＤはドレイン電流を表わし、又、βはβ＝μ・ＣＯ
Ｘ・Ｗ／Ｌ で与えられ、μはチャンネル表面の移動度、ＣＯＸは単
位面積あたりのゲート絶縁膜の容量、Ｗ／Ｌはチャンネ
ルの幅と長さの比であり、この時、等価的な抵抗値Ｒｅ
はＶＤ／ＩＤで与えられ、第３図によってもわかる通り
、その最小値Ｒｅｍ１ｎｉはＶＤ＝０の時であって、 又、βωＷ／Ｌであるから、上述によってチャンネルの
幅と長さの比Ｗ／Ｌを十分小さくとってやれば、最低値
でも数ＭΩの抵抗は容易に実現可能である。
又、上述の式は、実効ゲート電圧ＶＣＥが一定の場合で
あったが、ドレイン電圧Ｖｏに応じてＶＣＥが変化する
場合でも、実効抵抗Ｒｅはチャンネルの幅と長さの比Ｗ
／Ｌに反比例することがわかる。
あったが、ドレイン電圧Ｖｏに応じてＶＣＥが変化する
場合でも、実効抵抗Ｒｅはチャンネルの幅と長さの比Ｗ
／Ｌに反比例することがわかる。
実際の場合、移動度μは大体Ｎチャンネル側で６００ｄ
／ＶｓｅｃＸｐチヤンネル側で３００Ｃｆｔ／ＶＳｅＣ
であり、単位面積あたりのゲート容量ＣＯＸは、３ＸＩ
ＯＦ／ｃｎとすれば、実効ゲート電圧■ｃＥをＮチャン
ネル側０．５ＶＳＰチヤンネル側０．３Ｖの時、実効抵
抗の最小信置Ωは、チャンネルの幅と長さの比Ｗ／Ｌを
Ｎチャンネル側で０．０２、Ｐチャンネル側で０．０７
５以下にしておけば、小面積で容易に実現できる。
／ＶｓｅｃＸｐチヤンネル側で３００Ｃｆｔ／ＶＳｅＣ
であり、単位面積あたりのゲート容量ＣＯＸは、３ＸＩ
ＯＦ／ｃｎとすれば、実効ゲート電圧■ｃＥをＮチャン
ネル側０．５ＶＳＰチヤンネル側０．３Ｖの時、実効抵
抗の最小信置Ωは、チャンネルの幅と長さの比Ｗ／Ｌを
Ｎチャンネル側で０．０２、Ｐチャンネル側で０．０７
５以下にしておけば、小面積で容易に実現できる。
又、温度変化に対しても温度Ｔが上昇すれば移動度μは
減少し、実効ゲート電圧ＶＣＥは増加するので、打ち消
し合い、ポリ−シリコン抵抗等に比較しても、はるかに
良好な温度特性が得られる。
減少し、実効ゲート電圧ＶＣＥは増加するので、打ち消
し合い、ポリ−シリコン抵抗等に比較しても、はるかに
良好な温度特性が得られる。
第４図はＭＯ３型電界効果トランジスタのチャンネル抵
抗を抵抗として用いる具体的な使用例であり、Ｎチャン
ネルのトランジスタＴｒＮとＰチャンネルのトランジス
タＴｒｐを並列に接続したものである。
抗を抵抗として用いる具体的な使用例であり、Ｎチャン
ネルのトランジスタＴｒＮとＰチャンネルのトランジス
タＴｒｐを並列に接続したものである。
次に本考案の発振回路の実施例を説明する。
第５図はチャンネルトランジスタＴｒＮｆとＰチャンネ
ルトランジスタＴｒＰｆよりなる抵抗を帰還抵抗回路と
して用いたものである。
ルトランジスタＴｒＰｆよりなる抵抗を帰還抵抗回路と
して用いたものである。
同図においてＰチャンネルトランジスタＴｒＰ及びＮチ
ャンネルトランジスタＴｒＮは発振用インバータを構成
し、ＮチャンネルトランジスタＴｒＮｃ及びＰチャンネ
ルトラン−）′スタＴｒＰｃは位相回路の出力抵抗を構
成している。
ャンネルトランジスタＴｒＮは発振用インバータを構成
し、ＮチャンネルトランジスタＴｒＮｃ及びＰチャンネ
ルトラン−）′スタＴｒＰｃは位相回路の出力抵抗を構
成している。
この時発振用インバータのドレイン結合端り。
の出力は、出力抵抗となるＴｒＮｃ及びＴｒＰｃの並列
接続回路及び帰還抵抗回路となるＴｒＮｆとＴｒＰｆの
並列接続回路を介してゲート結合端Ｇ。
接続回路及び帰還抵抗回路となるＴｒＮｆとＴｒＰｆの
並列接続回路を介してゲート結合端Ｇ。
の入力に帰還される。
実効的に高抵抗値をもったトランジスタＴｒＮｆとＴｒ
ＰｆのゲートＧＮとＧＰに与える電圧は、それぞれトラ
ンジスタＴｒＰ、 ＴｒＮのソース電位であり、又、両
方同時にドレイン結合端Ｄｏかゲート結合端Ｇ。
ＰｆのゲートＧＮとＧＰに与える電圧は、それぞれトラ
ンジスタＴｒＰ、 ＴｒＮのソース電位であり、又、両
方同時にドレイン結合端Ｄｏかゲート結合端Ｇ。
に接続しても、全く同様の効果がある。
ＮチャンネルトランジスタＴｒＮｃとＰチャンネルトラ
ンジスタＴｒＰｃの並列接続回路よりなる出力抵抗はＴ
ｒＮｆ、ｌ！：ＴｒＰｆの並列接続回路よりなる帰還抵
抗回路と発振用インバータの出力り。
ンジスタＴｒＰｃの並列接続回路よりなる出力抵抗はＴ
ｒＮｆ、ｌ！：ＴｒＰｆの並列接続回路よりなる帰還抵
抗回路と発振用インバータの出力り。
の間に。設けられている。
これは帰還抵抗として電界効果トランジスタ（ＴｒＮｆ
、 ＴｒＰｆ）を用い、しかも高抵抗を得る必要がある
ため、この電界効果トランジスタのチャンネル長は長く
構成される。
、 ＴｒＰｆ）を用い、しかも高抵抗を得る必要がある
ため、この電界効果トランジスタのチャンネル長は長く
構成される。
このため、帰還抵抗回路用のトランジスタ（ＴｒＮｆ。
Ｔｒｐｆ）は浮遊容量が極めて大きなものとなってしま
う。
う。
このようなトランジスタを出力抵抗を介さないで発振用
インバータの出力端り。
インバータの出力端り。
に直接接続するとこの浮遊容量の影響を大きく受けてし
まう。
まう。
そこで、本考案の如く、出力抵抗を帰還抵抗回路用のト
ランジスタと出力端り。
ランジスタと出力端り。
の間に設けて発振の安定化を図ることができる。
尚、第５図の実施例において、出力抵抗はＮチャンネル
トランジスタＴｒＮｃとＰチャンネルトランジスタＴｒ
Ｐｃの並列接続回路により構成されているが、他の抵抗
であってもかまわない。
トランジスタＴｒＮｃとＰチャンネルトランジスタＴｒ
Ｐｃの並列接続回路により構成されているが、他の抵抗
であってもかまわない。
この時出力抵抗となるトランジスタＴｒＮｃ。
ＴｒＰｃのゲートＧＮｃ、 ＧＰｃに与える電圧は、帰
還抵抗回路用のトランジスタＴｒＮｆ、 ＴｒＰｆと同
様に、トランジスタＴｒＰ、 ＴｒＮのソース電圧もし
くはドレイン結合端り。
還抵抗回路用のトランジスタＴｒＮｆ、 ＴｒＰｆと同
様に、トランジスタＴｒＰ、 ＴｒＮのソース電圧もし
くはドレイン結合端り。
か、ゲート結合端Ｇ。でよい。
以上の様に、本考案は帰還抵抗を電界効果トランジスタ
で構成したことにより、電子時計等に応用する際、コン
デンサを同一チップに組み込む場合には、水晶１コと周
波数調整用コンデンサ１コを外付けするだけで、あとは
完全にモノリシック■・Ｃとして、同時に容易に製作で
きるため、小型、低コスト化、さらに信頼性の向上を促
進することが可能になる。
で構成したことにより、電子時計等に応用する際、コン
デンサを同一チップに組み込む場合には、水晶１コと周
波数調整用コンデンサ１コを外付けするだけで、あとは
完全にモノリシック■・Ｃとして、同時に容易に製作で
きるため、小型、低コスト化、さらに信頼性の向上を促
進することが可能になる。
さらに本考案は、相補型電界効果トランジスタの出力り
。
。
と帰還抵抗回路の間に位相補償用の出力抵抗を設けたの
で、帰還抵抗回路用の電界効果トランジスタの浮遊容量
の影響を防止して安定な発振回路を作ることができる。
で、帰還抵抗回路用の電界効果トランジスタの浮遊容量
の影響を防止して安定な発振回路を作ることができる。
第１図、相補型ＭＯ３電界効果トランジスタから成るイ
ンバータの説明図。 ＴｒＰ・・・・・・ＰチャンネルＭＯ３型電界効果トラ
ンジスタ、ＴｒＮ・・・・・・ＮチャンネルＭＯ３型電
界効果トランジスタ、ＳＰ、 ＤＰ、 ＧＰ−−−−−
−ＴｒＰのソース、ドレイン、ゲート、ＳＮ、 ＤＮ、
ＧＮ・・・・・・ＴｒＮのソース、ドレイン、ゲート
。 第２図、一般的な水晶発振回路を示す図。 ■□〜ＩＮ・・・・・・縦続接続されている相補型ＭＯ
３電界効果トランジスタからなるインバータ、Ｐ、ｃ・
・・・・・位相回路、Ｇｏ・・・・・・初段インバータ
の入力、Ｄ。 ・・・・・・最終段インバータの出力、Ｄｉ・・・・・
・１段目インバータの出力、Ｒｆ・・・・・・バイアス
設定のタメの帰還抵抗、Ｃｃ・・・・・・入力コンデン
サー、ｃｏ・・・・・・出力コンデンサー、Ｘ・・・・
・・水晶振動子。 第３図、ＭＯ３型電界効果トランジスタのＩＤ −ＶＤ
特性示す図。 ＩＤ・・・・・・ドレイン電流、ＶＤ・・・・・・ドレ
イン電圧、Ｖ ＣＥ・・・・・・実効ゲート電圧、Ｒｅ
・・・・・・実効抵抗。 第４図、本考案に用いるＭＯ３型電界効果トランジスタ
よりなる抵抗を示す図。 第５図、本考案の水晶発振回路の一例を示す図。 ＴｒＰｆ・・・・・・帰還抵抗回路として作用するＰチ
ャンネルＭＯ３型電界効果トランジスタ、ＴｒＮｆ・・
・・・・帰還抵抗回路として作用するＮチャンネルＭＯ
３型電界効果トランジスタ、ＴｒＰｃ・・・・・・出力
抵抗となるＰチャンネルＭＯ３型電界効果トランジスタ
、ＴｒＮｃ・・・・・・出力抵抗となるＮチャンネルＭ
Ｏ３型電界効果トランジスタ、ｃｄ・・・・・・ドレイ
ン側寄生容量。
ンバータの説明図。 ＴｒＰ・・・・・・ＰチャンネルＭＯ３型電界効果トラ
ンジスタ、ＴｒＮ・・・・・・ＮチャンネルＭＯ３型電
界効果トランジスタ、ＳＰ、 ＤＰ、 ＧＰ−−−−−
−ＴｒＰのソース、ドレイン、ゲート、ＳＮ、 ＤＮ、
ＧＮ・・・・・・ＴｒＮのソース、ドレイン、ゲート
。 第２図、一般的な水晶発振回路を示す図。 ■□〜ＩＮ・・・・・・縦続接続されている相補型ＭＯ
３電界効果トランジスタからなるインバータ、Ｐ、ｃ・
・・・・・位相回路、Ｇｏ・・・・・・初段インバータ
の入力、Ｄ。 ・・・・・・最終段インバータの出力、Ｄｉ・・・・・
・１段目インバータの出力、Ｒｆ・・・・・・バイアス
設定のタメの帰還抵抗、Ｃｃ・・・・・・入力コンデン
サー、ｃｏ・・・・・・出力コンデンサー、Ｘ・・・・
・・水晶振動子。 第３図、ＭＯ３型電界効果トランジスタのＩＤ −ＶＤ
特性示す図。 ＩＤ・・・・・・ドレイン電流、ＶＤ・・・・・・ドレ
イン電圧、Ｖ ＣＥ・・・・・・実効ゲート電圧、Ｒｅ
・・・・・・実効抵抗。 第４図、本考案に用いるＭＯ３型電界効果トランジスタ
よりなる抵抗を示す図。 第５図、本考案の水晶発振回路の一例を示す図。 ＴｒＰｆ・・・・・・帰還抵抗回路として作用するＰチ
ャンネルＭＯ３型電界効果トランジスタ、ＴｒＮｆ・・
・・・・帰還抵抗回路として作用するＮチャンネルＭＯ
３型電界効果トランジスタ、ＴｒＰｃ・・・・・・出力
抵抗となるＰチャンネルＭＯ３型電界効果トランジスタ
、ＴｒＮｃ・・・・・・出力抵抗となるＮチャンネルＭ
Ｏ３型電界効果トランジスタ、ｃｄ・・・・・・ドレイ
ン側寄生容量。
Claims (1)
- 第１のＰチャンネルＭＯＳトランジスターと第１のＮチ
ャンネルＭＯＳトランジスターのゲート端子とドレイン
端子をそれぞれ結合して戒る相補型ＭＯＳインバーター
、第１の端子を前記相補型ＭＯＳインバーターのゲート
結合端に、第２の端子を出力抵抗を介して前記相補型Ｍ
ＯＳインバーターのドレイン結合端にそれぞれ接続した
２端子型水晶振動子、前記２端子型水晶振動子の第１の
端子及び第２の端子と電源電位の間にそれぞれ接続され
たコンデンサ、及び前記２端子型水晶振動子と並列接続
された帰還抵抗回路よりなり、前記帰還抵抗回路は第２
のＰチャンネルＭＯＳトランジスターのチャンネル抵抗
と第２のＮチャンネルＭＯ３）ランシスターのチャンネ
ル抵抗の並列回路より構成されたことを特徴とする水晶
発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14818382U JPS6025151Y2 (ja) | 1982-09-30 | 1982-09-30 | 水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14818382U JPS6025151Y2 (ja) | 1982-09-30 | 1982-09-30 | 水晶発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58109315U JPS58109315U (ja) | 1983-07-26 |
| JPS6025151Y2 true JPS6025151Y2 (ja) | 1985-07-29 |
Family
ID=30101721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14818382U Expired JPS6025151Y2 (ja) | 1982-09-30 | 1982-09-30 | 水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025151Y2 (ja) |
-
1982
- 1982-09-30 JP JP14818382U patent/JPS6025151Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58109315U (ja) | 1983-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6724244B2 (en) | Stable current source circuit with compensation circuit | |
| GB2203008A (en) | Duty-cycle stabilised mos oscillator | |
| US7863980B2 (en) | Amplifiers with negative capacitance circuits | |
| JPS63502858A (ja) | Ｃｍｏｓ電圧変換器 | |
| US4405906A (en) | Low power consumption C-MOS oscillator | |
| US6377130B1 (en) | Temperature stabilized CMOS oscillator circuit | |
| JPH045289B2 (ja) | ||
| US5606295A (en) | Crystal oscillator circuits | |
| JPH09191214A (ja) | 発振器 | |
| US5025230A (en) | Oscillator circuit incorporated in a semiconductor circuit | |
| US3792377A (en) | Temperature compensated quartz oscillator circuit | |
| US6087896A (en) | Compensation technique using MOS capacitance | |
| EP0917764A2 (en) | Oscillator frequency-drift compensation | |
| US6927633B2 (en) | High frequency circuit with thin film resistor | |
| JPH06204757A (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| US5475327A (en) | Variable impedance circuit | |
| JPH04306008A (ja) | 水晶発振回路 | |
| US6985053B2 (en) | Negative resistance circuit | |
| JPH02202205A (ja) | 集積半導体回路 | |
| JPS63217820A (ja) | Ｃｍｏｓ遅延回路 | |
| JPS5855455Y2 (ja) | 定電流回路 | |
| KR19990077625A (ko) | 수정발진회로및수정발진용집적회로장치 | |
| US6407624B2 (en) | Circuit for providing a reference voltage | |
| JPH0964641A (ja) | 温度補償水晶発振装置 | |
| JPS6315917Y2 (ja) |